半導体装置およびその製造方法
【課題】ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。
【解決手段】半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
既に広く普及している携帯電話や衛星放送など１ＧＨｚ以上の高周波帯での無線通信技術分野においては、化合物半導体、特にＧａＡｓを基板としたＨＥＭＴと呼ばれるヘテロ接合型電界効果トランジスタが主に用いられている。
【０００３】
特許文献１には、ＨＥＭＴのゲート電極の防湿性を改善する技術が記載されている。このゲート電極は、傘の中棒のような端部と、端部より幅広の傘のカバーのような本体部とから構成される、Ｔ型形状を有する。このＴ型形状のゲート電極の周りには、２００ｎｍ以上のシリコン窒化膜（防湿絶縁層）が分厚く形成されていることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９８４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記文献に記載の技術においては、ゲート電極の周囲に分厚い防湿絶縁層が形成されているため、ゲート電極間には、防湿絶縁層の膜幅が大きくなる。この防湿絶縁層を構成するシリコンの窒化膜は、シリコン酸化膜より誘電率が高い。このため、ゲート電極間の寄生容量が高くなる。これに対して、寄生容量を低くするために、ゲート電極の周囲の誘電率が高い防湿絶縁層の膜厚を薄くすることが考えられる。
しかしながら、防湿絶縁層の膜厚を薄くすると、防湿絶縁層で被膜されない表面に露出部分が生じることがあった。このため、ゲート電極の表面露出部分から、水や水に含有されるイオン等が浸入する。その結果、ゲート電極内部に腐食が進行することがあった。
【課題を解決するための手段】
【０００６】
本発明によれば、
化合物半導体基板と、
前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有しており、かつアルミニウムを含むゲート電極と、
前記ゲート電極の表面上に設けられた保護絶縁層と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に設けられており、前記アルミニウムよりも酸化されにくい不動態膜と、を備える、半導体装置が提供される。
【０００７】
本発明によれば、
化合物半導体基板上の一部に、アルミニウムを含むゲート電極を形成する工程と、
前記ゲート電極の表面上に保護絶縁層を形成する工程と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に、前記アルミニウムよりも酸化されにくい不動態膜を成形する工程と、を備え、
前記ゲート電極を形成する工程は、前記ゲート電極が、前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有するように形成する、半導体装置の製造方法が提供される。
【０００８】
ゲート電極の表面には、保護絶縁層に被覆されていない露出部分が形成されることがある。本発明においては、この露出部分におけるゲート電極の表面に、不動態膜が形成されている。この不動態膜は、Ａｌよりも酸化されにくい。このため、不動態膜が水等に接しても、酸化されにくい。これにより、露出部分において、ゲート電極の表面の金属から、内部の金属に向かって、腐食が進行することを防止することができる。
【発明の効果】
【０００９】
本発明によれば、ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】本実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】本実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本実施の形態における半導体装置を模式的に示す断面図である。
【図５】本実施の形態におけるゲート電極の形状を模式的に示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
（第１の実施の形態）
本実施の形態の半導体装置１００について説明する。
図４は、本実施の形態の半導体装置１００の断面図を模式的に示す。
本実施の形態の半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。
この半導体装置１００は、微細Ｔ型ゲートを有する電界効果トランジスタである。このトランジスタは、主に１ＧＨｚ以上の高周波帯での使用に適する。
【００１３】
図４に示すように、化合物半導体基板１０１は、ＧａＡｓ基板１０２、ｉ−ＧａＡｓバッファ層１０４、ｉ−ＩｎＧａＡｓチャネル層１０６、ｎ−ＡｌＧａＡｓ電子供給層１０８、およびｎ＋−ＧａＡｓキャップ層１１０の積層構造で構成される。この化合物半導体基板１０１の両側には、素子分離領域１１２を有する。この素子分離領域１１２は、積層方向で見た場合、ｎ＋−ＧａＡｓキャップ層１１０からｉ−ＧａＡｓバッファ層１０４にわたって形成されている。
【００１４】
この素子分離領域１１２の内側の領域には、オーミック電極１１４（ソース電極およびドレイン電極）、コンタクト１２６、配線１２８およびゲート電極１１８が、化合物半導体基板１０１上の一部に形成されている。コンタクト１２６は、オーミック電極１１４上に形成されている。配線１２８は、コンタクト１２６上に接続するように形成されており、Ｙ型形状を有する。一方、ゲート電極１１８は、化合物半導体基板１０１のリセスに形成されており、ｎ−ＡｌＧａＡｓ電子供給層１０８の表面と接続している。また、ゲート電極１１８の表面上および化合物半導体基板１０１の表面上に、パッシベーション膜としてシリコン窒化膜１２０が形成されている。また、ゲート電極１１８およびシリコン窒化膜１２０は、層間膜１３０（シリコン酸化膜）に埋設している。
【００１５】
ゲート電極１１８は、接続部１１９と、接続部１１９上に形成されており、接続部１１９より幅広の本体部１１７と、を有する。接続部１１９は、化合物半導体基板１０１上のｎ−ＡｌＧａＡｓ電子供給層１０８に接続する。
【００１６】
このゲート電極１１８は、Ｔ型形状としているが、これに限定されずに、図５に示すように、Γ型のゲート電極１３２、Ｙ型のゲート電極１３４またはマッシュルーム型ゲート電極１３６としてもよい。
【００１７】
また、ゲート電極１１８は、Ａｌ（アルミニウム）を含む、Ａｌを主成分として含む、またはＡｌからなる材料で構成される。
ゲート電極１１８がＡｌを主成分として含む場合には、少なくともゲート電極１１８の本体部１１７の裏面がＡｌで構成されていてもよいし、ゲート電極１１８の表面の全体がＡｌで構成されていてもよい。また、ゲート電極１１８がＡｌを主成分として含む場合には、ゲート電極１１８中のＡｌの含有率は、５０％以上、より好ましくは８０％以上である。
また、ゲート電極１１８は、Ａｌの他に、Ａｕ、Ｗ、Ｎｉ、Ｔａ、Ｐｔ等の金属を内部に有してもよい。すなわち、ゲート電極１１８は、Ａｌと他の金属との多層構造とすることができる。
【００１８】
また、ゲート電極１１８の内部金属と層間膜１３０との間に、不動態膜１２４が形成されている。すなわち、不動態膜１２４は、内部金属が湿気に接しないように、キャップとして作用する。この不動態膜１２４は、Ａｌのフッ化金属とすることができる。不動態膜１２４は、シリコン窒化膜１２０が被膜されていない露出部分において、ゲート電極１１８の表面上に露出するように形成されていてもよいが、ゲート電極１１８の表面近傍の一部を囲むように埋め込まれて形成されていてもよい。
【００１９】
次に、本実施の形態の半導体装置１００の製造方法を説明する。
図１〜図４は、本実施の形態の半導体装置１００の製造手順の工程断面図を示す。
本実施の形態の半導体装置１００の製造方法は、化合物半導体基板１０１上の一部に、アルミニウムを含むゲート電極１１８を形成する工程と、ゲート電極１１８の表面上に保護絶縁層（シリコン窒化膜１２０）を形成する工程と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に、アルミニウムよりも酸化されにくい不動態膜１２４を成形する工程と、を備え、ゲート電極１１８を形成する工程は、ゲート電極１１８が、化合物半導体基板１０１上の一部に形成された接続部１１９と、接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７と、を有するように形成する。
【００２０】
まず、図１（ａ）に示すように、ＧａＡｓ基板１０２上に、ｉ−ＧａＡｓバッファ層１０４、ｉ−ＩｎＧａＡｓチャネル層１０６、ｎ−ＡｌＧａＡｓ電子供給層１０８、ｎ＋−ＧａＡｓキャップ層１１０をエピタキシャル成長する。このようにして、化合物半導体基板１０１を形成する。エピタキシャル成長には、有機金属気相成長（ＭＯＣＶＤ）法を用いることができるが、ＭＯＣＶＤ法に限られるものではなく、ハイドライド気相成長（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法等の他の成長法を用いてもよい。
【００２１】
続いて、化合物半導体基板１０１の表面に素子分離領域１１２を形成する。素子分離領域１１２の形成は、例えば、イオン注入またはメサエッチングにより行うことができる。次いで、素子分離領域１１２の間において、化合物半導体基板１０１上にオーミック電極１１４を形成する。このオーミック電極１１４としては、一方がソース電極であり、片方が、ドレイン電極である。オーミック電極１１４の形成は、例えば、リフトオフ法により行うことができる。
【００２２】
続いて、図１（ｂ）に示すように、化合物半導体基板１０１の上面の一部に凹部１１６（リセス）を形成する。この凹部１１６は、ソース電極とドレイン電極間の所望の位置に形成される。また、凹部１１６の底部には、ｎ−ＡｌＧａＡｓ電子供給層１０８の表面が露出している。凹部１１６の形成は、例えば、フォトリソグラフィ法およびエッチング法により選択的に形成することができる。
【００２３】
続いて、図２（ａ）に示すように、化合物半導体基板１０１上の凹部１１６の底部に、Ｔ型形状のゲート電極１１８を形成する。このゲート電極１１８は、凹部１１６の底部面積を、フットプリントとする。また、ゲート電極１１８は、Ｔｉ／Ａｌで構成される。
【００２４】
ここで、ゲート電極１１８の形成方法について詳述する。
まず、化合物半導体基板１０１上に、レジストパターンを形成する。このレジストパターンは、凹部１１６の上部を開口する。続いて、化合物半導体基板１０１の全面に金属膜を成膜する。次いで、凹部１１６の内部に金属膜を埋込む。そして、レジストパターンを剥離する。これにより、所望の形状のゲート電極１１８を形成できる。レジストパターンの開口部の形状等により、ゲート電極１１８の形状を変更できる。ゲート電極１１８の形状としては、Ｔ型に代えて、Γ型、Ｙ型またはマッシュルーム型の形状としてもよい。また、複数の種類の金属膜を成膜することで、多層構造のゲート電極１１８を形成できる。金属膜の成膜は、例えば、蒸着法により行うことができる。
【００２５】
続いて、図２（ｂ）に示すように、ゲート電極１１８の周囲および化合物半導体基板１０１上に、パッシベーション膜として、保護絶縁層（シリコン窒化膜１２０）を形成する。シリコン窒化膜１２０の膜厚の上限値は、１ＧＨｚ以上の高周波帯において寄生容量が問題にならなければ特に限定されないが、例えば、１００ｎｍ以下であり、より好ましくは、８０ｎｍ以下とすることができる。一方、シリコン窒化膜１２０の膜厚の下限値は、特に限定されないが、例えば、１０ｎｍ以上とすることができる。シリコン窒化膜１２０の形成は、例えば、プラズマＣＶＤ法により行うことができる。
【００２６】
このシリコン窒化膜１２０の膜厚が１００ｎｍ以下のとき、シリコン窒化膜１２０に被膜されない露出部分１２２が形成されることがある。このため、露出部分１２２では、ゲート電極１１８の表面が外部環境に暴露される。このような露出部分１２２は、特に、ゲート電極１１８の本体部１１７の裏面に形成されやすい。
図２（ｂ）では、説明のため１箇所に限定し、かつ実際よりもかなり大きく誇張して示しているが、実際の空孔（露出部分１２２）は１箇所とは限らない。また、空孔径が非常に小さい場合には、空孔についてＳＥＭでの観察が困難であるときもある。この場合には、空孔は、大きさによってはＴＥＭで観察することができる。
【００２７】
次いで、図３（ａ）に示すように、少なくともゲート電極１１８全体を、フッ化処理する。これにより、パッシベーション膜の被覆不十分箇所に、不動態膜１２４（フッ化金属）を形成することができる。
本実施の形態では、フッ化処理としては、化合物半導体基板１０１を含むウェハ全体を浸漬処理する。この浸漬処理では、例えば、ほぼ中性（ｐＨ：６．５〜７．５）のフッ化アンモニウム溶液を用い、１〜２分程度の浸漬を行う。この後、水蒸気雰囲気下、１００〜１２０℃で２４ｈベークを行う。これにより、被覆不十分箇所に、不動態膜１２４として、水酸化フッ化アルミニウムを形成する。
【００２８】
この後、図３（ｂ）に示すように、オーミック電極１１４（ソース電極およびドレイン電極）上に、コンタクト１２６および配線１２８を形成する。コンタクト１２６および配線１２８の形成は、例えば、リフトオフ法により行うことができる。そして、図４に示すように、ゲート電極１１８を埋め込むように、層間膜１３０（シリコン酸化膜）を化合物半導体基板１０１上に形成する。
以上の工程により、本実施の形態の半導体装置１００を得ることができる。
【００２９】
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、ゲート電極１１８の表面には、パッシベーション膜（保護絶縁層）に被覆されていない露出部分１２２が形成されることがある。露出部分１２２におけるゲート電極１１８の表面の金属（Ａｌ）を不動態化する。これにより、露出部分１２２のゲート電極１１８の表面に、不動態膜１２４を形成できる。このため、ゲート電極１１８の内部への、水及び水に含有されるイオンの浸入を防止できる。また、この不動態膜１２４は、Ａｌよりも酸化されにくい。このため、不動態膜１２４が水等に接しても、酸化されにくい。これにより、露出部分１２２のゲート電極１１８の表面の金属から、内部の金属に向かって、腐食が進行することを防止することができる。
【００３０】
本実施の形態では、不動態膜として、水酸化フッ化アルミニウムを用いている。この水酸化フッ化アルミニウムは、耐環境性の高い。このため、腐食の進行を、一層抑制することができる。
【００３１】
また、本実施の形態では、シリコン窒化膜１２０（パッシベーション膜）は、プラズマＣＶＤ法で成膜する。この場合、ゲート電極１１８の傘部（本体部１１７部）の下面や茎部（接続部１１９）の奥まった場所は、プロセスガスの侵入や置換が困難なことが多い。すなわち、化合物半導体基板１０１上の平坦部と比較すると、傘部の下面や茎部（接続部１１９）の奥まった場所では、シリコン窒化膜１２０の膜厚が薄くなる。このような場所では、シリコン窒化膜１２０の一部には、ＳＥＭでも観察が困難な微細空孔（露出部分１２２）が形成されることがある。
本実施の形態においては、浸漬処理やプラズマ処理等のフッ化処理を用いているので、このような微細な露出部分１２２においても、ゲート電極１１８の表面に不動態膜１２４を形成できる。このため、確実に腐食が進行することを防止ことができる。したがって、本実施の形態によれば、信頼性の高い半導体装置１００を実現することができる。
【００３２】
また、本実施の形態においては、パッシベーション膜（シリコン窒化膜１２０）は、１００ｎｍ以下とすることができる。このため、特許文献１と比較して、パッシベーション膜の膜厚を非常に薄くできるので、寄生容量を低減することができる。したがって、本実施の形態によれば、良好な高周波特性を有する半導体装置１００を実現することができる。
【００３３】
このように、本実施の形態においては、パッシベーション膜厚が１００ｎｍ以下の場合でもゲート電極１１８の被覆不完全箇所に安定で耐環境性の高い不動態膜１２４を形成することができる。このため、ゲート電極金属の腐食を防止し、かつ寄生容量を低減できる。したがって、本実施の形態によれば、良好な高周波特性と高耐湿性を兼ね備えた電界効果トランジスタを実現できる。
【００３４】
本実施の形態の半導体装置１００は、より厳しい耐湿性が課される車載等に用いることができる。
【００３５】
（第２の実施の形態）
第２の実施の形態は、フッ化処理を、浸漬処理ではなく、気相処理、例えばプラズマ処理で行う点が、第１の実施の形態と相違する。
【００３６】
第２の実施の形態のプラズマ処理においては、ウェハ全体をフッ素ラジカル含有プラズマで処理する。フッ素ラジカル含有プラズマとしては、例えば、ＢＣｌ３およびＳＦ６の混合ガスプラズマ等を用いることができる。また、この混合ガスにくわえて、希ガスなどの不活性ガスを用いてもよい。
これにより、不動態膜１２４として、フッ化アルミニウムを形成できる。
【００３７】
第２の実施の形態は、第１の実施の形態と同様の効果が得られる。
また、第２の実施の形態では、不動態膜１２４として、フッ化アルミニウムを用いている。このフッ化アルミニウムは、ヒドロキシル基が無い分、第１の実施の形態の水酸化フッ化アルミニウムより、耐環境性が高い。このため、第１の実施の形態と比較して、腐食の進行を一層抑制することができる。したがって、第２の実施の形態では、より信頼性の高い半導体装置１００を実現することができる。
【００３８】
また、第２の実施の形態のプラズマ処理は、第１の実施の形態の浸漬処理より簡便な方法である。このため、第２の実施の形態では、より生産性に優れた製造方法を実現することができる。
【００３９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００４０】
１００ 半導体装置
１０１ 化合物半導体基板
１０２ ＧａＡｓ基板
１０４ ｉ−ＧａＡｓバッファ層
１０６ ｉ−ＩｎＧａＡｓチャネル層
１０８ ｎ−ＡｌＧａＡｓ電子供給層
１１０ ｎ＋−ＧａＡｓキャップ層
１１２ 素子分離領域
１１４ オーミック電極
１１６ 凹部
１１７ 本体部
１１８ ゲート電極
１１９ 接続部
１２０ シリコン窒化膜
１２２ 露出部分
１２４ 不動態膜
１２６ コンタクト
１２８ 配線
１３０ 層間膜
１３２ ゲート電極
１３４ ゲート電極
１３６ ゲート電極
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
既に広く普及している携帯電話や衛星放送など１ＧＨｚ以上の高周波帯での無線通信技術分野においては、化合物半導体、特にＧａＡｓを基板としたＨＥＭＴと呼ばれるヘテロ接合型電界効果トランジスタが主に用いられている。
【０００３】
特許文献１には、ＨＥＭＴのゲート電極の防湿性を改善する技術が記載されている。このゲート電極は、傘の中棒のような端部と、端部より幅広の傘のカバーのような本体部とから構成される、Ｔ型形状を有する。このＴ型形状のゲート電極の周りには、２００ｎｍ以上のシリコン窒化膜（防湿絶縁層）が分厚く形成されていることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９８４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記文献に記載の技術においては、ゲート電極の周囲に分厚い防湿絶縁層が形成されているため、ゲート電極間には、防湿絶縁層の膜幅が大きくなる。この防湿絶縁層を構成するシリコンの窒化膜は、シリコン酸化膜より誘電率が高い。このため、ゲート電極間の寄生容量が高くなる。これに対して、寄生容量を低くするために、ゲート電極の周囲の誘電率が高い防湿絶縁層の膜厚を薄くすることが考えられる。
しかしながら、防湿絶縁層の膜厚を薄くすると、防湿絶縁層で被膜されない表面に露出部分が生じることがあった。このため、ゲート電極の表面露出部分から、水や水に含有されるイオン等が浸入する。その結果、ゲート電極内部に腐食が進行することがあった。
【課題を解決するための手段】
【０００６】
本発明によれば、
化合物半導体基板と、
前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有しており、かつアルミニウムを含むゲート電極と、
前記ゲート電極の表面上に設けられた保護絶縁層と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に設けられており、前記アルミニウムよりも酸化されにくい不動態膜と、を備える、半導体装置が提供される。
【０００７】
本発明によれば、
化合物半導体基板上の一部に、アルミニウムを含むゲート電極を形成する工程と、
前記ゲート電極の表面上に保護絶縁層を形成する工程と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に、前記アルミニウムよりも酸化されにくい不動態膜を成形する工程と、を備え、
前記ゲート電極を形成する工程は、前記ゲート電極が、前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有するように形成する、半導体装置の製造方法が提供される。
【０００８】
ゲート電極の表面には、保護絶縁層に被覆されていない露出部分が形成されることがある。本発明においては、この露出部分におけるゲート電極の表面に、不動態膜が形成されている。この不動態膜は、Ａｌよりも酸化されにくい。このため、不動態膜が水等に接しても、酸化されにくい。これにより、露出部分において、ゲート電極の表面の金属から、内部の金属に向かって、腐食が進行することを防止することができる。
【発明の効果】
【０００９】
本発明によれば、ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】本実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】本実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本実施の形態における半導体装置を模式的に示す断面図である。
【図５】本実施の形態におけるゲート電極の形状を模式的に示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
（第１の実施の形態）
本実施の形態の半導体装置１００について説明する。
図４は、本実施の形態の半導体装置１００の断面図を模式的に示す。
本実施の形態の半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。
この半導体装置１００は、微細Ｔ型ゲートを有する電界効果トランジスタである。このトランジスタは、主に１ＧＨｚ以上の高周波帯での使用に適する。
【００１３】
図４に示すように、化合物半導体基板１０１は、ＧａＡｓ基板１０２、ｉ−ＧａＡｓバッファ層１０４、ｉ−ＩｎＧａＡｓチャネル層１０６、ｎ−ＡｌＧａＡｓ電子供給層１０８、およびｎ＋−ＧａＡｓキャップ層１１０の積層構造で構成される。この化合物半導体基板１０１の両側には、素子分離領域１１２を有する。この素子分離領域１１２は、積層方向で見た場合、ｎ＋−ＧａＡｓキャップ層１１０からｉ−ＧａＡｓバッファ層１０４にわたって形成されている。
【００１４】
この素子分離領域１１２の内側の領域には、オーミック電極１１４（ソース電極およびドレイン電極）、コンタクト１２６、配線１２８およびゲート電極１１８が、化合物半導体基板１０１上の一部に形成されている。コンタクト１２６は、オーミック電極１１４上に形成されている。配線１２８は、コンタクト１２６上に接続するように形成されており、Ｙ型形状を有する。一方、ゲート電極１１８は、化合物半導体基板１０１のリセスに形成されており、ｎ−ＡｌＧａＡｓ電子供給層１０８の表面と接続している。また、ゲート電極１１８の表面上および化合物半導体基板１０１の表面上に、パッシベーション膜としてシリコン窒化膜１２０が形成されている。また、ゲート電極１１８およびシリコン窒化膜１２０は、層間膜１３０（シリコン酸化膜）に埋設している。
【００１５】
ゲート電極１１８は、接続部１１９と、接続部１１９上に形成されており、接続部１１９より幅広の本体部１１７と、を有する。接続部１１９は、化合物半導体基板１０１上のｎ−ＡｌＧａＡｓ電子供給層１０８に接続する。
【００１６】
このゲート電極１１８は、Ｔ型形状としているが、これに限定されずに、図５に示すように、Γ型のゲート電極１３２、Ｙ型のゲート電極１３４またはマッシュルーム型ゲート電極１３６としてもよい。
【００１７】
また、ゲート電極１１８は、Ａｌ（アルミニウム）を含む、Ａｌを主成分として含む、またはＡｌからなる材料で構成される。
ゲート電極１１８がＡｌを主成分として含む場合には、少なくともゲート電極１１８の本体部１１７の裏面がＡｌで構成されていてもよいし、ゲート電極１１８の表面の全体がＡｌで構成されていてもよい。また、ゲート電極１１８がＡｌを主成分として含む場合には、ゲート電極１１８中のＡｌの含有率は、５０％以上、より好ましくは８０％以上である。
また、ゲート電極１１８は、Ａｌの他に、Ａｕ、Ｗ、Ｎｉ、Ｔａ、Ｐｔ等の金属を内部に有してもよい。すなわち、ゲート電極１１８は、Ａｌと他の金属との多層構造とすることができる。
【００１８】
また、ゲート電極１１８の内部金属と層間膜１３０との間に、不動態膜１２４が形成されている。すなわち、不動態膜１２４は、内部金属が湿気に接しないように、キャップとして作用する。この不動態膜１２４は、Ａｌのフッ化金属とすることができる。不動態膜１２４は、シリコン窒化膜１２０が被膜されていない露出部分において、ゲート電極１１８の表面上に露出するように形成されていてもよいが、ゲート電極１１８の表面近傍の一部を囲むように埋め込まれて形成されていてもよい。
【００１９】
次に、本実施の形態の半導体装置１００の製造方法を説明する。
図１〜図４は、本実施の形態の半導体装置１００の製造手順の工程断面図を示す。
本実施の形態の半導体装置１００の製造方法は、化合物半導体基板１０１上の一部に、アルミニウムを含むゲート電極１１８を形成する工程と、ゲート電極１１８の表面上に保護絶縁層（シリコン窒化膜１２０）を形成する工程と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に、アルミニウムよりも酸化されにくい不動態膜１２４を成形する工程と、を備え、ゲート電極１１８を形成する工程は、ゲート電極１１８が、化合物半導体基板１０１上の一部に形成された接続部１１９と、接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７と、を有するように形成する。
【００２０】
まず、図１（ａ）に示すように、ＧａＡｓ基板１０２上に、ｉ−ＧａＡｓバッファ層１０４、ｉ−ＩｎＧａＡｓチャネル層１０６、ｎ−ＡｌＧａＡｓ電子供給層１０８、ｎ＋−ＧａＡｓキャップ層１１０をエピタキシャル成長する。このようにして、化合物半導体基板１０１を形成する。エピタキシャル成長には、有機金属気相成長（ＭＯＣＶＤ）法を用いることができるが、ＭＯＣＶＤ法に限られるものではなく、ハイドライド気相成長（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法等の他の成長法を用いてもよい。
【００２１】
続いて、化合物半導体基板１０１の表面に素子分離領域１１２を形成する。素子分離領域１１２の形成は、例えば、イオン注入またはメサエッチングにより行うことができる。次いで、素子分離領域１１２の間において、化合物半導体基板１０１上にオーミック電極１１４を形成する。このオーミック電極１１４としては、一方がソース電極であり、片方が、ドレイン電極である。オーミック電極１１４の形成は、例えば、リフトオフ法により行うことができる。
【００２２】
続いて、図１（ｂ）に示すように、化合物半導体基板１０１の上面の一部に凹部１１６（リセス）を形成する。この凹部１１６は、ソース電極とドレイン電極間の所望の位置に形成される。また、凹部１１６の底部には、ｎ−ＡｌＧａＡｓ電子供給層１０８の表面が露出している。凹部１１６の形成は、例えば、フォトリソグラフィ法およびエッチング法により選択的に形成することができる。
【００２３】
続いて、図２（ａ）に示すように、化合物半導体基板１０１上の凹部１１６の底部に、Ｔ型形状のゲート電極１１８を形成する。このゲート電極１１８は、凹部１１６の底部面積を、フットプリントとする。また、ゲート電極１１８は、Ｔｉ／Ａｌで構成される。
【００２４】
ここで、ゲート電極１１８の形成方法について詳述する。
まず、化合物半導体基板１０１上に、レジストパターンを形成する。このレジストパターンは、凹部１１６の上部を開口する。続いて、化合物半導体基板１０１の全面に金属膜を成膜する。次いで、凹部１１６の内部に金属膜を埋込む。そして、レジストパターンを剥離する。これにより、所望の形状のゲート電極１１８を形成できる。レジストパターンの開口部の形状等により、ゲート電極１１８の形状を変更できる。ゲート電極１１８の形状としては、Ｔ型に代えて、Γ型、Ｙ型またはマッシュルーム型の形状としてもよい。また、複数の種類の金属膜を成膜することで、多層構造のゲート電極１１８を形成できる。金属膜の成膜は、例えば、蒸着法により行うことができる。
【００２５】
続いて、図２（ｂ）に示すように、ゲート電極１１８の周囲および化合物半導体基板１０１上に、パッシベーション膜として、保護絶縁層（シリコン窒化膜１２０）を形成する。シリコン窒化膜１２０の膜厚の上限値は、１ＧＨｚ以上の高周波帯において寄生容量が問題にならなければ特に限定されないが、例えば、１００ｎｍ以下であり、より好ましくは、８０ｎｍ以下とすることができる。一方、シリコン窒化膜１２０の膜厚の下限値は、特に限定されないが、例えば、１０ｎｍ以上とすることができる。シリコン窒化膜１２０の形成は、例えば、プラズマＣＶＤ法により行うことができる。
【００２６】
このシリコン窒化膜１２０の膜厚が１００ｎｍ以下のとき、シリコン窒化膜１２０に被膜されない露出部分１２２が形成されることがある。このため、露出部分１２２では、ゲート電極１１８の表面が外部環境に暴露される。このような露出部分１２２は、特に、ゲート電極１１８の本体部１１７の裏面に形成されやすい。
図２（ｂ）では、説明のため１箇所に限定し、かつ実際よりもかなり大きく誇張して示しているが、実際の空孔（露出部分１２２）は１箇所とは限らない。また、空孔径が非常に小さい場合には、空孔についてＳＥＭでの観察が困難であるときもある。この場合には、空孔は、大きさによってはＴＥＭで観察することができる。
【００２７】
次いで、図３（ａ）に示すように、少なくともゲート電極１１８全体を、フッ化処理する。これにより、パッシベーション膜の被覆不十分箇所に、不動態膜１２４（フッ化金属）を形成することができる。
本実施の形態では、フッ化処理としては、化合物半導体基板１０１を含むウェハ全体を浸漬処理する。この浸漬処理では、例えば、ほぼ中性（ｐＨ：６．５〜７．５）のフッ化アンモニウム溶液を用い、１〜２分程度の浸漬を行う。この後、水蒸気雰囲気下、１００〜１２０℃で２４ｈベークを行う。これにより、被覆不十分箇所に、不動態膜１２４として、水酸化フッ化アルミニウムを形成する。
【００２８】
この後、図３（ｂ）に示すように、オーミック電極１１４（ソース電極およびドレイン電極）上に、コンタクト１２６および配線１２８を形成する。コンタクト１２６および配線１２８の形成は、例えば、リフトオフ法により行うことができる。そして、図４に示すように、ゲート電極１１８を埋め込むように、層間膜１３０（シリコン酸化膜）を化合物半導体基板１０１上に形成する。
以上の工程により、本実施の形態の半導体装置１００を得ることができる。
【００２９】
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、ゲート電極１１８の表面には、パッシベーション膜（保護絶縁層）に被覆されていない露出部分１２２が形成されることがある。露出部分１２２におけるゲート電極１１８の表面の金属（Ａｌ）を不動態化する。これにより、露出部分１２２のゲート電極１１８の表面に、不動態膜１２４を形成できる。このため、ゲート電極１１８の内部への、水及び水に含有されるイオンの浸入を防止できる。また、この不動態膜１２４は、Ａｌよりも酸化されにくい。このため、不動態膜１２４が水等に接しても、酸化されにくい。これにより、露出部分１２２のゲート電極１１８の表面の金属から、内部の金属に向かって、腐食が進行することを防止することができる。
【００３０】
本実施の形態では、不動態膜として、水酸化フッ化アルミニウムを用いている。この水酸化フッ化アルミニウムは、耐環境性の高い。このため、腐食の進行を、一層抑制することができる。
【００３１】
また、本実施の形態では、シリコン窒化膜１２０（パッシベーション膜）は、プラズマＣＶＤ法で成膜する。この場合、ゲート電極１１８の傘部（本体部１１７部）の下面や茎部（接続部１１９）の奥まった場所は、プロセスガスの侵入や置換が困難なことが多い。すなわち、化合物半導体基板１０１上の平坦部と比較すると、傘部の下面や茎部（接続部１１９）の奥まった場所では、シリコン窒化膜１２０の膜厚が薄くなる。このような場所では、シリコン窒化膜１２０の一部には、ＳＥＭでも観察が困難な微細空孔（露出部分１２２）が形成されることがある。
本実施の形態においては、浸漬処理やプラズマ処理等のフッ化処理を用いているので、このような微細な露出部分１２２においても、ゲート電極１１８の表面に不動態膜１２４を形成できる。このため、確実に腐食が進行することを防止ことができる。したがって、本実施の形態によれば、信頼性の高い半導体装置１００を実現することができる。
【００３２】
また、本実施の形態においては、パッシベーション膜（シリコン窒化膜１２０）は、１００ｎｍ以下とすることができる。このため、特許文献１と比較して、パッシベーション膜の膜厚を非常に薄くできるので、寄生容量を低減することができる。したがって、本実施の形態によれば、良好な高周波特性を有する半導体装置１００を実現することができる。
【００３３】
このように、本実施の形態においては、パッシベーション膜厚が１００ｎｍ以下の場合でもゲート電極１１８の被覆不完全箇所に安定で耐環境性の高い不動態膜１２４を形成することができる。このため、ゲート電極金属の腐食を防止し、かつ寄生容量を低減できる。したがって、本実施の形態によれば、良好な高周波特性と高耐湿性を兼ね備えた電界効果トランジスタを実現できる。
【００３４】
本実施の形態の半導体装置１００は、より厳しい耐湿性が課される車載等に用いることができる。
【００３５】
（第２の実施の形態）
第２の実施の形態は、フッ化処理を、浸漬処理ではなく、気相処理、例えばプラズマ処理で行う点が、第１の実施の形態と相違する。
【００３６】
第２の実施の形態のプラズマ処理においては、ウェハ全体をフッ素ラジカル含有プラズマで処理する。フッ素ラジカル含有プラズマとしては、例えば、ＢＣｌ３およびＳＦ６の混合ガスプラズマ等を用いることができる。また、この混合ガスにくわえて、希ガスなどの不活性ガスを用いてもよい。
これにより、不動態膜１２４として、フッ化アルミニウムを形成できる。
【００３７】
第２の実施の形態は、第１の実施の形態と同様の効果が得られる。
また、第２の実施の形態では、不動態膜１２４として、フッ化アルミニウムを用いている。このフッ化アルミニウムは、ヒドロキシル基が無い分、第１の実施の形態の水酸化フッ化アルミニウムより、耐環境性が高い。このため、第１の実施の形態と比較して、腐食の進行を一層抑制することができる。したがって、第２の実施の形態では、より信頼性の高い半導体装置１００を実現することができる。
【００３８】
また、第２の実施の形態のプラズマ処理は、第１の実施の形態の浸漬処理より簡便な方法である。このため、第２の実施の形態では、より生産性に優れた製造方法を実現することができる。
【００３９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００４０】
１００ 半導体装置
１０１ 化合物半導体基板
１０２ ＧａＡｓ基板
１０４ ｉ−ＧａＡｓバッファ層
１０６ ｉ−ＩｎＧａＡｓチャネル層
１０８ ｎ−ＡｌＧａＡｓ電子供給層
１１０ ｎ＋−ＧａＡｓキャップ層
１１２ 素子分離領域
１１４ オーミック電極
１１６ 凹部
１１７ 本体部
１１８ ゲート電極
１１９ 接続部
１２０ シリコン窒化膜
１２２ 露出部分
１２４ 不動態膜
１２６ コンタクト
１２８ 配線
１３０ 層間膜
１３２ ゲート電極
１３４ ゲート電極
１３６ ゲート電極
【特許請求の範囲】
【請求項１】
化合物半導体基板と、
前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有しており、かつアルミニウムを含むゲート電極と、
前記ゲート電極の表面上に設けられた保護絶縁層と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に設けられており、前記アルミニウムよりも酸化されにくい不動態膜と、を備える、半導体装置。
【請求項２】
前記不動態膜は、フッ化金属から構成される、請求項１に記載の半導体装置。
【請求項３】
前記不動態膜は、水酸化フッ化アルミニウムまたはフッ化アルミニウムである、請求項１または２に記載の半導体装置。
【請求項４】
前記保護絶縁層の膜厚が１００ｎｍ以下である、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記ゲート電極は、Ｔ型、Γ型、Ｙ型またはマッシュルーム型の形状を有する、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記不動態膜は、少なくとも前記本体部の裏面に設けられている、請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
化合物半導体基板上の一部に、アルミニウムを含むゲート電極を形成する工程と、
前記ゲート電極の表面上に保護絶縁層を形成する工程と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に、前記アルミニウムよりも酸化されにくい不動態膜を成形する工程と、を備え、
前記ゲート電極を形成する工程は、前記ゲート電極が、前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有するように形成する、半導体装置の製造方法。
【請求項８】
前記不動態膜を成形する工程は、フッ化処理する工程を含む、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記フッ化処理する工程は、前記ゲート電極を浸漬処理するか、または前記ゲート電極を気相処理する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記不動態膜を成形する工程において、前記不動態膜は、水酸化フッ化アルミニウムまたはフッ化アルミニウムとする、請求項７から９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記保護絶縁層を形成する工程において、前記保護絶縁層の膜厚を１００ｎｍ以下とする、請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記ゲート電極を形成する工程において、前記ゲート電極は、Ｔ型、Γ型、Ｙ型またはマッシュルーム型の形状を有するように形成する、請求項７から１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
化合物半導体基板と、
前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有しており、かつアルミニウムを含むゲート電極と、
前記ゲート電極の表面上に設けられた保護絶縁層と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に設けられており、前記アルミニウムよりも酸化されにくい不動態膜と、を備える、半導体装置。
【請求項２】
前記不動態膜は、フッ化金属から構成される、請求項１に記載の半導体装置。
【請求項３】
前記不動態膜は、水酸化フッ化アルミニウムまたはフッ化アルミニウムである、請求項１または２に記載の半導体装置。
【請求項４】
前記保護絶縁層の膜厚が１００ｎｍ以下である、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記ゲート電極は、Ｔ型、Γ型、Ｙ型またはマッシュルーム型の形状を有する、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記不動態膜は、少なくとも前記本体部の裏面に設けられている、請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
化合物半導体基板上の一部に、アルミニウムを含むゲート電極を形成する工程と、
前記ゲート電極の表面上に保護絶縁層を形成する工程と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に、前記アルミニウムよりも酸化されにくい不動態膜を成形する工程と、を備え、
前記ゲート電極を形成する工程は、前記ゲート電極が、前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有するように形成する、半導体装置の製造方法。
【請求項８】
前記不動態膜を成形する工程は、フッ化処理する工程を含む、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記フッ化処理する工程は、前記ゲート電極を浸漬処理するか、または前記ゲート電極を気相処理する、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記不動態膜を成形する工程において、前記不動態膜は、水酸化フッ化アルミニウムまたはフッ化アルミニウムとする、請求項７から９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記保護絶縁層を形成する工程において、前記保護絶縁層の膜厚を１００ｎｍ以下とする、請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記ゲート電極を形成する工程において、前記ゲート電極は、Ｔ型、Γ型、Ｙ型またはマッシュルーム型の形状を有するように形成する、請求項７から１１のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２０４８２３（Ｐ２０１１−２０４８２３Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１０−６９３０８（Ｐ２０１０−６９３０８）
【出願日】平成２２年３月２５日（２０１０．３．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２２年３月２５日（２０１０．３．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]