半導体積層体とこれを含むＨＦＥＴおよびそれらの製造方法
【課題】半導体積層体に含まれるチャネル層下の化合物半導体層を不純物ドーピングでｐ型化することなく、その半導体積層体を含むＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能とする。
【解決手段】半導体積層体は、基板（１１）上において順次堆積された第１、第２および第３の化合物半導体層（１３、１４、１５）を少なくとも含み、その第１化合物半導体層（１３）の少なくとも部分的層（１６）は非晶質に改質されており、第２化合物半導体層（１４）は第１化合物半導体層（１３）に比べて小さなバンドギャップを有して光吸収層として作用し得る。
【解決手段】半導体積層体は、基板（１１）上において順次堆積された第１、第２および第３の化合物半導体層（１３、１４、１５）を少なくとも含み、その第１化合物半導体層（１３）の少なくとも部分的層（１６）は非晶質に改質されており、第２化合物半導体層（１４）は第１化合物半導体層（１３）に比べて小さなバンドギャップを有して光吸収層として作用し得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体積層体に関し、特にパワーデバイスとしてのヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）に含まれ得る半導体積層体の改善に関する。
【背景技術】
【０００２】
Ｓｉ系やＧａＡｓ系の半導体に比べて、窒化物半導体は、高い絶縁破壊電界と優れた耐熱性を有するとともに、電子の飽和ドリフト速度が速いという利点をも有するので、高温動作や大電力動作などにおいて優れた特性を有する電子デバイスを提供し得ると期待されている。
【０００３】
このような窒化物半導体を利用して作製された電子デバイスの一種であるＨＦＥＴにおいては、窒化物半導体積層体に含まれるチャネル層と電子供給層とのヘテロ接合とに起因する二次元電子ガス層を形成して、ソース電極とドレイン電極の間において窒化物半導体層に対してショットキー特性を有するゲート電極で電流を制御することがよく知られている。すなわち、窒化物半導体ＨＦＥＴにおいては、半導体積層体上に形成されたソース電極とドレイン電極の間でチャネル層に沿って層方向に流れる電流をゲート電極で制御する点に特徴がある。
【０００４】
したがって、窒化物半導体ＨＦＥＴにおいては、半導体積層体中でゲート電極の制御効果が及ぶチャネル層より深い層領域へ流れる電流は、ＦＥＴ中のリーク電流となってエネルギ損失になることが知られている。これは、窒化物半導体積層体中のチャネル層以外の層においても抵抗が十分に高くなく、各層を厚さ方向に横切って半導体積層体の深い層領域において制御し得ない大きなリーク電流が流れ得るからであると考えられている。
【０００５】
そこで、チャネル層から下方の層へ電流がリークすることに起因するＨＦＥＴ特性の劣化を防止するために、特開２００４−３１１９１３号公報の特許文献１におけるように、窒化物半導体積層体に含まれるチャネル層より下方の半導体層の高抵抗化を図る研究開発が進められている。より具体的には、特許文献１は、ＧａＮ単結晶基板上においてＭｇドープされた高抵抗の第１ＧａＮ層とアンドープで高抵抗の第２ＧａＮ層とを順次積層し、その上にチャネル層を積層することを開示している。そして、特許文献１は、このような窒化物半導体積層体を利用してＨＦＥＴを形成することによって、チャネル層から下方の基板側に深く流れる電流リークを抑制することを提案している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３１１９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、窒化物半導体ＨＦＥＴにおいて、チャネル層下の窒化物半導体層に対してＭｇをドープしかつそれを活性化して正孔濃度の高いｐ型を得ることが容易ではないという問題がある。さらに、チャネル層下の窒化物半導体層において転位密度の低減などによって結晶性がさらに向上した場合に、その窒化物半導体層のｐ型化または高抵抗化がより困難になり得るという問題もある。以上のような従来技術の状況に鑑みれば、チャネル層下の窒化物半導体層における不純物ドーピングによる高抵抗化またはｐ型化を可能な限り回避することが望まれる。
【０００８】
そこで、本発明は、半導体積層体に含まれるチャネル層下の化合物半導体層を不純物ドーピングでｐ型化することなく、その半導体積層体を含むＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能とすることを目的としている。
【課題を解決するための手段】
【０００９】
本発明による半導体積層体は、基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含み、その第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、第２化合物半導体層は第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得ることを特徴としている。
【００１０】
本発明によるＨＦＥＴは、基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含み、その第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、第２化合物半導体層は第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し、第３化合物半導体層がチャネル層として作用し、チャネル層上にバリア層をさらに含み、このバリア層はチャネル層に比べて大きなバンドギャップを有し、バリヤ層上に形成されたソース電極、ドレイン電極、およびゲート電極をさらに含むことを特徴としている。
【００１１】
本発明による半導体積層体の製造方法では、基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、および第３化合物半導体層を順次堆積し、この第３化合物半導体層の上方からイオンを打ち込むことによって、少なくとも第１化合物半導体層の部分的層を含む領域を非晶質に改質し、そして、イオン打ち込みによって非晶質に改質された領域のうちで記第１化合物半導体層またはその部分的層以外の領域が、第２化合物半導体層に光吸収させるレーザアニールによって再結晶化されることを特徴としている。
【００１２】
本発明によるＨＦＥＴの製造方法では、基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、チャネル層、およびバリヤ層をこの順に堆積し、このバリヤ層の上方からイオンを打ち込むことによって少なくとも第１化合物半導体層の部分的層を含む領域を非晶質に改質し、イオン打ち込みによって非晶質に改質された領域のうちで第１化合物半導体層またはその部分的層以外の領域が、第２化合物半導体層に光吸収させるレーザアニールによって再結晶化され、さらにバリヤ層上にソース電極、ドレイン電極、およびゲート電極を形成することを特徴としている。
【００１３】
なお、上述の第１化合物半導体層、第２化合物半導体層、チャネル層であり得る第３化合物半導体層、およびバリヤ層のいずれもが窒化物半導体で好ましく形成され得る。より具体的には、好ましくは第１化合物半導体層がＧａＮで形成され、第２化合物半導体層がＩｎを含む窒化物半導体で形成され得る。
【発明の効果】
【００１４】
以上のような本発明によれば、半導体積層体に含まれる基板に近い第１化合物半導体層の少なくとも部分的層が電子に対して高い抵抗を有する非晶質に改質されているので、その半導体積層体を含むＨＦＥＴにおいてチャネル層から基板側へリーク電流が流れることを抑制し得る。また、第１化合物半導体層中の高抵抗の非晶質領域は、イオン注入とレーザアニールを利用して簡便に設けることができ、Ｍｇなどのｐ型不純物のドーピングとその困難な活性化処理を必要としない。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による半導体積層体の模式的な断面図である。
【図２】本発明のもう１つの実施形態によるＨＦＥＴの模式的断面図である。
【図３】図２のＨＦＥＴの製造過程を示す模式的断面図である。
【図４】図３に続く製造過程を示す模式的断面図である。
【図５】図４に続く製造過程を示す模式的断面図である。
【図６】図５に続く製造過程を示す模式的断面図である。
【図７】本発明の他の実施形態によるＨＦＥＴの模式的断面図である。
【図８】本発明のさらに他の実施形態によるＨＦＥＴの模式的断面図である。
【発明を実施するための形態】
【００１６】
本発明によるＨＦＥＴに含まれ得る半導体積層体は、上述のように基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含み、その第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、第２化合物半導体層は第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得ることを特徴としている。
【００１７】
ここで、第２化合物半導体層である光吸収層は、所定波長のレーザ光を用いてレーザアニールする場合に、当該レーザ光を吸収して発熱するように利用される。このとき、他の化合物半導体層は、ほとんどレーザ光を吸収せず、実質的に発熱を生じることはない。
【００１８】
化合物半導体層の材料としては例えば窒化物半導体、ＳｉＣ、ＺｎＯなどの化合物半導体を用いることができ、光吸収層の材料としてはこれらの化合物半導体中で狭いバンドギャップを有するものが選択され得る。
【００１９】
基板材料は導電性であっても半絶縁性であってもよく、例えばｐ型またはアンドープのＳｉ；ＧａＡｓ、ＩｎＡｓ、ＧａＮなどのIII−Ｖ族化合物；またはＺｎＳｅなどのII−VI族化合物などを用いることができる。
【００２０】
なお、化合物半導体層として窒化物物半導体層を用いる場合、窒化物半導体層のエピタキシャル成長では結晶欠陥（転位）が層厚方向に伸びてその方向に電流リークが生じやすく、したがって本発明による半導体積層体中の非晶質層が深さ方向への電流リークの抑制にとって特に効果的である。また、第１化合物半導体層をＧａＮで形成して、第２化合物半導体層の光吸収層をＩｎ含有窒化物半導体で形成した場合、Ｉｎ含有窒化物半導体はＧａＮに比べて小さなバンドギャップを有していて光吸収層の吸収効率を高めることができる。
【００２１】
本発明によるＨＦＥＴは、基体上に順次堆積された第１化合物半導体層、光吸収層である第２化合物半導体、チャネル層としての第３化合物半導体、およびバリヤ層を含み、チャネル層とバリヤ層との界面に生じる２次元電子ガスをソース電極、ドレイン電極およびゲート電極で制御することによりトランジスタとして機能することができ、第１化合物半導体層中に非晶質領域を有することを特徴としている。そして、この非晶質領域が基板側への電流リークを抑制し得るので、ＨＦＥＴの特性を向上させることができる。
【００２２】
（実施形態１）
図１は、本発明の実施形態１による半導体積層体の一例を模式的断面図で示している。なお、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。
【００２３】
図１の半導体積層体は、（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板１１上に順次堆積されたＧａＮ／ＡｌＮ超格子バッファ層１２、第１化合物半導体層１３としてのアンドープＧａＮ層、第２化合物半導体層１４としてのＩｎＮ光吸収層、第３化合物半導体層１５としてのアンドープＧａＮ層を含み、第１化合物半導体層１３中には非晶質に改変された部分的層１６が形成されている。
【００２４】
ＨＦＥＴなどのデバイスはこのような半導体積層体の上部に形成されるので、デバイス機能に関する電流がＳｉ基体１１側へリークすることが非晶質領域１６によって抑制され得る。この結果、リーク電流によるデバイス特性への悪影響を小さくすることができる。
【００２５】
なお、本実施形態では基板としてｐ型Ｓｉ基板１１が用いられたが、アンドープＳｉ基板、ｎ型Ｓｉ基板、ＳｉＣ基板、ＧａＮなどのIII−Ｖ族化合物基板などが用いられてもよい。また、バッファ層１２は基板１１とアンドープＧａＮ層１３との格子不整合を緩和してＧａＮ層１３やＧａＮ層１５の結晶性を改善するための層であり、この目的のためにはＡｌＮ、ＧａＮ、Ｓｉ、ＳｉＣなどの非晶質状物質や単結晶状物質などもバッファ層として用いることができる。さらに、本実施形態では第１化合物半導体層１３と第３化合物半導体層１５が同一組成のＧａＮで形成されているが、第１化合物半導体層１３としてのＧａＮ層の代わりにＡｌＧａＮ層などの異なる組成としてもよい。
【００２６】
上述のような半導体積層体の製造方法の一例においては、まず（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板１１上に、ＭＯＣＶＤ（有機金属気相堆積）装置を用いて、トリメチルアルミニウム（ＴＭＡ）とアンモニアによるＡｌＮ薄層およびトリメチルガリウム（ＴＭＧ）とアンモニアによるＧａＮ薄層を交互に積層させて、ＡｌＮ／ＧａＮ超格子バッファ層１２を合計厚さ３μｍに堆積する。バッファ層１２上には、ＴＭＧとアンモニアを用いて、第１化合物半導体層１３としてのＧａＮ層を厚さ１．５μｍに堆積する。第１化合物半導体層１３上には、トリメチルインジウム（ＴＭＩ）とアンモニアを用いて、第２化合物半導体層１４としてのＩｎＮ光吸収層を厚さ５０ｎｍに堆積する。さらに、光吸収層１４上には、第３化合物半導体層１５としてのＧａＮ層を厚さ５００ｎｍに堆積する。
【００２７】
その後、第３化合物半導体層１５上に保護膜として例えばＳｉＮ層（図示せず）を堆積した後、例えば１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２の範囲内でＮイオンの注入を行って、少なくとも第１化合物半導体層１３の少なくとも部分的層を非晶質化させる。ここで、ＳｉＮ保護膜は、イオン注入時の表面荒れを防止するために設けられる。
【００２８】
このイオン注入においては、少なくとも光吸収層１４より下層側の領域を非晶質化させるようにイオン注入条件を選択する。この場合に、注入イオンの濃度分布は一般に注入深さに依存してほぼガウス分布にしたがう。そして、イオン注入エネルギを高めるにしたがって、注入イオン濃度のピーク位置を深く設定することができる。本発明においては、第１化合物半導体１３の深さを考慮して、例えば１ＭｅＶから３ＭｅＶの範囲内で適宜にイオン注入エネルギを選択することができる。
【００２９】
イオン注入が完了すれば、ＳｉＮ保護膜をフッ酸で除去した後にレーザアニール装置を用いて、ＩｎＮ光吸収層１４が吸収し得る波長のレーザ光にて再結晶化アニールが行なわれる。この再結晶化アニールでは、光吸収層１４以外の層では吸収しない波長のレーザ光を選択して、光吸収層１４でのみ光吸収を行なわせて発熱させる。このような光吸収層１４からの発熱によって、光吸収層１４の上下の層において再結晶化アニールを行なう。
【００３０】
このとき、第１化合物半導体層１３中の少なくとも部分的層１６が非晶質領域として残るようにアニールが行なわれる。例えば、光吸収層１４の光吸収によるアニール効果が上方と下方に均等に及ぶとしても、上方の第３化合物半導体層１５に比べて下方の第１化合物半導体層１３の厚さを大きく設定しておけば、少なくとも第１化合物半導体層１３の下部の部分的層１６において非晶質領域を残すことができる。また、イオン注入エネルギを大きくすることによって上方の第３化合物半導体層１５に比べて下方の第１化合物半導体層１３におけるイオン濃度を高めておけば、第３化合物半導体層１５が完全に再結晶化された後においても第１化合物半導体層１３中に非晶質の部分的領域１６を残すことができる。さらに、基板１１をヒートシンクに接しておくことによって、上方の第３化合物半導体層１５に比べて下方の第１化合物半導体層１のアニールが遅らされ、第３化合物半導体層１５が完全に再結晶化された後においても第１化合物半導体層１３中に非晶質の部分的領域１６を残すことができる。
【００３１】
なお、イオン注入時の保護膜がアニール時のレーザ光を吸収しなくてレーザ光が光吸収層１４へ十分に届くのであれば、イオン注入時の保護膜がレーザアニール前でなくて後に除去されてもよい。また、非晶質化のために注入されるイオン種は、上述のＮイオンに限られない。高エネルギイオン注入装置を用いる場合には２価以上のイオンを用いてもよく、注入イオンが導電型ドーパントとして働くことが不都合な場合には導電型ドーパントとして作用しないイオン種を用いればよい。さらに、本実施形態においては光吸収層１３の材料としてＩｎＮを用いたが、ＩｎＧａＮを用いてもよい。
【００３２】
（実施形態２）
図２は、本発明の実施形態２によるＨＦＥＴの一例を模式的断面図で示している。このＨＦＥＴは、（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板２１上に順次堆積された合計厚さ３μｍのＧａＮ／ＡｌＮ超格子バッファ層２２、第１化合物半導体層２３としての厚さ２μｍのＧａＮ層、第２化合物半導体層２４としての厚さ５０ｎｍのＩｎＮ光吸収層、第３化合物半導体層２５としての厚さ４００ｎｍのＧａＮチャネル層、および厚さ２０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ電子供給層２６を含んでいる。
【００３３】
電子供給層２６上にはソース電極２７、ドレイン電極２８およびゲート電極２９が形成されており、これらの電極間において電子供給層２６の表面を保護する表面保護膜３０が設けられている。
【００３４】
本実施形態によるＨＦＥＴにおいては、ＧａＮチャネル層２５とＡｌ０．２５Ｇａ０．７５Ｎ電子供給層２６とのヘテロ接合面に生じる２次元電子ガスに対して印加されるソース・ドレイン間電圧によって流れる電流が、ゲート電極２９に印加される電圧によって制御される。この場合に、第１化合物半導体層２３のＧａＮ層中に非晶質領域３１を設けることによって、リーク電流が基板２１側へ流れることを抑制することができる。
【００３５】
図３から図６は、図２のＨＦＥＴの製造過程を模式的断面図で示している。まず図３において、（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板２１上に、ＧａＮ／ＡｌＮ超格子バッファ層２２、第１化合物半導体層２３としてのアンドープＧａＮ層、第２化合物半導体層２４としてのＩｎＮ光吸収層、および第３化合物半導体層２５としてのアンドープＧａＮ層を堆積し、さらにその上に電子供給層２６となり得るＡｌＧａＮ層を堆積する。
【００３６】
その後、ＡｌＧａＮ電子供給層２６上の表面保護膜としてＳｉＮ膜（図示せず）を形成した後、１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２の範囲内でＮイオンの注入を行って、少なくとも第１化合物半導体層２３の領域を非晶質化させる。イオン注入が完了すればＳｉＮ保護膜をフッ酸で除去し、レーザアニール装置を用いて、ＩｎＮ光吸収層２４が吸収する波長のレーザ光にて再結晶化アニールを行なう。このとき、第１化合物半導体層２３内の少なくとも部分的層３１が非晶質領域として残るようにアニールを行なう。
【００３７】
図４においては、ＡｌＧａＮ電子供給層２６上に、ソース電極２７およびドレイン電極２８となるオーミック性電極を形成する。より具体的には、ＡｌＧａＮ層２７上において、例えばＴｉ／Ａｌ／Ａｕの積層を真空蒸着またはスパッタリングなどで形成し、リフトオフまたはエッチングの手法で電極２７および２８を形成する。その後に８００℃で１ｍｉｎのアニールを施すことによって、優れたオーミック性特性を有するソース電極２７とドレイン電極２８が形成され得る。このとき、Ｔｉ／Ａｌ／Ａｕの厚さは、例えばそれぞれ３０ｎｍ／１００ｎｍ／２００ｎｍに設定することができる。
【００３８】
図５では、ソース電極２７およびドレイン電流２８以外の領域でＡｌＧａＮ電子供給層２６の表面上に、例えば屈折率２．０を有するＳｉＮｘ表面保護膜３０がプラズマＣＶＤを用いて例えば３００ｎｍの厚さに形成される。
【００３９】
図６においては、ゲート電極を形成すべき領域において、ＳｉＮｘ表面保護膜３０をウェットエッチングにより除去する。その後、表面保護膜３０が除去された領域を少なくとも覆うようにＷＮ層およびＡｕ層をそれぞれ５０ｎｍの厚さに蒸着し、リフトオフ法またはエッチングによりゲート電極２９を形成し、これによって図２に示されているようなＨＦＥＴが完成する。なお、図２に示されているように、ゲート電極２９は表面保護膜３０上に部分的に重なるように形成することができ、この重なり部分はゲート電極近傍の電界集中を緩和させるフィールドプレートとして作用し得る。
【００４０】
以上の製法により得られたＨＦＥＴにおいては、第１化合物半導体層２３層内の部分的層３１である非晶質領域が基板２１側へのリーク電流を妨げるので、リーク電流によるエネルギ損失を低減させることができる。
【００４１】
（実施形態３）
図７は、本発明の実施形態３によるＨＦＥＴの一例を示す模式的断面図である。このＨＦＥＴは、ＡｌＮ単結晶基板４１上に順次積層された厚さ２０ｎｍのＧａＮバッファ層４２、第１化合物半導体層４３としての厚さ３μｍのＧａＮ層、第２化合物半導体層４４としての厚さ５０ｎｍのＩｎＧａＮ光吸収層、第３化合物半導体層４５としての厚さ０．５μｍのＧａＮチャネル層４５、および厚さ１０ｎｍのＡｌ０．２Ｇａ０．８Ｎ電子供給層４６を含んでいる。
【００４２】
電子供給層４６上にはソース電極４７、ドレイン電極４８および本実施形態に特徴的なゲート絶縁膜５２が形成されており、ゲート絶縁膜５２上にはゲート電極４９が形成されている。そして、これらの電極間において、電子供給層４６の表面は、表面保護膜５０によって覆われている。なお、ゲート絶縁膜５２としては、シリコン酸化膜、シリコン窒化膜、またはその他公知の絶縁膜などを用いることができる。
【００４３】
本実施形態においては、例えば、バッファ層４２と第１化合物半導体層４３のＧａＮ層との界面から上方１μｍの位置からさらに上方８００ｎｍまでの部分的層５１に非晶質領域を形成することができる。
【００４４】
図７のＨＦＥＴは、基本的には図２のＨＦＥＴの場合に類似した方法によって製造することができる。しかし、図７のＨＦＥＴの製造方法において適用し得る相違点を述べれば、イオン注入時の保護膜として厚さ２５ｎｍのＳｉＮｘ保護膜を利用し、例えば３ＭｅＶのエネルギにて１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２の範囲内でＭｇイオンを注入することによって、少なくとも第１化合物半導体層４３内に非晶質領域を形成することができる。そして、イオン注入時の保護膜をフッ酸で除去した後に、レーザアニール装置を用いて、光吸収層４４が吸収する波長のレーザ光にて再結晶化アニールを行なう。このとき、第１化合物半導体層４３内の部分的層５１が非晶質領域として残るようにアニールされる。
【００４５】
非晶質領域５１の形成が完了すれば、実施形態２の場合と同様にソース電極４７およびドレイン電極４８を形成した後に、スパッタによって堆積した厚さ２０ｎｍのＳｉＯ２膜からなるゲート絶縁膜５２を形成し、その上にＮｉ層とＡｕ層をそれぞれ厚さ５０ｎｍに蒸着し、リフトオフ法またはエッチングによってゲート電極４９が形成される。
【００４６】
以上から明らかなように、本実施形態３によるＨＦＥＴは、ゲート電極４９下にゲート絶縁膜５２を有しており、いわゆる絶縁ゲート型のＨＦＥＴである。このような絶縁ゲート型のＨＦＥＴにおいても、非晶質領域５２の存在によって、その下層へリーク電流が流れることを抑制でき、これによってＨＦＥＴのエネルギ損失を低減させることができる。
【００４７】
（実施形態４）
図８は、本発明の実施形態４によるＨＦＥＴの一例を模式的断面図で示している。本実施形態のＨＦＥＴは、ＺｎＯ系材料を利用して形成されたＭＯＳ・ＨＦＥＴ（金属・酸化物・半導体ＨＦＥＴ）の例である。このＨＦＥＴは、Ｓｉ基板６１上に順次積層された低温ＺｎＯバッファ層６２、第１化合物半導体層６３としてのＭｇＺｎＯ層６３、第２化合物半導体層６４としてのＩｎＮ光吸収層、第３化合物半導体層６５としてのＺｎＯチャネル層、およびｐ型ＭｇＺｎＯ電子供給層６６を含んでいる。
【００４８】
本実施形態のＨＦＥＴでは、ＺｎＯチャネル層６５とｐ型ＭｇＺｎＯ電子供給層６６との界面がヘテロ接合面となるように形成されているので、この界面で二次元電子ガスが発生することによってＨＦＥＴの動作が可能となる。
【００４９】
ｐ型ＭｇＺｎＯ電子供給層６６上には、ＩｎＺｎ／Ｔｉ／Ａｌからなるソース電極６７とドレイン電極６８が設けられている。また、ゲート絶縁膜７１として酸化シリコン膜が形成され、その上にＴｉ／Ａｕからなるゲート電極６９が形成されている。
【００５０】
本実施形態においては、第１化合物半導体６３としてのＭｇＺｎＯ層中において、例えば低温ＺｎＯバッファ層６２との界面から上方８００ｎｍまでの部分的層７０を非晶質領域とすることができる。このような非晶質領域７０の形成においては、電極を形成する前に、イオン注入時の保護膜としてＳｉＯ２膜（図示せず）を堆積した後に、例えば１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２範囲内でのＮイオンの注入によって非晶質化させる。そして、ＳｉＯ２保護膜をフッ酸で除去した後に、レーザアニール装置を用いて、ＩｎＮ光吸収層６４が吸収する波長のレーザ光にて再結晶化アニールが行なわれる。このとき、第１化合物半導体層６３であるＭｇＺｎＯ層中の少なくとも部分的層７０が非晶質領域として残るようにアニールされる。
【００５１】
以上のように、窒化物半導体以外にＺｎＯ系半導体をも利用した場合においても、非晶質領域７０を形成することにより、それより下層へ電流がリークすることを抑制でき、これによってＨＦＥＴのエネルギ損失を軽減することができる。
【００５２】
なお、本発明による上述の実施形態１〜４ではＨＦＥＴとしてＭＥＳ（金属・半導体）型、ＭＩＳ（金属・絶縁膜・半導体）型、ＭＯＳ（金属・酸化物・半導体）型などのＨＦＥＴについて説明したが、これらのＭＥＳ型、ＭＩＳ型、ＭＯＳ型などに限定されず、またゲート電極としても多層絶縁膜、酸化膜と窒化膜の積層膜、高誘電体を用いた膜、またはそれらの積層膜などを利用することも可能である。
【００５３】
さらに、本発明による上述の実施形態１〜４ではＧａＮ系半導体およびＺｎＯ系半導体を利用して形成されたＨＦＥＴが説明されたが、本発明は他の化合物半導体を利用して形成されたＨＦＥＴに対しても適用可能であることは言うまでもない。
【産業上の利用可能性】
【００５４】
以上のように、本発明によれば、半導体積層体に含まれる基板に近い第１化合物半導体層の少なくとも部分的層が電子に対して高い抵抗を有する非晶質に改質されているので、その半導体積層体を含むＨＦＥＴにおいてチャネル層から基板側へリーク電流が流れることを抑制し得る。また、第１化合物半導体層中の高抵抗の非晶質領域は、イオン注入とレーザアニールを利用して簡便に設けることができ、Ｍｇなどのｐ型不純物のドーピングとその困難な活性化処理を必要としない。
【符号の説明】
【００５５】
１１、２１、４１、６１ 基板、１２、２２、４２、６２ バッファ層、１３、２３、４３、６３ 第１化合物半導体層、１４、２４、４４、６４ 第２化合物半導体層としての光吸収層、１５、２５、４５、６５ 第３化合物半導体層、１６、３１、５１、７０ 非晶質領域、２６、４６、６６ 電子供給層、２７、４７、６７ ソース電極、２８、４８、６８ ドレイン電極、２９、４９、６９ ゲート電極、３０、５０、５３ 表面保護膜、５２、７１ ゲート絶縁膜。
【技術分野】
【０００１】
本発明は半導体積層体に関し、特にパワーデバイスとしてのヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）に含まれ得る半導体積層体の改善に関する。
【背景技術】
【０００２】
Ｓｉ系やＧａＡｓ系の半導体に比べて、窒化物半導体は、高い絶縁破壊電界と優れた耐熱性を有するとともに、電子の飽和ドリフト速度が速いという利点をも有するので、高温動作や大電力動作などにおいて優れた特性を有する電子デバイスを提供し得ると期待されている。
【０００３】
このような窒化物半導体を利用して作製された電子デバイスの一種であるＨＦＥＴにおいては、窒化物半導体積層体に含まれるチャネル層と電子供給層とのヘテロ接合とに起因する二次元電子ガス層を形成して、ソース電極とドレイン電極の間において窒化物半導体層に対してショットキー特性を有するゲート電極で電流を制御することがよく知られている。すなわち、窒化物半導体ＨＦＥＴにおいては、半導体積層体上に形成されたソース電極とドレイン電極の間でチャネル層に沿って層方向に流れる電流をゲート電極で制御する点に特徴がある。
【０００４】
したがって、窒化物半導体ＨＦＥＴにおいては、半導体積層体中でゲート電極の制御効果が及ぶチャネル層より深い層領域へ流れる電流は、ＦＥＴ中のリーク電流となってエネルギ損失になることが知られている。これは、窒化物半導体積層体中のチャネル層以外の層においても抵抗が十分に高くなく、各層を厚さ方向に横切って半導体積層体の深い層領域において制御し得ない大きなリーク電流が流れ得るからであると考えられている。
【０００５】
そこで、チャネル層から下方の層へ電流がリークすることに起因するＨＦＥＴ特性の劣化を防止するために、特開２００４−３１１９１３号公報の特許文献１におけるように、窒化物半導体積層体に含まれるチャネル層より下方の半導体層の高抵抗化を図る研究開発が進められている。より具体的には、特許文献１は、ＧａＮ単結晶基板上においてＭｇドープされた高抵抗の第１ＧａＮ層とアンドープで高抵抗の第２ＧａＮ層とを順次積層し、その上にチャネル層を積層することを開示している。そして、特許文献１は、このような窒化物半導体積層体を利用してＨＦＥＴを形成することによって、チャネル層から下方の基板側に深く流れる電流リークを抑制することを提案している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３１１９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、窒化物半導体ＨＦＥＴにおいて、チャネル層下の窒化物半導体層に対してＭｇをドープしかつそれを活性化して正孔濃度の高いｐ型を得ることが容易ではないという問題がある。さらに、チャネル層下の窒化物半導体層において転位密度の低減などによって結晶性がさらに向上した場合に、その窒化物半導体層のｐ型化または高抵抗化がより困難になり得るという問題もある。以上のような従来技術の状況に鑑みれば、チャネル層下の窒化物半導体層における不純物ドーピングによる高抵抗化またはｐ型化を可能な限り回避することが望まれる。
【０００８】
そこで、本発明は、半導体積層体に含まれるチャネル層下の化合物半導体層を不純物ドーピングでｐ型化することなく、その半導体積層体を含むＨＦＥＴのリーク電流の低減や耐電圧の向上などを可能とすることを目的としている。
【課題を解決するための手段】
【０００９】
本発明による半導体積層体は、基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含み、その第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、第２化合物半導体層は第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得ることを特徴としている。
【００１０】
本発明によるＨＦＥＴは、基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含み、その第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、第２化合物半導体層は第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し、第３化合物半導体層がチャネル層として作用し、チャネル層上にバリア層をさらに含み、このバリア層はチャネル層に比べて大きなバンドギャップを有し、バリヤ層上に形成されたソース電極、ドレイン電極、およびゲート電極をさらに含むことを特徴としている。
【００１１】
本発明による半導体積層体の製造方法では、基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、および第３化合物半導体層を順次堆積し、この第３化合物半導体層の上方からイオンを打ち込むことによって、少なくとも第１化合物半導体層の部分的層を含む領域を非晶質に改質し、そして、イオン打ち込みによって非晶質に改質された領域のうちで記第１化合物半導体層またはその部分的層以外の領域が、第２化合物半導体層に光吸収させるレーザアニールによって再結晶化されることを特徴としている。
【００１２】
本発明によるＨＦＥＴの製造方法では、基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、チャネル層、およびバリヤ層をこの順に堆積し、このバリヤ層の上方からイオンを打ち込むことによって少なくとも第１化合物半導体層の部分的層を含む領域を非晶質に改質し、イオン打ち込みによって非晶質に改質された領域のうちで第１化合物半導体層またはその部分的層以外の領域が、第２化合物半導体層に光吸収させるレーザアニールによって再結晶化され、さらにバリヤ層上にソース電極、ドレイン電極、およびゲート電極を形成することを特徴としている。
【００１３】
なお、上述の第１化合物半導体層、第２化合物半導体層、チャネル層であり得る第３化合物半導体層、およびバリヤ層のいずれもが窒化物半導体で好ましく形成され得る。より具体的には、好ましくは第１化合物半導体層がＧａＮで形成され、第２化合物半導体層がＩｎを含む窒化物半導体で形成され得る。
【発明の効果】
【００１４】
以上のような本発明によれば、半導体積層体に含まれる基板に近い第１化合物半導体層の少なくとも部分的層が電子に対して高い抵抗を有する非晶質に改質されているので、その半導体積層体を含むＨＦＥＴにおいてチャネル層から基板側へリーク電流が流れることを抑制し得る。また、第１化合物半導体層中の高抵抗の非晶質領域は、イオン注入とレーザアニールを利用して簡便に設けることができ、Ｍｇなどのｐ型不純物のドーピングとその困難な活性化処理を必要としない。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による半導体積層体の模式的な断面図である。
【図２】本発明のもう１つの実施形態によるＨＦＥＴの模式的断面図である。
【図３】図２のＨＦＥＴの製造過程を示す模式的断面図である。
【図４】図３に続く製造過程を示す模式的断面図である。
【図５】図４に続く製造過程を示す模式的断面図である。
【図６】図５に続く製造過程を示す模式的断面図である。
【図７】本発明の他の実施形態によるＨＦＥＴの模式的断面図である。
【図８】本発明のさらに他の実施形態によるＨＦＥＴの模式的断面図である。
【発明を実施するための形態】
【００１６】
本発明によるＨＦＥＴに含まれ得る半導体積層体は、上述のように基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含み、その第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、第２化合物半導体層は第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得ることを特徴としている。
【００１７】
ここで、第２化合物半導体層である光吸収層は、所定波長のレーザ光を用いてレーザアニールする場合に、当該レーザ光を吸収して発熱するように利用される。このとき、他の化合物半導体層は、ほとんどレーザ光を吸収せず、実質的に発熱を生じることはない。
【００１８】
化合物半導体層の材料としては例えば窒化物半導体、ＳｉＣ、ＺｎＯなどの化合物半導体を用いることができ、光吸収層の材料としてはこれらの化合物半導体中で狭いバンドギャップを有するものが選択され得る。
【００１９】
基板材料は導電性であっても半絶縁性であってもよく、例えばｐ型またはアンドープのＳｉ；ＧａＡｓ、ＩｎＡｓ、ＧａＮなどのIII−Ｖ族化合物；またはＺｎＳｅなどのII−VI族化合物などを用いることができる。
【００２０】
なお、化合物半導体層として窒化物物半導体層を用いる場合、窒化物半導体層のエピタキシャル成長では結晶欠陥（転位）が層厚方向に伸びてその方向に電流リークが生じやすく、したがって本発明による半導体積層体中の非晶質層が深さ方向への電流リークの抑制にとって特に効果的である。また、第１化合物半導体層をＧａＮで形成して、第２化合物半導体層の光吸収層をＩｎ含有窒化物半導体で形成した場合、Ｉｎ含有窒化物半導体はＧａＮに比べて小さなバンドギャップを有していて光吸収層の吸収効率を高めることができる。
【００２１】
本発明によるＨＦＥＴは、基体上に順次堆積された第１化合物半導体層、光吸収層である第２化合物半導体、チャネル層としての第３化合物半導体、およびバリヤ層を含み、チャネル層とバリヤ層との界面に生じる２次元電子ガスをソース電極、ドレイン電極およびゲート電極で制御することによりトランジスタとして機能することができ、第１化合物半導体層中に非晶質領域を有することを特徴としている。そして、この非晶質領域が基板側への電流リークを抑制し得るので、ＨＦＥＴの特性を向上させることができる。
【００２２】
（実施形態１）
図１は、本発明の実施形態１による半導体積層体の一例を模式的断面図で示している。なお、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。
【００２３】
図１の半導体積層体は、（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板１１上に順次堆積されたＧａＮ／ＡｌＮ超格子バッファ層１２、第１化合物半導体層１３としてのアンドープＧａＮ層、第２化合物半導体層１４としてのＩｎＮ光吸収層、第３化合物半導体層１５としてのアンドープＧａＮ層を含み、第１化合物半導体層１３中には非晶質に改変された部分的層１６が形成されている。
【００２４】
ＨＦＥＴなどのデバイスはこのような半導体積層体の上部に形成されるので、デバイス機能に関する電流がＳｉ基体１１側へリークすることが非晶質領域１６によって抑制され得る。この結果、リーク電流によるデバイス特性への悪影響を小さくすることができる。
【００２５】
なお、本実施形態では基板としてｐ型Ｓｉ基板１１が用いられたが、アンドープＳｉ基板、ｎ型Ｓｉ基板、ＳｉＣ基板、ＧａＮなどのIII−Ｖ族化合物基板などが用いられてもよい。また、バッファ層１２は基板１１とアンドープＧａＮ層１３との格子不整合を緩和してＧａＮ層１３やＧａＮ層１５の結晶性を改善するための層であり、この目的のためにはＡｌＮ、ＧａＮ、Ｓｉ、ＳｉＣなどの非晶質状物質や単結晶状物質などもバッファ層として用いることができる。さらに、本実施形態では第１化合物半導体層１３と第３化合物半導体層１５が同一組成のＧａＮで形成されているが、第１化合物半導体層１３としてのＧａＮ層の代わりにＡｌＧａＮ層などの異なる組成としてもよい。
【００２６】
上述のような半導体積層体の製造方法の一例においては、まず（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板１１上に、ＭＯＣＶＤ（有機金属気相堆積）装置を用いて、トリメチルアルミニウム（ＴＭＡ）とアンモニアによるＡｌＮ薄層およびトリメチルガリウム（ＴＭＧ）とアンモニアによるＧａＮ薄層を交互に積層させて、ＡｌＮ／ＧａＮ超格子バッファ層１２を合計厚さ３μｍに堆積する。バッファ層１２上には、ＴＭＧとアンモニアを用いて、第１化合物半導体層１３としてのＧａＮ層を厚さ１．５μｍに堆積する。第１化合物半導体層１３上には、トリメチルインジウム（ＴＭＩ）とアンモニアを用いて、第２化合物半導体層１４としてのＩｎＮ光吸収層を厚さ５０ｎｍに堆積する。さらに、光吸収層１４上には、第３化合物半導体層１５としてのＧａＮ層を厚さ５００ｎｍに堆積する。
【００２７】
その後、第３化合物半導体層１５上に保護膜として例えばＳｉＮ層（図示せず）を堆積した後、例えば１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２の範囲内でＮイオンの注入を行って、少なくとも第１化合物半導体層１３の少なくとも部分的層を非晶質化させる。ここで、ＳｉＮ保護膜は、イオン注入時の表面荒れを防止するために設けられる。
【００２８】
このイオン注入においては、少なくとも光吸収層１４より下層側の領域を非晶質化させるようにイオン注入条件を選択する。この場合に、注入イオンの濃度分布は一般に注入深さに依存してほぼガウス分布にしたがう。そして、イオン注入エネルギを高めるにしたがって、注入イオン濃度のピーク位置を深く設定することができる。本発明においては、第１化合物半導体１３の深さを考慮して、例えば１ＭｅＶから３ＭｅＶの範囲内で適宜にイオン注入エネルギを選択することができる。
【００２９】
イオン注入が完了すれば、ＳｉＮ保護膜をフッ酸で除去した後にレーザアニール装置を用いて、ＩｎＮ光吸収層１４が吸収し得る波長のレーザ光にて再結晶化アニールが行なわれる。この再結晶化アニールでは、光吸収層１４以外の層では吸収しない波長のレーザ光を選択して、光吸収層１４でのみ光吸収を行なわせて発熱させる。このような光吸収層１４からの発熱によって、光吸収層１４の上下の層において再結晶化アニールを行なう。
【００３０】
このとき、第１化合物半導体層１３中の少なくとも部分的層１６が非晶質領域として残るようにアニールが行なわれる。例えば、光吸収層１４の光吸収によるアニール効果が上方と下方に均等に及ぶとしても、上方の第３化合物半導体層１５に比べて下方の第１化合物半導体層１３の厚さを大きく設定しておけば、少なくとも第１化合物半導体層１３の下部の部分的層１６において非晶質領域を残すことができる。また、イオン注入エネルギを大きくすることによって上方の第３化合物半導体層１５に比べて下方の第１化合物半導体層１３におけるイオン濃度を高めておけば、第３化合物半導体層１５が完全に再結晶化された後においても第１化合物半導体層１３中に非晶質の部分的領域１６を残すことができる。さらに、基板１１をヒートシンクに接しておくことによって、上方の第３化合物半導体層１５に比べて下方の第１化合物半導体層１のアニールが遅らされ、第３化合物半導体層１５が完全に再結晶化された後においても第１化合物半導体層１３中に非晶質の部分的領域１６を残すことができる。
【００３１】
なお、イオン注入時の保護膜がアニール時のレーザ光を吸収しなくてレーザ光が光吸収層１４へ十分に届くのであれば、イオン注入時の保護膜がレーザアニール前でなくて後に除去されてもよい。また、非晶質化のために注入されるイオン種は、上述のＮイオンに限られない。高エネルギイオン注入装置を用いる場合には２価以上のイオンを用いてもよく、注入イオンが導電型ドーパントとして働くことが不都合な場合には導電型ドーパントとして作用しないイオン種を用いればよい。さらに、本実施形態においては光吸収層１３の材料としてＩｎＮを用いたが、ＩｎＧａＮを用いてもよい。
【００３２】
（実施形態２）
図２は、本発明の実施形態２によるＨＦＥＴの一例を模式的断面図で示している。このＨＦＥＴは、（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板２１上に順次堆積された合計厚さ３μｍのＧａＮ／ＡｌＮ超格子バッファ層２２、第１化合物半導体層２３としての厚さ２μｍのＧａＮ層、第２化合物半導体層２４としての厚さ５０ｎｍのＩｎＮ光吸収層、第３化合物半導体層２５としての厚さ４００ｎｍのＧａＮチャネル層、および厚さ２０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ電子供給層２６を含んでいる。
【００３３】
電子供給層２６上にはソース電極２７、ドレイン電極２８およびゲート電極２９が形成されており、これらの電極間において電子供給層２６の表面を保護する表面保護膜３０が設けられている。
【００３４】
本実施形態によるＨＦＥＴにおいては、ＧａＮチャネル層２５とＡｌ０．２５Ｇａ０．７５Ｎ電子供給層２６とのヘテロ接合面に生じる２次元電子ガスに対して印加されるソース・ドレイン間電圧によって流れる電流が、ゲート電極２９に印加される電圧によって制御される。この場合に、第１化合物半導体層２３のＧａＮ層中に非晶質領域３１を設けることによって、リーク電流が基板２１側へ流れることを抑制することができる。
【００３５】
図３から図６は、図２のＨＦＥＴの製造過程を模式的断面図で示している。まず図３において、（１１１）面の主面を有する高不純物濃度のｐ型Ｓｉ基板２１上に、ＧａＮ／ＡｌＮ超格子バッファ層２２、第１化合物半導体層２３としてのアンドープＧａＮ層、第２化合物半導体層２４としてのＩｎＮ光吸収層、および第３化合物半導体層２５としてのアンドープＧａＮ層を堆積し、さらにその上に電子供給層２６となり得るＡｌＧａＮ層を堆積する。
【００３６】
その後、ＡｌＧａＮ電子供給層２６上の表面保護膜としてＳｉＮ膜（図示せず）を形成した後、１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２の範囲内でＮイオンの注入を行って、少なくとも第１化合物半導体層２３の領域を非晶質化させる。イオン注入が完了すればＳｉＮ保護膜をフッ酸で除去し、レーザアニール装置を用いて、ＩｎＮ光吸収層２４が吸収する波長のレーザ光にて再結晶化アニールを行なう。このとき、第１化合物半導体層２３内の少なくとも部分的層３１が非晶質領域として残るようにアニールを行なう。
【００３７】
図４においては、ＡｌＧａＮ電子供給層２６上に、ソース電極２７およびドレイン電極２８となるオーミック性電極を形成する。より具体的には、ＡｌＧａＮ層２７上において、例えばＴｉ／Ａｌ／Ａｕの積層を真空蒸着またはスパッタリングなどで形成し、リフトオフまたはエッチングの手法で電極２７および２８を形成する。その後に８００℃で１ｍｉｎのアニールを施すことによって、優れたオーミック性特性を有するソース電極２７とドレイン電極２８が形成され得る。このとき、Ｔｉ／Ａｌ／Ａｕの厚さは、例えばそれぞれ３０ｎｍ／１００ｎｍ／２００ｎｍに設定することができる。
【００３８】
図５では、ソース電極２７およびドレイン電流２８以外の領域でＡｌＧａＮ電子供給層２６の表面上に、例えば屈折率２．０を有するＳｉＮｘ表面保護膜３０がプラズマＣＶＤを用いて例えば３００ｎｍの厚さに形成される。
【００３９】
図６においては、ゲート電極を形成すべき領域において、ＳｉＮｘ表面保護膜３０をウェットエッチングにより除去する。その後、表面保護膜３０が除去された領域を少なくとも覆うようにＷＮ層およびＡｕ層をそれぞれ５０ｎｍの厚さに蒸着し、リフトオフ法またはエッチングによりゲート電極２９を形成し、これによって図２に示されているようなＨＦＥＴが完成する。なお、図２に示されているように、ゲート電極２９は表面保護膜３０上に部分的に重なるように形成することができ、この重なり部分はゲート電極近傍の電界集中を緩和させるフィールドプレートとして作用し得る。
【００４０】
以上の製法により得られたＨＦＥＴにおいては、第１化合物半導体層２３層内の部分的層３１である非晶質領域が基板２１側へのリーク電流を妨げるので、リーク電流によるエネルギ損失を低減させることができる。
【００４１】
（実施形態３）
図７は、本発明の実施形態３によるＨＦＥＴの一例を示す模式的断面図である。このＨＦＥＴは、ＡｌＮ単結晶基板４１上に順次積層された厚さ２０ｎｍのＧａＮバッファ層４２、第１化合物半導体層４３としての厚さ３μｍのＧａＮ層、第２化合物半導体層４４としての厚さ５０ｎｍのＩｎＧａＮ光吸収層、第３化合物半導体層４５としての厚さ０．５μｍのＧａＮチャネル層４５、および厚さ１０ｎｍのＡｌ０．２Ｇａ０．８Ｎ電子供給層４６を含んでいる。
【００４２】
電子供給層４６上にはソース電極４７、ドレイン電極４８および本実施形態に特徴的なゲート絶縁膜５２が形成されており、ゲート絶縁膜５２上にはゲート電極４９が形成されている。そして、これらの電極間において、電子供給層４６の表面は、表面保護膜５０によって覆われている。なお、ゲート絶縁膜５２としては、シリコン酸化膜、シリコン窒化膜、またはその他公知の絶縁膜などを用いることができる。
【００４３】
本実施形態においては、例えば、バッファ層４２と第１化合物半導体層４３のＧａＮ層との界面から上方１μｍの位置からさらに上方８００ｎｍまでの部分的層５１に非晶質領域を形成することができる。
【００４４】
図７のＨＦＥＴは、基本的には図２のＨＦＥＴの場合に類似した方法によって製造することができる。しかし、図７のＨＦＥＴの製造方法において適用し得る相違点を述べれば、イオン注入時の保護膜として厚さ２５ｎｍのＳｉＮｘ保護膜を利用し、例えば３ＭｅＶのエネルギにて１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２の範囲内でＭｇイオンを注入することによって、少なくとも第１化合物半導体層４３内に非晶質領域を形成することができる。そして、イオン注入時の保護膜をフッ酸で除去した後に、レーザアニール装置を用いて、光吸収層４４が吸収する波長のレーザ光にて再結晶化アニールを行なう。このとき、第１化合物半導体層４３内の部分的層５１が非晶質領域として残るようにアニールされる。
【００４５】
非晶質領域５１の形成が完了すれば、実施形態２の場合と同様にソース電極４７およびドレイン電極４８を形成した後に、スパッタによって堆積した厚さ２０ｎｍのＳｉＯ２膜からなるゲート絶縁膜５２を形成し、その上にＮｉ層とＡｕ層をそれぞれ厚さ５０ｎｍに蒸着し、リフトオフ法またはエッチングによってゲート電極４９が形成される。
【００４６】
以上から明らかなように、本実施形態３によるＨＦＥＴは、ゲート電極４９下にゲート絶縁膜５２を有しており、いわゆる絶縁ゲート型のＨＦＥＴである。このような絶縁ゲート型のＨＦＥＴにおいても、非晶質領域５２の存在によって、その下層へリーク電流が流れることを抑制でき、これによってＨＦＥＴのエネルギ損失を低減させることができる。
【００４７】
（実施形態４）
図８は、本発明の実施形態４によるＨＦＥＴの一例を模式的断面図で示している。本実施形態のＨＦＥＴは、ＺｎＯ系材料を利用して形成されたＭＯＳ・ＨＦＥＴ（金属・酸化物・半導体ＨＦＥＴ）の例である。このＨＦＥＴは、Ｓｉ基板６１上に順次積層された低温ＺｎＯバッファ層６２、第１化合物半導体層６３としてのＭｇＺｎＯ層６３、第２化合物半導体層６４としてのＩｎＮ光吸収層、第３化合物半導体層６５としてのＺｎＯチャネル層、およびｐ型ＭｇＺｎＯ電子供給層６６を含んでいる。
【００４８】
本実施形態のＨＦＥＴでは、ＺｎＯチャネル層６５とｐ型ＭｇＺｎＯ電子供給層６６との界面がヘテロ接合面となるように形成されているので、この界面で二次元電子ガスが発生することによってＨＦＥＴの動作が可能となる。
【００４９】
ｐ型ＭｇＺｎＯ電子供給層６６上には、ＩｎＺｎ／Ｔｉ／Ａｌからなるソース電極６７とドレイン電極６８が設けられている。また、ゲート絶縁膜７１として酸化シリコン膜が形成され、その上にＴｉ／Ａｕからなるゲート電極６９が形成されている。
【００５０】
本実施形態においては、第１化合物半導体６３としてのＭｇＺｎＯ層中において、例えば低温ＺｎＯバッファ層６２との界面から上方８００ｎｍまでの部分的層７０を非晶質領域とすることができる。このような非晶質領域７０の形成においては、電極を形成する前に、イオン注入時の保護膜としてＳｉＯ２膜（図示せず）を堆積した後に、例えば１×１０１０／ｃｍ２〜１×１０１６／ｃｍ２範囲内でのＮイオンの注入によって非晶質化させる。そして、ＳｉＯ２保護膜をフッ酸で除去した後に、レーザアニール装置を用いて、ＩｎＮ光吸収層６４が吸収する波長のレーザ光にて再結晶化アニールが行なわれる。このとき、第１化合物半導体層６３であるＭｇＺｎＯ層中の少なくとも部分的層７０が非晶質領域として残るようにアニールされる。
【００５１】
以上のように、窒化物半導体以外にＺｎＯ系半導体をも利用した場合においても、非晶質領域７０を形成することにより、それより下層へ電流がリークすることを抑制でき、これによってＨＦＥＴのエネルギ損失を軽減することができる。
【００５２】
なお、本発明による上述の実施形態１〜４ではＨＦＥＴとしてＭＥＳ（金属・半導体）型、ＭＩＳ（金属・絶縁膜・半導体）型、ＭＯＳ（金属・酸化物・半導体）型などのＨＦＥＴについて説明したが、これらのＭＥＳ型、ＭＩＳ型、ＭＯＳ型などに限定されず、またゲート電極としても多層絶縁膜、酸化膜と窒化膜の積層膜、高誘電体を用いた膜、またはそれらの積層膜などを利用することも可能である。
【００５３】
さらに、本発明による上述の実施形態１〜４ではＧａＮ系半導体およびＺｎＯ系半導体を利用して形成されたＨＦＥＴが説明されたが、本発明は他の化合物半導体を利用して形成されたＨＦＥＴに対しても適用可能であることは言うまでもない。
【産業上の利用可能性】
【００５４】
以上のように、本発明によれば、半導体積層体に含まれる基板に近い第１化合物半導体層の少なくとも部分的層が電子に対して高い抵抗を有する非晶質に改質されているので、その半導体積層体を含むＨＦＥＴにおいてチャネル層から基板側へリーク電流が流れることを抑制し得る。また、第１化合物半導体層中の高抵抗の非晶質領域は、イオン注入とレーザアニールを利用して簡便に設けることができ、Ｍｇなどのｐ型不純物のドーピングとその困難な活性化処理を必要としない。
【符号の説明】
【００５５】
１１、２１、４１、６１ 基板、１２、２２、４２、６２ バッファ層、１３、２３、４３、６３ 第１化合物半導体層、１４、２４、４４、６４ 第２化合物半導体層としての光吸収層、１５、２５、４５、６５ 第３化合物半導体層、１６、３１、５１、７０ 非晶質領域、２６、４６、６６ 電子供給層、２７、４７、６７ ソース電極、２８、４８、６８ ドレイン電極、２９、４９、６９ ゲート電極、３０、５０、５３ 表面保護膜、５２、７１ ゲート絶縁膜。
【特許請求の範囲】
【請求項１】
基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含む半導体積層体であって、
前記第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、
前記第２化合物半導体層は前記第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得ることを特徴とする半導体積層体。
【請求項２】
前記第１から第３の化合物半導体層のいずれもが窒化物半導体で形成されていることを特徴とする請求項１に記載の半導体積層体。
【請求項３】
前記第１化合物半導体層がＧａＮからなり、前記第２化合物半導体層がＩｎを含む窒化物半導体からなることを特徴とする請求項２に記載の半導体積層体。
【請求項４】
請求項１から３のいずれかの半導体積層体を含むＨＦＥＴであって、
前記第３化合物半導体層がチャネル層として作用し、
前記チャネル層上にバリア層をさらに含み、
前記バリア層は前記チャネル層に比べて大きなバンドギャップを有し、
前記バリヤ層上に形成されたソース電極、ドレイン電極、およびゲート電極をさらに含むことを特徴とするＨＦＥＴ。
【請求項５】
基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、および第３化合物半導体層を順次堆積し、
前記第３化合物半導体層の上方からイオンを打ち込むことによって、少なくとも前記第１化合物半導体層の部分的層を含む領域を非晶質に改質し、そして
前記イオン打ち込みによって非晶質に改質された領域のうちで前記第１化合物半導体層またはその部分的層以外の領域が、前記第２化合物半導体層に光吸収させるレーザアニールによって再結晶化されることを特徴とする半導体積層体の製造方法。
【請求項６】
前記第１から第３の化合物半導体層のいずれもが窒化物半導体で形成されることを特徴とする請求項５に記載の半導体積層体の製造方法。
【請求項７】
前記第１化合物半導体層がＧａＮで形成され、前記第２化合物半導体層がＩｎを含む窒化物半導体で形成されることを特徴とする請求項６に記載の半導体積層体の製造方法。
【請求項８】
ＨＦＥＴの製造方法であって、
基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、チャネル層、およびバリヤ層をこの順に堆積し、
前記バリヤ層の上方からイオンを打ち込むことによって、少なくとも前記第１化合物半導体層の部分的層を含む領域を非晶質に改質し、
前記イオン打ち込みによって非晶質に改質された領域のうちで前記第１化合物半導体層またはその部分的層以外の領域が、前記第２化合物半導体層に光吸収させるレーザアニールによって再結晶化され、そして
前記バリヤ層上にソース電極、ドレイン電極、およびゲート電極を形成することを特徴とするＨＦＥＴの製造方法。
【請求項９】
前記第１化合物半導体層、前記第２化合物半導体層、前記チャネル層、および前記バリヤ層のいずれもが窒化物半導体で形成されることを特徴とする請求項８に記載のＨＦＥＴの製造方法。
【請求項１０】
前記第１化合物半導体層がＧａＮで形成され、前記第２化合物半導体層がＩｎを含む窒化物半導体で形成されることを特徴とする請求項９に記載のＨＦＥＴの製造方法。
【請求項１】
基板上において順次堆積された第１、第２および第３の化合物半導体層を少なくとも含む半導体積層体であって、
前記第１化合物半導体層の少なくとも部分的層は非晶質に改質されており、
前記第２化合物半導体層は前記第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得ることを特徴とする半導体積層体。
【請求項２】
前記第１から第３の化合物半導体層のいずれもが窒化物半導体で形成されていることを特徴とする請求項１に記載の半導体積層体。
【請求項３】
前記第１化合物半導体層がＧａＮからなり、前記第２化合物半導体層がＩｎを含む窒化物半導体からなることを特徴とする請求項２に記載の半導体積層体。
【請求項４】
請求項１から３のいずれかの半導体積層体を含むＨＦＥＴであって、
前記第３化合物半導体層がチャネル層として作用し、
前記チャネル層上にバリア層をさらに含み、
前記バリア層は前記チャネル層に比べて大きなバンドギャップを有し、
前記バリヤ層上に形成されたソース電極、ドレイン電極、およびゲート電極をさらに含むことを特徴とするＨＦＥＴ。
【請求項５】
基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、および第３化合物半導体層を順次堆積し、
前記第３化合物半導体層の上方からイオンを打ち込むことによって、少なくとも前記第１化合物半導体層の部分的層を含む領域を非晶質に改質し、そして
前記イオン打ち込みによって非晶質に改質された領域のうちで前記第１化合物半導体層またはその部分的層以外の領域が、前記第２化合物半導体層に光吸収させるレーザアニールによって再結晶化されることを特徴とする半導体積層体の製造方法。
【請求項６】
前記第１から第３の化合物半導体層のいずれもが窒化物半導体で形成されることを特徴とする請求項５に記載の半導体積層体の製造方法。
【請求項７】
前記第１化合物半導体層がＧａＮで形成され、前記第２化合物半導体層がＩｎを含む窒化物半導体で形成されることを特徴とする請求項６に記載の半導体積層体の製造方法。
【請求項８】
ＨＦＥＴの製造方法であって、
基板上において少なくとも第１化合物半導体層、この第１化合物半導体層に比べて小さなバンドギャップを有して光吸収層として作用し得る第２化合物半導体層、チャネル層、およびバリヤ層をこの順に堆積し、
前記バリヤ層の上方からイオンを打ち込むことによって、少なくとも前記第１化合物半導体層の部分的層を含む領域を非晶質に改質し、
前記イオン打ち込みによって非晶質に改質された領域のうちで前記第１化合物半導体層またはその部分的層以外の領域が、前記第２化合物半導体層に光吸収させるレーザアニールによって再結晶化され、そして
前記バリヤ層上にソース電極、ドレイン電極、およびゲート電極を形成することを特徴とするＨＦＥＴの製造方法。
【請求項９】
前記第１化合物半導体層、前記第２化合物半導体層、前記チャネル層、および前記バリヤ層のいずれもが窒化物半導体で形成されることを特徴とする請求項８に記載のＨＦＥＴの製造方法。
【請求項１０】
前記第１化合物半導体層がＧａＮで形成され、前記第２化合物半導体層がＩｎを含む窒化物半導体で形成されることを特徴とする請求項９に記載のＨＦＥＴの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−６４７５８（Ｐ２０１２−６４７５８Ａ）
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願番号】特願２０１０−２０７８６６（Ｐ２０１０−２０７８６６）
【出願日】平成２２年９月１６日（２０１０．９．１６）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願日】平成２２年９月１６日（２０１０．９．１６）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]