説明

Fターム[5F110EE42]の内容

薄膜トランジスタ (412,022) | ゲート (57,237) | 製法 (12,530) | 堆積 (11,688)

Fターム[5F110EE42]の下位に属するFターム

蒸着 (2,542)
スパッタ (4,424)
CVD (2,010)

Fターム[5F110EE42]に分類される特許

2,001 - 2,020 / 2,712


【課題】層間密着性の優れた、有機半導体の封止層形成時および封止層形成後に特性劣化が起こらない有機トランジスタおよびその製造方法を提供すること。
【解決手段】
絶縁基板上に有機半導体が設けられ、該有機半導体を覆うようにして第1の封止層が設けられ、該第1の封止層を覆うようにして第2の封止層が設けられた有機トランジスタであって、
前記第1の封止層の表面の中心線平均粗さ(Ra)(JISB0601)を2nm以上にすること。
有機半導体直上に、体積抵抗が1012Ωcm以上の、有機半導体と接しても有機半導体へダメージを与えないフッ素化合物からなる第1の封止層を形成し、また、第1の封止層の上に、酸素および水蒸気バリア性を保持する第2の封止層を形成すること。 (もっと読む)


【課題】レーザビームの利用効率を向上させると共に、DMDにおける迷光の影響を排除し、均一なビームスポットで照射パターンを形成することのできるレーザ照射装置及びレーザ照射方法を提供する。
【解決手段】レーザ照射装置は少なくともレーザ発振器と回折光学素子と微少なミラーが二次元的に多数並べられた光学素子とを有し、該レーザ発振器から射出したレーザビームは回折光学素子によって複数のレーザビームに分割され、該レーザビームは複数のマイクロミラーにおいて偏向される。また、該前記複数に分割されたレーザビームのそれぞれは互いに等しいエネルギーを有する。 (もっと読む)


【課題】基板、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極および有機半導体層を有する回路基板において、そのオフ電流を小さくすること。
【解決手段】本発明の回路基板1は、基板7と、基板7の一方の面側に設けられたソース電極5、ドレイン電極6およびゲート電極2と、該ゲート電極2に対して該ソース電極5およびドレイン電極6を絶縁するゲート絶縁層3と、該ゲート絶縁層3に接して設けられた有機半導体層4とを備え、前記有機半導体層4が形成される前記ソース電極5およびドレイン電極6の間となる領域に、底面が前記基板7の内部または基板7側に位置する凹部8を有し、前記有機半導体層4の、前記ソース電極5およびドレイン電極6の間となる領域であって前記ゲート絶縁層3との界面が、当該領域以外の領域の前記ゲート絶縁層3との界面よりも前記基板7側に設定されることを特徴とする。 (もっと読む)


本発明は、薄膜トランジスタ、特に、パターニング技術が、下地電極に対して正確に整列される必要がある電極パターンの画定に使用される薄膜トランジスタなどの電子デバイスの作製に関する。作製方法は、狭い線幅を有する構造を形成することができない、及び/又は、先に堆積されたパターンに対してあまり正確に位置決めすることができない、レーザアブレーションパターニング技術または溶液ベースの直接書き込み印刷技法などの種々のパターニング技術に適用可能である。こうして、本発明者等は、減算的技法によるゲートパターニング、特に、選択的レーザアブレーションパターニングと、印刷などの加算的技法によるゲートパターニングの両方について適用可能である自己整合ゲート技法を述べる。技法は、低解像度ゲートパターニングの使用を容易にする。
(もっと読む)


【課題】ゲート絶縁層を介した、ソース電極とドレイン電極間とのリーク電流の発生を好適に防止または低減し得る半導体装置、かかる半導体装置を簡易に製造し得る半導体装置の製造方法、および信頼性の高い記憶装置を提供すること。
【解決手段】強誘電体メモリ1は、基板2と、基板2の一方の面側に設けられたソース電極3およびドレイン電極4と、ソース電極3とドレイン電極4との間に設けられたチャネル領域51を備える半導体層5と、これらの各部と離間して設けられたゲート電極7と、ゲート電極7に対してソース電極3およびドレイン電極4を絶縁する機能を有し、強誘電体として機能する強誘電体ポリマーを主材料として構成された強誘電体層6とを備え、この強誘電体層6において、強誘電体ポリマーの主鎖が、基板2に対してほぼ平行、かつチャネル長方向とほぼ垂直な方向に沿って揃っている。 (もっと読む)


【課題】所望の付加容量を容易に発生させることが可能なアクティブマトリクス基板を提供すること。
【解決手段】本発明のアクティブマトリクス基板は、基板(10)と、上記基板の一方面側に配置される第1電極(12)と、上記第1電極上に配置される絶縁膜(14)と、上記絶縁膜を挟んで上記第1電極と対向配置される複数の第2電極(16)と、上記絶縁膜の上側に配置される複数のスイッチング素子(18)と、を含む。複数の第2電極の各々は、複数のスイッチング素子の一つの電気的に接続される。 (もっと読む)


【課題】SOI領域等の領域を具備するSOI基板等の基板(絶縁膜上に半導体層が存在するような領域を具備するような基板)により構成される半導体装置を提供する手法を提案する。
【解決手段】半導体基板上に除去予定層を形成し、前記除去予定層上に半導体層を形成し、バルク領域の前記半導体層及び前記除去予定層を除去し、SOI領域の前記半導体層を貫通して前記除去予定層に到達する溝を形成し、前記溝を利用して前記除去予定層を除去し、前記除去予定層を除去してできた空洞に絶縁膜を形成する事を特徴とする半導体装置の製造方法。 (もっと読む)


【課題】絶縁層と半導体層との電気抵抗の関係などを考慮する必要がなく、半導体層中の移動度を向上させること。
【解決手段】基板上に下地絶縁層を介して形成された順スタガ型薄膜トランジスタであって、ソース電極およびドレイン電極の上に接して有機半導体層が設けられており、その上にゲート絶縁層を介してゲート電極が設けられている。ここで、上記下地絶縁層が、下記一般式(1)


(式中、RおよびRは置換基を有していてもよいアルキレン基を示し、X、X、XおよびXは水素または電子吸引性基を示し、nは100〜100000を示す。)で表される化合物を含むことを特徴とする。 (もっと読む)


【課題】簡便なプロセスで製造でき、キャリア移動度が高く、オンオフ比の大きい良好な特性を示し、経時変化しにくい安定な有機薄膜トランジスタを提供する。
【解決手段】有機半導体層が一般式(I)で示される繰り返し単位を有する重合体を主成分とする有機薄膜トランジスタ。


(ArおよびArは芳香族炭化水素もしくは芳香族複素環の二価基を、Arは芳香族炭化水素もしくは芳香族複素環の二価基を、Rは直鎖あるいは分岐鎖状のアルキル基を、Rはアルキル基もしくは芳香族炭化水素基を、Rは水素原子、ハロゲン原子、アルキル基またはアルコキシ基もしくはアルキルチオ基を表わす) (もっと読む)


【課題】簡便なプロセスで製造でき、キャリア移動度が高く、オンオフ比の大きい良好なトランジスタ特性を示し、かつ経時変化しにくい安定な有機薄膜トランジスタを提供すること。
【解決手段】有機半導体層を具備する有機薄膜トランジスタにおいて、有機半導体層が下記一般式(I)で示される繰り返し単位を有する重合体を主成分とすることを特徴とする有機薄膜トランジスタ。


(式中YおよびArは置換または無置換の芳香族炭化水素あるいは芳香族複素環の2価基を、Yは置換または無置換の芳香族炭化水素もしくは置換または無置換の芳香族複素環の二価基を、Rは水素原子、置換または無置換のアルキル基あるいは芳香族炭化水素基を表わす) (もっと読む)


【課題】オン時の電流が高い一方、オフ時の電流の発生が抑止され、しかも高い絶縁膜容量が得られるゲート絶縁膜、該ゲート絶縁膜を備え、オン/オフ比が大きく、低ゲート電圧で動作可能な有機薄膜トランジスタ、該有機薄膜トランジスタの製造方法、及び、該有機薄膜トランジスタを備えてなる表示装置を提供する。
【解決手段】有機高分子重合体を含んでなり、表面の算術平均粗さRaが10nm以下であり、表面の非共有電子対を有する元素の濃度が1原子%未満であるゲート絶縁膜、基板上に、(a)有機半導体膜、(b)ゲート電極、(c)ソース電極、(d)ドレイン電極及び(e)該ゲート絶縁膜を有する有機薄膜トランジスタ、有機重合体を溶媒に溶かして溶液を調製する工程、及び、該溶液を基板上に流延させた後、溶媒を除去してゲート絶縁膜を形成する工程を有する有機薄膜トランジスタの製造方法、並びに、該有機薄膜トランジスタを備えてなる表示装置。 (もっと読む)


【課題】精度の高いパターンニングを可能にする薄膜トランジスタの製造方法を提供する。
【解決手段】基板上にゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタ素子の製造方法において、ゲート絶縁層を形成する工程の後に、ゲート絶縁層の一部を、圧接部材をゲート絶縁層に接触させることにより、変形あるいは変質させる工程と、を含むことを特徴とする薄膜トランジスタの製造方法。 (もっと読む)


【課題】ゲート絶縁層を常圧、低温プロセス、短時間で形成し、ゲート絶縁層を有する半導体デバイスのより簡易な製造方法を提供することにある。
【解決手段】ゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する半導体デバイスの製造方法において、前記ゲート絶縁層をマイクロ波を照射して形成することを特徴とする半導体デバイスの製造方法。 (もっと読む)


【課題】簡便なプロセスで製造でき、キャリア移動度が高く、オンオフ比の大きい良好なトランジスタ特性を示し、かつ経時変化しにくい安定な有機薄膜トランジスタを提供すること。
【解決手段】有機半導体層を具備する有機薄膜トランジスタにおいて、有機半導体層が下記一般式(I)で示される繰り返し単位を有する重合体を主成分とすることを特徴とする有機薄膜トランジスタ。


(式中、Ar、Ar、ArおよびArは芳香族炭化水素もしくは芳香族複素環の二価基を、Arは芳香族炭化水素もしくは芳香族複素環の二価基を、Arは芳香族炭化水素もしくは芳香族複素環の一価基を、RおよびRはアルキル基もしくは芳香族炭化水素基を表わす) (もっと読む)


【課題】本発明は電子装置の製造に関する。
【解決手段】電子装置の製造方法は、エンボス加工具204を使って被加工物200、202の表面をエンボス加工し、前記被加工物上に少なくとも二段の厚みコントラストを持つ微構造を形成する工程と、前記微構造上に機能材料を含んだ流体208を配置する工程とを有する。好ましくは、流体208を配置する上記工程はインクジェット印刷を有する。被加工物200、202上の微構造を形成するためのエンボス加工具204は第1表面と、前記第1表面に対して少なくとも二つの異なる高さを持つ段を有する。 (もっと読む)


【課題】パーティクルの半導体層への付着を抑制することができ、火炎の安定性向上と均熱化促進を図ることができ、さらに、ノズルヘッドの冷却を促進することができ、低温プロセスで大面積の半導体基板の熱処理を品質良く行うことが可能な半導体装置の製造方法等を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に半導体層を形成する工程と、前記基板を、前記半導体層が下方に向くように配置する工程と、ガスバーナーの火炎を熱源として、前記半導体層を下方から熱処理する工程と、を含むことを特徴とする。 (もっと読む)


【課題】液滴吐出法により基板上に多層配線の薄膜パターンを形成する場合において、導電膜パターンの密着性を確保しつつ、上下層間のコンタクト抵抗を低減する。
【解決手段】多層配線を有する薄膜パターンの形成方法であって、基板を含み、かつ、前記基板上に導電性を有する第1のパターン領域を有する基体上に、絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成する工程と、前記絶縁膜上に、第1の幅広部と、前記コンタクトホールを含む領域に第2の幅広部を有する第2のパターン領域を形成するためのバンクを形成する工程と、を有する。 (もっと読む)


【課題】TFTアレイを製造するための方法に提供する。
【解決手段】TFTアレイを製造するための方法は、基板と、複数の第1の導電性ラインと複数の第2の導電性ラインとを有し基板上にパターニングされた第1の金属層と、パターニングされた第1の金属層の上の絶縁層と、パターニングされたシリコン層と、パターニングされたシリコン層の上のパターニングされた保護層と、パターニングされた保護層の上のパターニングされたドープシリコン層及びパターニングされた第2の金属層とを準備し、パターニングされたシリコン層の露出した部分と第1の導電性ラインと第2の導電性ラインの露出した部分を埋め、パターニングされた第2の金属層が、複数の第3の導電性ラインと複数の第4の導電性ラインを備え、そのそれぞれが、複数の第1の導電性ラインと複数の第2の導電性ラインの1つにそれぞれに対応する。 (もっと読む)


【課題】低温(例えば室温)で有機溶媒に溶解させることができ、塗布プロセスでの使用に適した有機半導体材料から構成された有機半導体薄膜に基づく有機半導体薄膜を備えた有機半導体素子を提供する。
【解決手段】有機半導体素子は、2つのπ電子を単位とした酸化若しくは還元機構を有し、2次元的若しくは3次元的な伝導経路を有する有機半導体材料から構成された有機半導体薄膜から成るチャネル形成領域を有する。 (もっと読む)


【課題】薄膜化されたBOX層の静電破壊を抑制することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、P型支持基板10と、支持基板上の絶縁膜20と、絶縁膜上の半導体層30と、支持基板内に設けられたN型ウェル40と、N型ウェル内に設けられたP型ウェル50と、半導体層に形成されたN型ソースSおよびN型ドレインD、並びに、ソースとドレインとの間に形成されたP型のボディ領域Bを含むメモリセルと、P型ウェルの上方にある半導体層に形成されたN型ソースおよびN型ドレイン、並びに、このソースとドレインとの間に形成されたP型チャネル領域Cを含む第1のロジック回路素子NMOSと、N型ウェルの上方にある半導体層に形成されたP型ソースおよびP型ドレイン、並びに、このソースとドレインとの間に形成されたN型チャネル領域を含む第2のロジック回路素子とを備える。 (もっと読む)


2,001 - 2,020 / 2,712