【課題】 シリコン層の厚さが極薄膜化した場合でも、チャネル領域の端部での寄生チャネル形成を防止できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 ＳＯＩ基板１０にＬＯＣＯＳ層１５を形成し、ＬＯＣＯＳ層１５で囲まれた素子領域にｎチャネルＳＯＩトランジスタ１００を形成する半導体装置の製造方法であって、素子領域のＳＯＩ層５にゲート絶縁膜２１を形成する工程と、トランジスタのソースとドレインとによって挟まれるチャネル領域のＬＯＣＯＳ層１５側の端部のＳＯＩ層５に、寄生チャネル防止用のＢを導入する工程とを含み、前記Ｂを導入する工程はゲート絶縁膜２１を形成した後で行う。 （もっと読む）

【課題】ソース／ドレイン領域からの不純物の拡散を抑制することができるＳＯＩ構造を有する半導体装置の製造方法を提供する。
【解決手段】フォトレジスト６をマスクとして、シリコン層３の分離注入領域に第１導電型の不純物をイオン注入しチャネル領域よりも高い不純物濃度を有する不純物領域を形成する。フォトレジスト６をマスクとしてシリコン層３を複数に分離する。シリコン層３の主表面上にゲート絶縁膜１１を介しゲート電極１２を形成する。ゲート電極１２をマスクとしてシリコン層３に第２導電型の不純物をイオン注入しソース／ドレイン領域１４を形成する。ゲート電極１２をマスクとして窒素を注入し熱処理を施すことによって窒素の濃度ピークがフィールド酸化膜１３に接する前記シリコン層３表面に位置するようにする。 （もっと読む）

【課題】読み出し及び書き込み動作時におけるスタティックノイズマージン（ＳＮＭ）を改善できるメモリセルを有する半導体記憶装置を提供する。
【解決手段】フリップフロップの第１ノードにゲートが接続されたＮＭＯＳトランジスタＮ４と、フリップフロップの第２ノードにゲートが接続されたＮＭＯＳトランジスタＮ６と、ＮＭＯＳトランジスタＮ４の電流通路の一端に、その電流通路の一端が接続されたトランスファーゲートＮ３と、ＮＭＯＳトランジスタＮ６の電流通路の一端に、その電流通路の一端が接続されたトランスファーゲートＮ５と、ビット線対とを備える。さらに、フリップフロップの第１ノードにアノードが接続され、トランスファーゲートＮ５の電流通路の一端にカソードが接続されたダイオードＤ２と、フリップフロップの第２ノードにアノードが接続され、トランスファーゲートＮ３の電流通路の一端にカソードが接続されたダイオードＤ１とを備える。 （もっと読む）

【課題】レトログレード領域を備える横型ＤＭＯＳトランジスタ及びその製造方法を提供する。
【解決手段】表面に隣接したソース領域及びドレイン領域と、ソース領域とドレイン領域との間のドリフト領域とを備える半導体基板を備え、ドリフト領域は、ドリフト領域の不純物濃度のピークが半導体基板の表面から離れて位置するように不純物濃度の分布を有することを特徴とするＭＯＳトランジスタである。ドリフト領域は、半導体基板の表面下で一定の距離ほど離れているレトログレード領域を備え、ドリフト領域の不純物濃度のピークは、レトログレード領域の一部内に提供される。 （もっと読む）

【課題】基板断面の縦方向における耐圧を改善し、７００Ｖ以上の高い耐圧を有する半導体装置およびその製造方法を提供する。
【解決手段】埋め込み酸化膜３上にあるＳＯＩ層１ａの表層部に、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）が形成されてなる半導体装置１０であって、シリコン（Ｓｉ）より誘電率の低い低誘電率領域５が、埋め込み酸化膜３に当接して、ＬＤＭＯＳのソースＳとドレインＤの間で形成されてなる半導体装置とする。 （もっと読む）

【課題】ＬＯＣＯＳ酸化膜が存在しない領域よりも先にＬＯＣＯＳ酸化膜が存在する領域が空乏化し、ソースからドレインに流れる電流経路の途中で電界方向が逆となり、この領域が高抵抗領域化し、電圧電流特性の劣化を引き起こし、ＯＮ抵抗の増大を招いている。
【解決手段】Ｐ型半導体基板１上のＮ^- 型ウェル拡散層２中に形成されたドレインＰ⁺ 型拡散層６とソースＰ⁺ 型拡散層７と、ＬＯＣＯＳ酸化膜５と、ゲート酸化膜８と、ゲート電極９と、ドレインＰ⁺ 型拡散層６の底面部からゲート酸化膜９下に達する電界緩和用の低濃度Ｐ^- 型拡散層３と、低濃度Ｐ^- 型拡散層３内に形成された中濃度Ｐ^- 型拡散層４とを備え、ゲート電極９下部の低濃度Ｐ^- 型拡散層３における表面部分で、低濃度Ｐ^- 型拡散層３におけるＬＯＣＯＳ酸化膜５が存在しない領域Ａの長さＬ_AをＬＯＣＯＳ酸化膜５の存在する領域Ｂの長さＬ_B よりも長くしてある。 （もっと読む）

【課題】ソース／ドレイン間でのリーク電流の発生が防止された半導体装置を提供する。
【解決手段】ゲート電極５およびサイドウォール絶縁膜６は、素子形成領域の上側の領域から素子分離酸化膜２の上側の領域まで延びており、かつ、チタンシリサイド膜は、少なくともサイドウォール酸化膜６および素子分離酸化膜２に隣接する領域であってサイドウォール酸化膜６の外側に位置する領域には形成されていない。 （もっと読む）

【課題】酸化物半導体を活性層として、経時劣化無く優れた特性を持つ薄膜トランジスタを提供すること。
【解決手段】可撓性プラスチック基材１上にトランジスタ素子とこのトランジスタ素子を覆う保護膜９とを備えるトランジスタであって、トランジスタ素子が、ゲート電極２と、ゲート絶縁膜４と、酸化物半導体から構成された半導体活性層５と、ソース電極８及びドレイン電極７とを備えるものであり、保護膜９として水蒸気透過率が１ｇ／ｍ²／ｄａｙ以下、酸素透過率が１ｃｃ／ｍ²／ｄａｙ以下、かつ、電気抵抗率が１０¹¹Ω・ｃｍ以上である無機化合物を使用する。 （もっと読む）

【課題】プラスチック基材からの脱酸素、脱水蒸気をガスバリア層で遮断することにより、特性の安定した、移動度やＯＮ／ＯＦＦ比が高いレベルで維持されたトランジスタを提供すること。
【解決手段】プラスチック基材上に設けられた酸化物半導体層と、該酸化物半導体層に電気的に接触して配列されたソース電極と、前記酸化物半導体層に電気的に接触すると共に前記ソース電極に離隔して配列されたドレイン電極と、前記プラスチック基材を真上から見たときに前記ソース電極と前記ドレイン電極の間に位置する前記酸化物半導体層上に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを備えたトランジスタの、プラスチック基材と酸化物半導体層の間にガスバリア層を設けて、プラスチック基材からの脱酸素、脱水蒸気が酸化物半導体層に行かないようにした。 （もっと読む）

半導体構造物の製造方法は、歪み半導体層（１４）を絶縁層（１２）の上に有する基板（１０）を設ける工程と、第１デバイス領域（１８）を設けて、第１導電型を有する第１の複数のデバイスを形成する工程と、第２デバイス領域（２０）を設けて、第２導電型を有する第２の複数のデバイスを形成する工程と、そして歪み半導体層を第２デバイス領域において厚くして、第２デバイス領域の歪み半導体層が第１デバイス領域の歪み半導体層よりも小さい歪みを持つようにする工程と、を含む。別の構成として、半導体構造を形成する方法は、第１導電型を有する第１領域（１８）を設ける工程と、絶縁層（３４）を、第１領域の少なくとも活性領域（３２）の上に形成する工程と、絶縁層を異方性エッチングする工程と、そして絶縁層を異方性エッチングした後に、ゲート電極材料（４６）を、絶縁層の少なくとも一部分の上に堆積させる工程とを備える。
（もっと読む）

【課題】従来よりも簡単な構造でウェルに基板バイアス電圧を印加することができる半導体装置とその製造方法を提供すること
【解決手段】p型シリコン基板１０と、シリコン基板１０に形成され、穴が開いていない平面形状のpウェル２０と、pウェル２０を反転した平面形状で一体的にシリコン基板１０に形成されたnウェル２２と、ウェル２０、２２の上に形成された第１、第２ゲート電極２７、２８と、第１ゲート電極２７の横のpウェル２０に形成されたn型ソース／ドレイン領域３４と、pウェルに形成され、第１の基板バイアス電圧が印加されるウェルコンタクト用p型不純物拡散領域３９と、第２ゲート電極２８の横のnウェル２２に形成されたp型ソース／ドレイン領域３５と、nウェル２２に形成され、第２の基板バイアス電圧が印加されるウェルコンタクト用n型不純物拡散領域３８とを有する半導体装置による。 （もっと読む）

【課題】トランジスタのオン、オフ状態に合わせてボディ電位を制御しなくても、履歴効
果を抑制できるようにした半導体装置を提供する。
【解決手段】ｐ型ＳＯＩトランジスタ１０と、ｎ型ＳＯＩトランジスタ２０とを含んで構
成されるインバータ回路５０と、入力端子Ｖｉｎとを備えた半導体装置１００であって、
ｐ型ＳＯＩトランジスタ１０に並列接続された補完用のｐ型ＳＯＩトランジスタ６０と、
ｎ型ＳＯＩトランジスタ２０に並列接続された補完用のｎ型ＳＯＩトランジスタ７０と、
ｐ型ＳＯＩトランジスタ６０のゲート電極にその一端が接続され、入力端子Ｖｉｎにその
他端が接続された第１インダクタンス６５と、ｎ型ＳＯＩトランジスタ７０のゲート電極
にその一端が接続され、入力端子Ｖｉｎにその他端が接続された第２インダクタンス７５
と、を備えたものである。 （もっと読む）

【課題】低誘電率、低コスト、高耐熱、高光透過率、厚膜、高平坦の層間絶縁膜を用いることによって、低消費電力かつ低コストで、画像視認性が高い液晶表示装置を得る。
【解決手段】有機シロキサン系絶縁膜を液晶表示装置の層間絶縁膜とし、層間絶縁膜中のシリコン量に対する窒素量（Ｎ量/Ｓｉ量）を元素比で０．０４以上になるように制御して、層間絶縁膜の厚膜化によるクラック発生を抑制可能な限界膜厚を１．５μｍ以上とする。 （もっと読む）

共有半径が大きくされた原子種、例えば少なくとも一部が置換されたゲルマニウム、を導入することにより、ゲルマニウムの集塊化ならびに格子の欠陥による応力緩和のリスクを低減することができる、非常に実効的な歪みのメカニズムが提供される。錫などの、半径が増加した原子種は、水素化錫に基づくエピタキシャル成長技術により、容易に導入することができる。
（もっと読む）

半導体デバイスを製造する方法が提供される。この方法は、縦型活性領域（５６）と該縦型活性領域（５６）の両側に延在する水平活性領域（５４）とを有する第１のトランジスタ（９４）を形成する工程を含んでいる。この方法はまた、縦型活性領域（５８）を有する第２のトランジスタ（９６）を形成する工程を含んでいる。この方法は更に、縦型活性領域（６０）と該縦型活性領域（６０）の片側のみに延在する水平活性領域（５４）とを有する第３のトランジスタ（９８）を形成する工程を含んでいる。
（もっと読む）

【課題】ＣＭＯＳデバイス設計に適した仕事関数をもつメタルゲート電極を提供する。
【解決手段】
トランジスタおよびその製造工程が開示されている。相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、第１の厚さを有する第１ゲート電極を含むＰＭＯＳトランジスタと、第２の厚さを有する第２ゲート電極を含むＮＭＯＳトランジスタとを含み、第１の厚さは、第２の厚さよりも大きい。第１ゲート電極および第２ゲート電極は、同じ材料を含んでいることが好ましく、例として、ＴｉＳｉＮ、ＴａＮまたはＴｉＮを含んでいるとよい。第１ゲート電極および第２ゲート電極の厚さによって、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの仕事関数が設定される。 （もっと読む）

【課題】 ｐチャネルＳＯＩトランジスタとｎチャネルＳＯＩトランジスタの両方でリーク電流を低減できるようにした半導体回路とその製造方法を提供する。
【解決手段】 ＳＯＩ基板１０に、ｐチャネルＳＯＩトランジスタ２０とｎチャネルＳＯＩトランジスタ４０とを有し、ｐチャネルＳＯＩトランジスタ２０のソース電極２１とＶｄｄ端子１とが接続され、ｎチャネルＳＯＩトランジスタ４０のソース電極４１とＶｓｓ端子５とが接続されているインバータ回路１００であって、ｐチャネルＳＯＩトランジスタ２０のボディ２３直下の高抵抗基板６に設けられたｎ型バックゲート電極２８と、ｎチャネルＳＯＩトランジスタ４０のボディ４３直下の高抵抗基板６に設けられたｐ型バックゲート電極４８と、を有し、ｎ型バックゲート電極２８はＶｄｄ端子１に接続され、ｐ型バックゲート電極４８はＶｓｓ端子５に接続されている。 （もっと読む）

本発明は、高誘電率誘電体層を作製する方法を提供する。当該方法は、第１の膜厚を有する高誘電率誘電体材料層を基板上に析出させる工程を含む。当該高誘電率誘電体材料は、バルク密度値を有し、上記第１の膜厚は、上記高誘電率誘電体層が、高誘電率誘電体材料の少なくともバルク密度値マイナス１０％の密度を有するように選択する。次の工程においては、本発明に係る方法は、高誘電率誘電体層を第２の膜厚まで薄膜化する工程を含む。本発明はまた本発明の実施の形態に係る方法により作製された高誘電率誘電体層を含む半導体デバイスを提供する。
（もっと読む）

【目的】ＳＯＳ基板上への集積回路の製造プロセスにおいて、基板加熱中に発生する基板の反りを抑制する、あるいは反ってしまった基板をいち早く修復する。
【解決手段】ＳＯＳ基板１４、ポリシリコン膜１５及びシリコン窒化膜１７からなる構造体１８の、上側表面の外周から、直径方向に距離を空けた位置に最外側の素子分離領域１９ａを形成することで、放熱領域２１と素子領域２３とを区画する。更に、放熱領域上に良熱伝導性を有するゲートポリシリコン膜２５及び、タングステンシリサイド膜２７を順次形成する。 （もっと読む）

【課題】応力を調整し、性能向上を図った半導体装置、およびその製造法を提供すること。
【解決手段】ゲート電極１０４は、半導体基板（バルクシリコン基板、ＳＯＩ層など）１０２から電気的に絶縁されている。第１側壁スペーサ１１０がゲート電極１０４の側壁に沿って形成される。上記犠牲側壁スペーサが第１側壁スペーサ１１０と隣接するように形成される。上記犠牲側壁スペーサおよび第１側壁スペーサ１１０は半導体基板１０２を覆っている。平坦化層は、該平坦化層の一部が上記犠牲側壁スペーサと隣接するように、半導体基板１０２を覆って形成されている。上記犠牲側壁スペーサが取り除かれ、エッチングによって半導体基板１０２内にくぼみが形成される。実質的に、上記くぼみは第１側壁スペーサ１１０と上記平坦化層の一部との間に配置されている。半導体材料（ＳｉＧｅ、ＳｉＣなど）１１６は上記くぼみに堆積される。 （もっと読む）