【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】ＥＳＤパルスをもれなく検出し、かつ通常の電源投入時やスパイクノイズ印加時の誤検出を抑制する。
【解決手段】第１検出回路７はＥＳＤパルスの印加開始時から第１所定時間だけ第１検出信号を出力する。第２検出回路９は、第１検出信号を受け、かつＥＳＤパルスの印加が第２所定時間だけ持続したときに第３所定時間だけ第２検出信号を出力する。第１所定時間は電源の立ち上がり時間よりも短い。第２所定時間は第１所定時間よりも短く、かつスパイクノイズの印加時間よりも長い。第３所定時間はＥＳＤパルスの印加時間よりも長い。クランプ回路１１は、第１検出信号及び第２検出信号の少なくとも一方が出力されているときはゲート端子４７をＧＮＤ端子３とは絶縁する。プルアップ回路１３は、ゲート端子４７を、第２検出信号が出力されているときは電源端子１に接続し、第２検出信号を出力されていないときは電源端子１とは絶縁する。 （もっと読む）

【課題】高周波スイッチの歪特性の劣化を抑止することができる高周波スイッチを提供する。
【解決手段】アンテナ１１０へ送信信号が出力される共通ポートＣＸと、送信信号が入力される送信ポートＴＸ１、ＴＸ２と、複数の送信ポートと共通ポートとの間にそれぞれ接続され、各送信ポートから共通ポートへの送信信号を導通または遮断する複数のスイッチ部１００Ａ、１００Ｂと、を有し、スイッチ部はシリコン基板に形成された一以上のＭＯＳＦＥＴＴ_ＳＷを有し、ＭＯＳＦＥＴのうち共通ポートに接続されたもののボディ端子と共通ポートに接続された端子との間にキャパシタが接続される。 （もっと読む）

【課題】従来技術によるスイッチ回路装置では、ドライバ回路がアンテナ端子とポートとの間に振幅の大きい高周波信号を入力した際に、ドライバ回路内部でリーク電流が発生し、スイッチ回路装置の消費電力が増大する、という問題がある。
【解決手段】ドライバ回路の出力部に、リーク電流抑制回路部を設ける。本発明のスイッチ回路装置によれば、リーク電流抑制回路部が高周波信号の侵入を抑制するので、ドライバ回路は出力状態を保持することが出来て、リーク電流の問題が解決される。 （もっと読む）

【課題】 ゲート酸化膜の信頼性を維持しながら、待機時のリーク電流を抑制でき、回路面積の増加を最小限にでき、欠陥を確実に検出することができる半導体集積回路を実現する。
【解決手段】 論理回路１０と電源電圧Ｖ_ddの供給端子との間にスイッチング回路２０を設ける。動作時に、スイッチング回路２０のトランジスタＭＰ０のゲートに０Ｖの電圧を印加し、チャネル領域に電源電圧Ｖ_ddと同じかまたは僅かに低いバイアス電圧Ｖ_Bを印加することで、トランジスタＭＰ０のしきい値電圧を低くし、その電流駆動能力を大きくする。待機時にトランジスタＭＰ０のゲートに電源電圧Ｖ_ddと同じ電圧を印加し、ソースに電源電圧より低い電圧を印可し、チャネル領域に電源電圧Ｖ_ddと同じかまたはそれより高いバルクバイアス電圧Ｖ_Bを印加し、トランジスタＭＰ０のドレイン電流を最少化することにより、論理回路１０の電流経路を遮断し、リーク電流の発生を抑制する。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃を有している。そのうちの２つのトランジスタＴｒ₂₁，Ｔｒ₂₂は、デュアルゲート型のトランジスタである。これらトランジスタＴｒ₂₁，Ｔｒ₂₂のバックゲートの電圧を調整することにより、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧を調整することができる。 （もっと読む）

【課題】従来の負荷駆動装置は、電源が正常に接続された場合の待機時において消費電流が増大するという問題があった。
【解決手段】本発明にかかる負荷駆動装置は、電源端子ＰＷＲと出力端子ＯＵＴとの間に接続された出力トランジスタＴ１と、出力端子ＯＵＴと接地端子ＧＮＤとの間に接続された負荷１１と、出力トランジスタＴ１のゲートと接地端子ＧＮＤとの間に設けられ、電源１１の極性が逆になった場合に出力トランジスタＴ１を導通状態にする保護トランジスタＭＮ３と、電源１０の極性が正常の場合に接地端子ＧＮＤと保護トランジスタＭＮ３のバックゲートとを導通状態に制御するバックゲート制御回路１７と、を備える。 （もっと読む）

【課題】従来の半導体装置では、チップ面積を小さくすることができない問題があった。
【解決手段】本発明の半導体装置は、第１の電圧ＶＨと、第１の電圧ＶＨよりも低い第２の電圧ＶＬと、第１の電圧ＶＨと第２の電圧ＶＬとの間の第３の電圧ＶＭとに基づき動作する半導体装置であって、第２の電圧ＶＬから第１の電圧ＶＨに至る振幅を有する信号がゲートに入力されるトランジスタを少なくとも１つ含む出力回路２０と、出力回路２０に含まれるトランジスタのゲートの電圧を制御する第１の制御信号と、トランジスタのバックゲート領域の電圧を制御する第２の制御信号と、ディープウェル領域の電圧を制御する第３の制御信号と、を生成する制御回路１０と、を有し、制御回路１０は、第１の制御信号と第２の制御信号との電圧差を第１の電圧ＶＨと第３の電圧ＶＭとの電圧差及び第２の電圧ＶＬと第３の電圧ＶＭとの電圧差のうち大きな電圧差以下とする。 （もっと読む）

【解決手段】ｐ−チャネル電界効果トランジスタタイプの第１および第２のトランジスタ（Ｐ１，Ｐ２）を備えるカップリング回路において、第１のトランジスタ（Ｐ１）のドレイン端子は信号入力端子（１）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のソース端子はともに信号出力端子（２）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のバルク端子はともに第２のトランジスタ（Ｐ２）のドレイン端子に接続し、第１のトランジスタ（Ｐ１）のゲート端子は第２のトランジスタ（Ｐ２）のゲート端子に接続する。このカップリング回路には、さらに 負電圧を生成する電荷ポンプ回路（１１０）を含むゲート制御回路（１０）も設ける。このゲート制御回路（１０）は、負電圧に基づいて、第１および第２のトランジスタ（Ｐ１，Ｐ２）のゲート端子におけるゲート電圧を制御する。 （もっと読む）

【課題】チャージポンプ回路の出力電圧と所望の電圧との差を小さくすることにより、回路の電力効率を向上させる。
【解決手段】このチャージポンプ回路は、入力端子と出力端子の間に直列接続された複数のスイッチング素子と、前記入力端子に入力電圧を供給する電圧源と、前記複数のスイッチング素子の接続点に一端が接続されたコンデンサと、前記コンデンサの他端にクロックパルスを供給するクロックドライバーと、を具備し、前記出力端子から正の昇圧電圧を出力するチャージポンプ回路であって、前記クロックドライバーの中でクロックドライバーＣＤＶ１が前記入力電圧を供給する電圧源と、当該入力電圧より低い電圧からなる電圧源の間に接続されており、他のクロックドライバーが前記入力電圧を供給する電圧源と接地電位との間に接続されている事を特徴とする。 （もっと読む）

【課題】高速動作と消費電力の減少を両立させた二重絶縁ゲート型電界効果トランジスタを用いた回路を提供する。
【解決手段】第一の四端子二重絶縁ゲート電界効果トランジスタは、一方のゲートを入力端子、ソースを第一の電源に接続し、ドレインを出力端子、該ドレインを負荷素子を介して第四の電源に接続し、他方のゲートに第一の三端子絶縁ゲート電界効果トランジスタのドレインを接続し、前記第一の三端子絶縁ゲート電界効果トランジスタは、ソースを第二の電源に接続し、ゲートを第三の電源に接続し、前記三端子絶縁ゲート電界効果トランジスタのドレインとソースの間の抵抗と前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲートの間のゲート絶縁膜容量と前記両ゲートに挟まれた半導体の容量で微分回路を構成したゲート回路で、前記第一の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲート間を容量で接続する。 （もっと読む）

【課題】 双方向スイッチの低コスト化及び高耐圧化が要求されている。
【解決手段】 双方向スイッチ機能を有するスイッチ装置１０は、第１及び第２の主端子１１，１２と、ＨＥＭＴ構成のノーマリオン型主半導体スイッチング素子１３と、第１の主端子１１と主半導体スイッチング素子１３の第１の主電極２０との間に接合された低耐圧ノーマリオフ型の第１のＭＯＳＦＥＴ１４と、第２の主端子１２と主半導体スイッチング素子１３との間に接続された低耐圧ノーマリオフ型の第２のＭＯＳＦＥＴ１５と、第１及び第２のＭＯＳＦＥＴ１４，１５に逆方向並列に接続された第１及び第２のダイオード１６，１７と、主半導体スイッチング素子１３のゲート電極２２と第１及び第２の主端子１１，１２との間に接続された第３及び第４のダイオード１８，１９とを有する。このスイッチ装置１０はノーマリオフ特性を有する。 （もっと読む）

【課題】ディスチャージトランジスタのゲート電圧が、電源電圧、温度、及びプロセスの変動の影響を受け難く、常に所定の値を保つことができる設計容易なディスチャージ回路を提供する。
【解決手段】一端がディスチャージノードＡに接続され、他端がグランドに接続され、ゲートがバイアス電圧Ｖｇに接続されたＮＭＯＳトランジスタ１１を有するディスチャージ部１０と、ゲートにバイアス電圧Ｖｇを供給するバイアス電圧発生部２０と、一端とゲートとがディスチャージ部１０のＮＭＯＳトランジスタのゲートに接続され、他端がディスチャージノードＡに接続されたＭＯＳトランジスタ３１を有するクランプ部３０とを有し、クランプ部３０は、ディスチャージ部１０のＮＭＯＳトランジスタ１１のゲートに印加されるバイアス電圧を所定の値にクランプする。 （もっと読む）

【課題】 低容量なアナログスイッチを実現すること。
【解決手段】 アナログスイッチの入出力端であるTERM１の電位とTERM2の電位とNMOSスイッチ素子のウェル電位とゲート電位をレベルシフトバッファ２及び３を介して同期して動作させることによりそれぞれの間にある寄生容量をキャンセルする。 （もっと読む）

【課題】寄生容量による信号漏れを抑制する。
【解決手段】高周波スイッチ回路３０には、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４、抵抗Ｒ１乃至９、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。Ｎｃｈ ＭＯＳトランジスタＭＴ１のバックゲート側に設けられる抵抗Ｒ２は、他端が共通ＲＦ端子ＰＲＦＣＯＭ側に接続される。Ｎｃｈ ＭＯＳトランジスタＭＴ２のバックゲート側に設けられる抵抗Ｒ４は、他端が共通ＲＦ端子ＰＲＦＣＯＭ側に接続される。Ｎｃｈ ＭＯＳトランジスタＭＴ３のバックゲート側に設けられる抵抗Ｒ６は、他端がＲＦ端子ＰＲＦ１側に接続される。Ｎｃｈ ＭＯＳトランジスタＭＴ４のバックゲート側に設けられる抵抗Ｒ８は、他端がＲＦ端子ＰＲＦ２側に接続される。高周波スイッチ回路３０では、信号線と接地線が交差する部分がない。 （もっと読む）

【課題】 単一の低い電圧で動作が可能なスイッチ回路を提供する。
【解決手段】 第１の端子Ｔ1が、コンデンサＣ11を通じて、バックゲートが分離されたＭＯＳ−ＦＥＴ（Ｑ11）のドレイン（あるいはソース）に接続される。ＭＯＳ−ＦＥＴ（Ｑ11）のソース（あるいはドレイン）が第２の端子Ｔ2に接続される。バックゲートがソース（あるいはドレイン）に接続される。ＭＯＳ−ＦＥＴ（Ｑ11）のゲートに制御電圧ＶGが供給されるとともに、この制御電圧ＶGの極性を反転した電圧が抵抗素子Ｒ12を通じてドレインに供給される。 （もっと読む）

【課題】少数のＭＯＳで構成することができ、基板電流を回避することができる、３値論理インバータ回路を提供すること。
【解決手段】第１から第４のＭＯＳを備え、第１から第４のＭＯＳのゲート端子に、共通の入力信号を入力可能とし、第１のＭＯＳ及び前記第３のＭＯＳにおける、サブストレート端子を第１の基板電圧に接続すると共に、ソース端子を第１の信号電圧に接続し、第２のＭＯＳ及び前記第４のＭＯＳにおける、サブストレート端子を第２の基板電圧に接続すると共に、ソース端子を第２の信号電圧に接続し、第３のＭＯＳのドレイン及び第４のＭＯＳのドレインを相互に接続すると共にこの接続点を第２のＭＯＳのソース端子に接続し、あるいは、第１のＭＯＳのドレイン及び第２のＭＯＳのドレインを相互に接続すると共にこの接続点を第３のＭＯＳのソース端子に接続した。 （もっと読む）

【課題】 簡単なバルク電位制御の回路構成で回路面積の増大を防ぐことができ、ＭＯＳトランジスタのしきい値電圧の絶対値を調整することができると共にしきい値電圧のばらつき幅を低減させることができ、安定した低電圧動作を行うこと。
【解決手段】 しきい値電圧を制御したいトランジスタＴ２のバルク端子ｂを、同しきい値電圧を有し、ゲート端子ｇとドレイン端子ｄを短絡したダイオード接続型のトランジスタＴ１のゲート端子ｇと接続することで、しきい値電圧に応じたバルク電位を発生させ、しきい値の絶対値及びばらつき幅を抑制することを可能とする。 （もっと読む）

【課題】ウェルおよび深層ウェルの電位を半導体集積回路の電位と分離して、他の回路が発生するノイズ伝播を抑制する。
【解決手段】Ｐ型ＭＯＳトランジスタのバルクにはインバータ回路のＶＤＤパッド１５と分離したバルク専用パッド１７、また、Ｎ型ＭＯＳトランジスタのバルクにもインバータ回路のＶＳＳパッド１６と分離したバルク専用パッド１８を設ける。ＶＤＤパッド１５，ＶＳＳパッド１６は他の回路とも共通で、他の回路にノイズ発生源がある場合、ＶＤＤパッド１５，ＶＳＳパッド１６を経由する。バルク専用パッド１７，バルク専用パッド１８は、ＶＤＤパッド１５，ＶＳＳパッド１６と分離され、また、それぞれのパッドまでの配線に配線抵抗１９が存在しており、各ＭＯＳトランジスタのバルクに他の回路が発生するノイズが伝播することを抑制できる。 （もっと読む）

【課題】 入力回路のしきい値を調整することなく、製造ばらつきに関わらず安定して動作するトレラント入力回路を提供する。
【解決手段】 入力パッド１と入力回路２との間にＮチャネルＭＯＳトランジスタにてなる降圧素子Ｔr3を介在させ、降圧素子Ｔr3のゲートに入力回路の電源ＶDDを供給して、入力パッド１に入力される高電圧信号を、電源ＶDD電圧以下に降圧して入力回路２に供給するトレラント入力回路であって、入力パッド１に高電圧信号が入力されたとき、降圧素子Ｔr3のバックゲート電圧を上昇させるバックゲート電圧制御回路を備えた。 （もっと読む）