【課題】消費電力を抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】７Ｔｒ３Ｃで構成されるインバータ回路１において、入力端子ＩＮ１から印加される電圧に応じてオンオフするトランジスタＴ３と、制御素子１０とを介して、入力電圧Ｖｉｎ２がトランジスタＴ２のゲートに入力される。入力電圧Ｖｉｎ１，Ｖｉｎ２がともにハイレベルの電圧Ｖｄｄとなっている期間においては、入力電圧Ｖｉｎ３がハイレベルの電圧Ｖｄｄとなっているときだけ、トランジスタＴ１，Ｔ２の双方のゲートにオン電圧が印加される。 （もっと読む）

【課題】入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる信号伝達回路を提供する。
【解決手段】第１入力信号および第２入力信号の各々をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号として出力する、レベルシフト回路を備え、レベルシフト回路は、第１入力信号に応じて開閉するスイッチング素子と抵抗を有する第１直列回路、および、第２入力信号に応じて開閉するスイッチング素子と抵抗を有する第２直列回路が、電源と接地端との間において互いに並列に設けられており、第１直列回路上の電圧を第１シフト済み信号として、第２直列回路上の電圧を第２シフト済み信号として、それぞれ出力するようになっており、接地端から第１直列回路および第２直列回路に向かって逆電流が流れることを防止する、逆流防止部を備えた信号伝達回路とする。 （もっと読む）

【課題】一導電型のＴＦＴのみを用いて回路を構成することにより工程削減が可能であり、かつ出力信号の電圧振幅が正常に得られる表示装置の駆動回路を提供する。
【解決手段】出力ノードに接続されているＴＦＴ２０３のゲート−ソース間に容量２０５を設け、ＴＦＴ２０１、２０２からなる回路は、ノードαを浮遊状態とする機能を有する。ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０３のゲート−ソース間の容量結合を利用してノードαの電位をＶＤＤよりも高い電位とし、これによって、ＴＦＴのしきい値に起因する振幅減衰が生ずることなく、正常にＶＤＤ−ＧＮＤ間の振幅を持った出力信号を得ることが出来る。 （もっと読む）

【課題】回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することである。
【解決手段】本発明にかかるレベルシフタ回路１は、第１の電圧変換回路１１、第２の電圧変換回路１２を備える。第１の電圧変換回路１１は、電源電位ＧＮＤと電源電位ＶＤＤＬとの間の振幅を有する入力信号ＩＮが入力されると共に、電源電位ＶＤＤＬよりも高い電源電位ＶＤＤＨが供給される。また、電源電位ＶＤＤＨの電源線４１から供給される電流を制限する電流制限回路３４を備え、入力信号ＩＮよりも大きな振幅を有する電圧信号を入力信号ＩＮに応じて出力する。第２の電圧変換回路１２は、電源電位ＶＤＤＨが供給されると共に、第１の電圧変換回路１１から出力された電圧信号に応じて電源電位ＧＮＤと電源電位ＶＤＤＨとの間の振幅を有する出力信号を出力する。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】３Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ２のゲートと低電圧線Ｌ１との間、さらにトランジスタＴｒ２のソースと低電圧線Ｌ１との間に、入力電圧Ｖｉｎと低電圧線Ｌ１の電圧との電位差に応じてオンオフ動作するトランジスタＴｒ１，Ｔｒ２が設けられている。トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 （もっと読む）

【課題】 一導電型のＴＦＴのみを用いて回路を構成することにより工程削減が
可能であり、かつ出力信号の電圧振幅が正常に得られる表示装置の駆動回路を提
供する。
【解決手段】 出力ノードに接続されているＴＦＴ２０３のゲート−ソース間に
容量２０５を設け、ＴＦＴ２０１、２０２からなる回路は、ノードαを浮遊状態
とする機能を有する。ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０
３のゲート−ソース間の容量結合を利用してノードαの電位をＶＤＤよりも高い
電位とし、これによって、ＴＦＴのしきい値に起因する振幅減衰が生ずることな
く、正常にＶＤＤ−ＧＮＤ間の振幅を持った出力信号を得ることが出来る。 （もっと読む）

【課題】良好な動作をおこなう半導体表示装置を提供する。
【解決手段】ｐ型トランジスタ、第１の容量素子、第１のスイッチ、ｎ型トランジスタ、第２の容量素子、第２のスイッチを有する半導体表示装置であって、第１の容量素子の第１の電極は、第１の配線に電気的に接続されており、第１の容量素子の第２の電極は、ｐ型トランジスタのゲートに電気的に接続されており、第１のスイッチの第１の端子は、ｐ型トランジスタのゲートに電気的に接続されており、第１のスイッチの第２の端子は、ｐ型トランジスタの第１の端子及び第２の端子の一方に電気的に接続され、第２の容量素子の第１の電極は、第１の配線に電気的に接続されており、第２の容量素子の第２の電極は、ｎ型トランジスタのゲートに電気的に接続されており、第２のスイッチの第１の端子は、ｎ型トランジスタのゲートに電気的に接続されており、第２のスイッチの第２の端子は、ｎ型トランジスタの第１の端子及び第２の端子の一方に電気的に接続されている。 （もっと読む）

【課題】ポリ・シリコン・薄膜トランジスタで構成されるレベルシフト回路を備える表示装置において、レベルシフト動作スピードの高速化を図る。
【解決手段】レベルシフト回路を備える表示装置であって、前記レベルシフト回路は、半導体層がポリシリコン層で構成される薄膜トランジスタと、前記薄膜トランジスタの第２電極と基準電源との間に接続される負荷抵抗素子と、前記薄膜トランジスタの第２電極に接続される波形整形回路と、前記薄膜トランジスタの第１電極にアノード領域が接続され、前記薄膜トランジスタの第２電極にカソード領域が接続されるダイオード素子とを有する。 （もっと読む）

【課題】簡易な構成でインバータ回路の動作を高速化する。
【解決手段】インバータ回路Ｑは、電源線Ｌ1と電源線Ｌ2との間に直列に接続されたＰチャネル型のトランジスタＴR1とＮチャネル型のトランジスタＴR2とを含む。トランジスタＴR1およびトランジスタＴR2の各々のバックゲートＢには共通の閾値制御信号ＳAが供給される。閾値制御信号ＳAは、インバータ回路Ｑに対する入力信号ＳINがハイレベルから立下がり始める時点からインバータ回路Ｑの出力信号ＳOUTがハイレベルに到達する時点までの期間ＴAを含んでローレベルを維持し、入力信号ＳINがローレベルから立上がり始める時点から出力信号ＳOUTがローレベルに到達する時点までの期間ＴBを含んでハイレベルを維持する。 （もっと読む）

【課題】 複数のトランジスタをカスケード接続した回路において、トランジスタの特性を保持できる半導体集積回路を提供する。
【解決手段】 インバータ回路１は、直列に接続されたＰ型ＭＯＳトランジスタ１０，１１と２個のＮ型ＭＯＳトランジスタ１２，１３とを有する。Ｐ型ＭＯＳトランジスタ１０が高電位電源Ｖ_Ｈに接続され、Ｎ型ＭＯＳトランジスタ１３が低電位電源Ｖ_Ｌに接続されている。各ＭＯＳトランジスタ１０〜１３のゲートは入力信号線１９に接続されている。また、インバータ回路１は、Ｐ型ＭＯＳトランジスタ１０，１１の接続点１４と入力信号線１９とを接続するＰ型ＭＯＳトランジスタ１７と、Ｎ型トランジスタ１２，１３の接続点１５と入力信号線１９とを接続するＮ型ＭＯＳトランジスタ１８とを有している。Ｐ型ＭＯＳトランジスタ１７およびＮ型ＭＯＳトランジスタ１８のゲートは、インバータ回路１の出力信号線２０に接続されている。 （もっと読む）

【課題】マイコンへ入力されるデータの信号線の数を減少させることが可能であるとともに、マイコンに出力されるシリアルデータの出力開始タイミングを変更することなく、シリアルデータを増やすことが可能なデータ出力回路を提供する。
【解決手段】出力データを生成するデータ生成回路と、データ生成回路に対するアドレスを受け付け、アドレスを受け付けている期間に入力されるパラレルデータを保持し、データの出力を指示する出力指示信号に応じて、データ生成回路によって生成される出力データと、保持されたパラレルデータとを、シリアルで出力するシリアル出力回路と、
を備えるデータ出力回路を構成する。 （もっと読む）

【課題】 低振幅の入力信号に対しても正常に信号レベル変換が可能であり、動作信頼性が高く、かつ構成が簡素な信号レベル変換回路を提供する。
【解決手段】 互いに同じ極性チャネルのトランジスタであって、低振幅の入力信号ＩＮを高振幅の出力信号に変換するための第１及び第２の入力トランジスタ１，２と、第１及び第２の入力トランジスタと同じ極性チャネルのトランジスタであって、電流を供給する第１の電流源１５に接続され、入力信号に第１のオフセット電圧を加えて第１の入力トランジスタのゲートに印加する第１のオフセットトランジスタ１７と、第１及び第２の入力トランジスタと同じ極性チャネルのトランジスタであって、電流を供給する第２の電流源１６に接続され、入力信号に重畳する第１のバイアス電圧ＶＲＥＦ’に第２のオフセット電圧を加えて第２の入力トランジスタのゲートに印加する第２のオフセットトランジスタ１８とを備える信号レベル変換回路である。 （もっと読む）

【課題】製造工程数の削減に寄与する回路装置を提供する。
【解決手段】第１の経路５２を通じて電源電圧Ｖ_１０をノードＮ０に供給し、第２の経路６２を通じて電源電圧Ｖ_−５をノードＮ０に供給する回路部１２であって、回路部１２は、第１の経路５２上に配されたＴＦＴ５０と、第１の経路５２上に配され、ＴＦＴ５０に接続されたＴＦＴ５１と、第２の経路６２上に配されたＴＦＴ６０と、第２の経路６２上に配され、ＴＦＴ６０に接続されたＴＦＴ６１と、電源電圧Ｖ_１０とＶ_−５との間の電源電圧Ｖ_５を、ＴＦＴ５０と５１との間に供給するための第３の経路５４と、電源電圧Ｖ_１０とＶ_−５との間の電源電圧Ｖ_０を、ＴＦＴ６０と６１との間に供給するための第４の経路６４と、を有する。 （もっと読む）