レベルシフタ回路および表示ドライバ回路
【課題】回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することである。
【解決手段】本発明にかかるレベルシフタ回路1は、第1の電圧変換回路11、第2の電圧変換回路12を備える。第1の電圧変換回路11は、電源電位GNDと電源電位VDDLとの間の振幅を有する入力信号INが入力されると共に、電源電位VDDLよりも高い電源電位VDDHが供給される。また、電源電位VDDHの電源線41から供給される電流を制限する電流制限回路34を備え、入力信号INよりも大きな振幅を有する電圧信号を入力信号INに応じて出力する。第2の電圧変換回路12は、電源電位VDDHが供給されると共に、第1の電圧変換回路11から出力された電圧信号に応じて電源電位GNDと電源電位VDDHとの間の振幅を有する出力信号を出力する。
【解決手段】本発明にかかるレベルシフタ回路1は、第1の電圧変換回路11、第2の電圧変換回路12を備える。第1の電圧変換回路11は、電源電位GNDと電源電位VDDLとの間の振幅を有する入力信号INが入力されると共に、電源電位VDDLよりも高い電源電位VDDHが供給される。また、電源電位VDDHの電源線41から供給される電流を制限する電流制限回路34を備え、入力信号INよりも大きな振幅を有する電圧信号を入力信号INに応じて出力する。第2の電圧変換回路12は、電源電位VDDHが供給されると共に、第1の電圧変換回路11から出力された電圧信号に応じて電源電位GNDと電源電位VDDHとの間の振幅を有する出力信号を出力する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はレベルシフタ回路および表示ドライバ回路に関し、特に入力信号よりも大きな振幅を有する出力信号に変換するレベルシフタ回路および表示ドライバ回路に関する。
【背景技術】
【0002】
近年、表示装置の分野では液晶表示装置や有機EL素子を用いたディスプレイなど、様々な方式の表示装置が開発されている。これらの表示装置には高画質化や多階調化が求められており、これにより表示装置の走査信号や階調信号の電圧振幅は高くなる傾向にある。このため、表示パネルの走査線を駆動するロウドライバ(走査ドライバ)、および表示パネルのデータ線を階調信号で駆動するカラムドライバ(データドライバ)の各出力部は、高電圧化が求められている。
【0003】
一方、表示コントローラからロウドライバおよびカラムドライバへ供給される各種制御信号および映像データ信号は、少ない配線数で高速転送、低EMI(Electromagnetic Interference)等が求められており、これらの信号の振幅は小さくなる傾向にある。また、ロウドライバおよびカラムドライバ内部においても、高精細化、多階調化に伴い増加するデータを処理するロジック回路の面積が増大することを抑えるために、微細化プロセスが採用されている。このため、これらのロジック回路の電源電圧は低電圧化の傾向にある。
【0004】
すなわち、ロウドライバおよびカラムドライバは、入力部では低電圧化(例えば、1.5〜2.0V)が求められており、また出力部では高電圧化(例えば、12〜20V)が求められている。特に、DA(デジタル−アナログ)コンバータの高耐圧スイッチを駆動するためのレベルシフタ回路の回路数は、表示ドライバ回路の出力数と階調数に応じて増加するため、レベルシフタ回路の小面積化、低消費電力化、および高速動作が求められている。
【0005】
図10は、背景技術にかかるレベルシフタ回路を説明するための回路図(特許文献1参照)である。図10に示すレベルシフタ回路111は、インバータ回路INV101、INV102、NチャンネルMOSトランジスタ(NMOSトランジスタ)121、122、PチャンネルMOSトランジスタ(PMOSトランジスタ)131、132、134を備える。また、レベルシフタ回路111には、電源線141から電源電位VDDHが供給され、電源線142から電源電位VDDLが供給される。ここで、電源電位VDDHは電源電位VDDLよりも高い電位である。電源電位VDDHはPMOSトランジスタ134を介してノードXに供給される。
【0006】
インバータ回路INV101には入力信号INが入力され、この入力信号INが反転された信号はインバータ回路INV102およびNMOSトランジスタ122のゲートに供給される。また、入力信号INを反転した信号はインバータ回路INV102においてさらに反転されて、NMOSトランジスタ121のゲートに供給される。つまり、NMOSトランジスタ121のゲートには入力信号INが供給され、NMOSトランジスタ122のゲートには入力信号INが反転された信号が供給される。
【0007】
入力信号INがハイレベル(VDDL)の場合、NMOSトランジスタ121のゲートはハイレベル(VDDL)になり、NMOSトランジスタ121はオン状態となる。また、NMOSトランジスタ122のゲートはロウレベル(GND)になり、NMOSトランジスタ122はオフ状態になる。NMOSトランジスタ121はオン状態であるので、ノードYは接地電位の電源線143に接続されており、最終的にはノードYはロウレベル(GND)となる。ノードYがロウレベル(GND)になると、PMOSトランジスタ132のゲートもロウレベル(GND)となり、PMOSトランジスタ132はオン状態となる。これにより、ノードXとノードZが接続され、ノードZはハイレベル(VDDH)となり、出力信号OUTはハイレベル(VDDH)となる。
【0008】
一方、入力信号INがハイレベル(VDDL)からロウレベル(GND)に変化すると、NMOSトランジスタ122のゲートはハイレベル(VDDL)になり、NMOSトランジスタ122はオン状態となる。また、NMOSトランジスタ121のゲートはロウレベル(GND)になり、NMOSトランジスタ121はオフ状態になる。NMOSトランジスタ122はオン状態であるので、ノードZは接地電位の電源線143に接続されており、最終的にはノードZはロウレベル(GND)となる。ノードZがロウレベル(GND)になると、PMOSトランジスタ131のゲートもロウレベル(GND)となり、PMOSトランジスタ131はオン状態となる。これにより、ノードXとノードYが接続され、ノードYはハイレベル(VDDH)となり、出力信号OUTBはハイレベル(VDDH)となる。
【0009】
そして、背景技術にかかるレベルシフタ回路では、PMOSトランジスタ134のゲート電位を制御することでノードXに供給される電流を制限している。つまり、電源線141の電位VDDHの変化に応じてPMOSトランジスタ134のゲート電位を制御している。これにより、電源線141の電位VDDHを上げた場合であっても、ノードXに供給される電流を制限することができるので、PMOSトランジスタ131を通してノードYに供給される電流を制限することができる。よって、NMOSトランジスタ121のドレイン側の電位を速やかに低下させることができる。同様に、PMOSトランジスタ132を通してノードZに供給される電流を制限することができるので、NMOSトランジスタ122のドレイン側の電位を速やかに低下させることができる。したがって、背景技術にかかるレベルシフタ回路では、動作速度の低下と、貫通電流の増加を抑えることができる。
【0010】
また、図13は図10に示したレベルシフタ回路111がn個並列に接続されているレベルシフタ回路群を示す回路図である。図13に示すレベルシフタ回路群は、表示ドライバの出力数と階調数に応じた数(n個)のレベルシフタ回路111を備えている。各レベルシフタ回路111は電源電位VDDHの電源線141および接地電位の電源線143と接続されている。また、各レベルシフタ回路111にはそれぞれ入力信号IN(1)〜IN(n)が供給される。各レベルシフタ回路111には、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)が接続されている。ここで、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)は、各レベルシフタ回路の後段に接続される高耐圧MOSトランジスタのゲート容量および配線容量である。また、抵抗R143(1)〜R143(n−1)は、各レベルシフタ回路間の接地電位の電源線143に存在する配線抵抗である。
【0011】
また、特許文献2には電源電圧が不安定な場合であっても正確に動作することができるレベルシフタ回路に関する技術が開示されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2000−174610号公報
【特許文献2】特開2008−131457号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
図10に示す背景技術にかかるレベルシフタ回路111のNMOSトランジスタ121、122に、例えば高電圧(20V程度)に耐える高耐圧NMOSトランジスタを用いた場合、次のような問題が生じる。
【0014】
図11は、高耐圧NMOSトランジスタにおけるゲート−ソース間電圧(Vgs)とドレイン−ソース間電流(Ids)との関係を説明するための図である。図11に示すように、高耐圧NMOSトランジスタではロジック電圧VDDLの電圧範囲において電流駆動能力が小さく、例えばVDDLが1.5Vの場合はマイクロアンペアオーダーの電流駆動能力しかない。これは、一般的に高耐圧NMOSトランジスタでは閾値電圧を小さくすることが困難であり、このためゲート−ソース間電圧が低電圧の場合に電流駆動能力を高くすることができないからである。
【0015】
このとき、図10に示すレベルシフタ回路において、レベルシフトの動作を完了させるためには、直列に接続されたPMOSトランジスタ131とPMOSトランジスタ134の合成されたオン抵抗が、NMOSトランジスタ121のオン抵抗よりも高くなるようにしなければならない。同様に、直列に接続されたPMOSトランジスタ132とPMOSトランジスタ134の合成されたオン抵抗が、NMOSトランジスタ122のオン抵抗よりも高くなるようにしなければならない。
【0016】
よって、NMOSトランジスタ121、122の電流駆動能力が小さいと、PMOSトランジスタ131、132、134のオン抵抗を大きくする必要がある。このため、図12のタイミングチャートに示すように入力信号INに対して出力信号OUT、OUTBの電圧の立ち上がりが遅くなる。つまり、タイミングt1、t3において出力信号OUTの立ち上がりが遅くなり、タイミングt2、t4において出力信号OUTBの立ち上がりが遅くなるという問題があった。
【0017】
一方、NMOSトランジスタ121、122の電流駆動能力を大きくするために、NMOSトランジスタ121、122のトランジスタサイズを大きくすると(つまりゲート幅を大きくすると)、回路面積が大きくなるという問題があった。
【課題を解決するための手段】
【0018】
本発明にかかるレベルシフタ回路は、第1の電源電位と当該第1の電源電位よりも高い第2の電源電位との間の振幅を有する入力信号が入力されると共に、前記第2の電源電位よりも高い第3の電源電位の電源線から供給される電流を制限する電流制限回路を備え、前記入力信号に応じて当該入力信号よりも大きな振幅を有する電圧信号を出力する第1の電圧変換回路と、前記第3の電源電位が供給されると共に、前記電圧信号に応じて前記第1の電源電位と前記第3の電源電位との間の振幅を有する出力信号を出力する第2の電圧変換回路と、を有する。
【0019】
本発明にかかるレベルシフタ回路では、第1の電圧変換回路が入力信号よりも大きな振幅を有する電圧信号を入力信号に応じて出力し、第2の電圧変換回路が第1の電圧変換回路から出力された電圧信号に応じて第1の電源電位と第3の電源電位との間の振幅を有する出力信号を出力している。ここで、第1の電圧変換回路から出力された、第2の電圧変換回路を駆動する電圧信号は入力信号よりも大きな振幅を有するので、第2の電圧変換回路のトランジスタサイズを大きくすることなく(つまりゲート幅を大きくすることなく)出力信号を高速に出力することができる。
【発明の効果】
【0020】
本発明により、回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することができる。
【図面の簡単な説明】
【0021】
【図1】実施の形態1にかかるレベルシフタ回路を示す回路図である。
【図2】実施の形態1にかかるレベルシフタ回路の電流制限回路の一例を示す回路図である。
【図3】実施の形態1にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。
【図4】実施の形態1にかかるレベルシフタ回路を複数有するレベルシフタ回路群を示すブロック図である。
【図5】実施の形態1にかかるレベルシフタ回路群を含む表示ドライバ回路を示すブロック図である。
【図6】実施の形態2にかかるレベルシフタ回路の電流制限回路の一例を示す回路図である。(a)はPMOSトランジスタを用いた場合、(b)はNMOSトランジスタを用いた場合である。
【図7】実施の形態2にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。
【図8】実施の形態3にかかるレベルシフタ回路を示す回路図である。
【図9】実施の形態3にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。
【図10】背景技術にかかるレベルシフタ回路を説明するための回路図である。
【図11】本発明の課題を説明するための図である。
【図12】背景技術にかかるレベルシフタ回路のNMOSトランジスタ121、122に高耐圧トランジスタを用いた場合の動作を説明するためのタイミングチャートである。
【図13】背景技術にかかるレベルシフタ回路を複数有するレベルシフタ回路群を示すブロック図である。
【発明を実施するための形態】
【0022】
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。
図1は本実施の形態にかかるレベルシフタ回路を示す回路図である。本実施の形態にかかるレベルシフタ回路1は、第1の電圧変換回路11と第2の電圧変換回路12とを備える。第1の電圧変換回路11は、接地電位GND(第1の電源電位)と接地電位GNDよりも高い電源電位VDDL(第2の電源電位)との間の振幅を有する入力信号INが入力され、また、電源電位VDDLよりも大きな電源電位VDDH(第3の電源電位)が供給される。更に、第3の電源電位の電源線41から供給される電流を制限する電流制限回路34を備え、入力信号INよりも大きな振幅を有する電圧信号(ノードA、ノードBから出力される電圧信号)を入力信号INに応じて出力する。第2の電圧変換回路12は、電源電位VDDHが供給されると共に、第1の電圧変換回路11から出力された電圧信号に応じて出力信号OUT、OUTBを出力する。以下、本実施の形態にかかるレベルシフタ回路1について詳細に説明する。
【0023】
第1の電圧変換回路11は、インバータ回路INV1、INV2、NMOSトランジスタ21(第1のNチャンネルMOSトランジスタ)、NMOSトランジスタ22(第2のNチャンネルMOSトランジスタ)、PMOSトランジスタ31(第1のPチャンネルMOSトランジスタ)、PMOSトランジスタ32(第2のPチャンネルMOSトランジスタ)、電流制限回路34を備える。
【0024】
インバータ回路INV1は、入力信号INを入力し、当該入力信号INを反転させた信号をNMOSトランジスタ22のゲートおよびインバータ回路INV2に出力する。インバータ回路INV2は、入力信号INを反転させた信号を入力し、この信号を反転させた信号(すなわち、入力信号INの非反転信号)をNMOSトランジスタ21のゲートに出力する。インバータ回路INV1、INV2にはそれぞれ、電源電位VDDL(第2の電源電位)が供給される。また、インバータ回路INV1、INV2はそれぞれ、接地電位(第1の電源電位)の電源線44に接続されている。
【0025】
なお、本実施の形態において各電源電位は、接地電位(第1の電源電位)<電源電位VDDL(第2の電源電位)<電源電位VDDH(第3の電源電位)の関係にある。
ここで、入力信号INは、接地電位と当該接地電位よりも高い電源電位VDDLとの間の振幅を有する。
【0026】
NMOSトランジスタ21のゲートはインバータ回路INV2の出力と接続され、入力信号INの非反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードB(第1のノード)に接続されている。NMOSトランジスタ22のゲートはインバータ回路INV1の出力と接続され、入力信号INの反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードA(第2のノード)に接続されている。
【0027】
PMOSトランジスタ31のゲートはノードAに接続され、ソースは電源電位VDDHの電源線41に電流制限回路34を介して接続され、ドレインはノードBに接続されている。PMOSトランジスタ32のゲートはノードBに接続され、ソースは電源電位VDDHの電源線41に電流制限回路34を介して接続され、ドレインはノードAに接続されている。
【0028】
ここで、ノードCは、PMOSトランジスタ31、32のそれぞれのソースと電流制限回路34の出力が接続されるノードである。
また、ノードAおよびノードBから出力される電圧信号は、入力信号INに応じて出力される電圧信号であり、入力信号INよりも大きな振幅を有する電圧信号である。本実施の形態では、ノードAおよびノードBから出力される電圧信号は、接地電位と電源電位VDDHの間の振幅を有する。
【0029】
第2の電圧変換回路12は、NMOSトランジスタ23(第3のNチャンネルMOSトランジスタ)、NMOSトランジスタ24(第4のNチャンネルMOSトランジスタ)、PMOSトランジスタ35(第3のPチャンネルMOSトランジスタ)、PMOSトランジスタ36(第4のPチャンネルMOSトランジスタ)、を備える。
【0030】
NMOSトランジスタ23のゲートはノードAに接続され、ソースは接地電位の電源線43に接続され、ドレインはノードP(第3のノード)に接続されている。NMOSトランジスタ24のゲートはノードBに接続され、ソースは接地電位の電源線43に接続され、ドレインはノードQ(第4のノード)に接続されている。
【0031】
PMOSトランジスタ35のゲートはノードQに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードPに接続されている。PMOSトランジスタ36のゲートはノードPに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードQに接続されている。
【0032】
そして、本実施の形態にかかるレベルシフタ回路1は、入力信号INに応じた出力信号OUT、OUTB、つまり入力信号INの振幅が接地電位と電源電位VDDHとの間の振幅に増幅された信号がノードQおよびノードPから出力される。そして、ノードQおよびノードPから出力された出力信号OUT、OUTBが、負荷容量CLおよび負荷容量CLBにそれぞれ供給される。ここで、負荷容量CLおよび負荷容量CLBは、例えば後段に接続される高耐圧MOSトランジスタのゲート容量や配線容量である。
【0033】
本実施の形態にかかるレベルシフタ回路1において、NMOSトランジスタ21、22、23、24、およびPMOSトランジスタ31、32、33、35、36は、例えば20V程度の電圧に耐えることができる高耐圧トランジスタである。また、電源電位VDDLは例えば1.5V程度、電源電位VDDHは例えば20V程度とすることができる。
【0034】
また、図2は本実施の形態にかかるレベルシフタ回路が備える電流制限回路の一例を示す回路図である。図2に示す電流制限回路は、NMOSトランジスタ25、PMOSトランジスタ37、38を有する。ここで、NMOSトランジスタ25およびPMOSトランジスタ37は、PMOSトランジスタ38に流れる電流を制御するための制御信号を生成するための制御回路45を構成する。
【0035】
PMOSトランジスタ38のドレインはノードC(PMOSトランジスタ31、32のソースに接続されるノード)に接続され、ソースは電源電圧VDDHの電源線41に接続され、ゲートはPMOSトランジスタ37のゲートおよびドレインとNMOSトランジスタ25のドレインと接続される。PMOSトランジスタ37のソースは電源電圧VDDHの電源線41に接続される。NMOSトランジスタ25のドレインはPMOSトランジスタ37のゲートおよびドレインとPMOSトランジスタ38のゲートに接続され、ゲートは電源電位VDDLの電源線42に接続され、ソースは接地電位GNDに接続されている。
【0036】
図2に示す電流制限回路において、NMOSトランジスタ25は定電流源として使用するものであり、ゲートにはNMOSトランジスタ25が飽和領域で動作する電圧、例えば、電源電位VDDLが印加される。定電流源として機能しているNMOSトランジスタ25によりPMOSトランジスタ37を流れる電流量が制限されるため、電源電位VDDHの電源線41の電位レベルを上昇させると、PMOSトランジスタ37のドレイン電位が上昇する。これにより、PMOSトランジスタ38のゲート電位も上昇し、PMOSトランジスタ38を流れる電流が制限される。一方、電源電位VDDHの電源線41の電位レベルを低下させると、PMOSトランジスタ37のドレイン電位が低下する。これにより、PMOSトランジスタ38のゲート電位が低下し、PMOSトランジスタ38を流れる電流が一定に保たれる。
【0037】
次に、本実施の形態にかかるレベルシフタ回路の動作について図3に示すタイミングチャートを用いて説明する。
【0038】
タイミングt1において、第1の電圧変換回路11に入力される入力信号INがハイレベル(VDDL)となる。これにより、NMOSトランジスタ21のゲートはハイレベル(VDDL)になり、NMOSトランジスタ21はオン状態となる。また、NMOSトランジスタ22のゲートはロウレベル(GND)になり、NMOSトランジスタ22はオフ状態になる。
【0039】
タイミングt1の直前ではノードAがロウレベルであるため、PMOSトランジスタ31はオン状態である。このため、ノードBがノードCに接続されている。そして、NMOSトランジスタ21がオン状態となると、ノードBは接地電位の電源線44に接続され、ノードBの電位は徐々に低下する。これにより、PMOSトランジスタ32のゲート電位が徐々に低下し、PMOSトランジスタ32が徐々にオンする。このとき、NMOSトランジスタ22はオフ状態であるので、ノードAの電位が徐々に上昇する。ノードAの電位が徐々に上昇すると、PMOSトランジスタ31が徐々にオフするため、ノードBの電位が低下する。
【0040】
このとき、レベルシフトの動作を完了させるために、直列に接続された電流制限回路34(つまり、図2のPMOSトランジスタ38)とPMOSトランジスタ31の合成されたオン抵抗が、NMOSトランジスタ21のオン抵抗よりも高くなるようにしておく。すると、最終的にはノードBはロウレベル(GND)となる。ノードBがロウレベル(GND)になると、PMOSトランジスタ32のゲートもロウレベル(GND)となり、PMOSトランジスタ32はオン状態となる。これにより、ノードCとノードAが接続され、ノードAはハイレベル(VDDH)となる。ノードAがハイレベル(VDDH)になるとPMOSトランジスタ31のゲートもハイレベル(VDDH)となり、PMOSトランジスタ31はオフ状態となる。
【0041】
ノードAは第2の電圧変換回路12のNMOSトランジスタ23のゲートに接続されている。よって、ノードAがハイレベル(VDDH)になるとNMOSトランジスタ23がオン状態となる。また、ノードBはNMOSトランジスタ24のゲートに接続されている。よって、ノードBがロウレベル(GND)になるとNMOSトランジスタ24がオフ状態となる。
【0042】
タイミングt1の直前ではノードQがロウレベルであるため、PMOSトランジスタ35はオン状態である。このため、ノードPが電源電位VDDHの電源線41に接続されている。そして、NMOSトランジスタ23がオン状態となると、ノードPは接地電位の電源線43に接続され、ノードPの電位は徐々に低下する。これにより、PMOSトランジスタ36のゲート電位が徐々に低下し、PMOSトランジスタ36が徐々にオンする。このとき、NMOSトランジスタ24はオフ状態であるので、ノードQの電位が徐々に上昇する。ノードQの電位が徐々に上昇すると、PMOSトランジスタ35が徐々にオフするため、ノードPの電位が低下する。
【0043】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ35のオン抵抗をNMOSトランジスタ23のオン抵抗よりも高くしておく。すると、最終的にノードPはロウレベル(GND)となる。ノードPがロウレベル(GND)になると、PMOSトランジスタ36のゲートもロウレベル(GND)となり、PMOSトランジスタ36はオン状態となる。これにより、ノードQに電源電位VDDHが供給され、ハイレベル(VDDH)の信号が出力信号OUTとして出力される。一方、ノードPは接地電位の電源線43に接続されており、また、PMOSトランジスタ35はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTBとして出力される。
【0044】
タイミングt2において、第1の電圧変換回路11に入力される入力信号INがハイレベル(VDDL)からロウレベル(GND)となる。これにより、NMOSトランジスタ22のゲートはハイレベル(VDDL)になり、NMOSトランジスタ22はオン状態となる。また、NMOSトランジスタ21のゲートはロウレベル(GND)になり、NMOSトランジスタ21はオフ状態になる。
【0045】
タイミングt2の直前ではノードBがロウレベルであるため、PMOSトランジスタ32はオン状態である。このため、ノードAがノードCに接続されている。そして、NMOSトランジスタ22がオン状態となると、ノードAは接地電位の電源線44に接続され、ノードAの電位は徐々に低下する。これにより、PMOSトランジスタ31のゲート電位が徐々に低下し、PMOSトランジスタ31が徐々にオンする。このとき、NMOSトランジスタ21はオフ状態であるので、ノードBの電位が徐々に上昇する。ノードBの電位が徐々に上昇すると、PMOSトランジスタ32が徐々にオフするため、ノードAの電位が低下する。
【0046】
このとき、レベルシフトの動作を完了させるために、直列に接続された電流制限回路34(つまり、図2のPMOSトランジスタ38)とPMOSトランジスタ32の合成されたオン抵抗が、NMOSトランジスタ22のオン抵抗よりも高くなるようにしておく。すると、最終的にはノードAはロウレベル(GND)となる。ノードAがロウレベル(GND)になると、PMOSトランジスタ31のゲートもロウレベル(GND)となり、PMOSトランジスタ31はオン状態となる。これにより、ノードCとノードBが接続され、ノードBはハイレベル(VDDH)となる。ノードBがハイレベル(VDDH)になるとPMOSトランジスタ32のゲートもハイレベル(VDDH)となり、PMOSトランジスタ32はオフ状態となる。
【0047】
ノードBは第2の電圧変換回路12のNMOSトランジスタ24のゲートに接続されている。よって、ノードBがハイレベル(VDDH)になるとNMOSトランジスタ24がオン状態となる。また、ノードAはNMOSトランジスタ23のゲートに接続されている。よって、ノードAがロウレベル(GND)になるとNMOSトランジスタ23がオフ状態となる。
【0048】
タイミングt2の直前ではノードPがロウレベルであるため、PMOSトランジスタ36はオン状態である。このため、ノードQが電源電位VDDHの電源線41に接続されている。そして、NMOSトランジスタ24がオン状態となると、ノードQは接地電位の電源線43に接続され、ノードQの電位は徐々に低下する。これにより、PMOSトランジスタ35のゲート電位が徐々に低下し、PMOSトランジスタ35が徐々にオンする。このとき、NMOSトランジスタ23はオフ状態であるので、ノードPの電位が徐々に上昇する。ノードPの電位が徐々に上昇すると、PMOSトランジスタ36が徐々にオフするため、ノードQの電位が低下する。
【0049】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ36のオン抵抗をNMOSトランジスタ24のオン抵抗よりも高くしておく。すると、最終的にノードQはロウレベル(GND)となる。ノードQがロウレベル(GND)になると、PMOSトランジスタ35のゲートもロウレベル(GND)となり、PMOSトランジスタ35はオン状態となる。これにより、ノードPに電源電位VDDHが供給され、ハイレベル(VDDH)の信号が出力信号OUTBとして出力される。一方、ノードQは接地電位の電源線43に接続されており、また、PMOSトランジスタ36はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTとして出力される。
【0050】
なお、タイミングt3における動作はタイミングt1における動作と同様であり、タイミングt4における動作はタイミングt2における動作と同様である。
【0051】
本実施の形態にかかるレベルシフタ回路では、NMOSトランジスタ21、22は高耐圧NMOSトランジスタであるため、例えば電源電位VDDLが1.5V程度の場合、ドレイン−ソース間電流(Ids)はマイクロアンペアオーダーの電流駆動能力しかない(図11参照)。これは、一般的に高耐圧NMOSトランジスタでは閾値電圧を小さくすることが困難であり、このためゲート−ソース間電圧が低電圧の場合に電流駆動能力を高くすることができないからである。
【0052】
上記のように、タイミングt1においてレベルシフトの動作を完了させるためには、電流制限回路34(つまり図2に示すPMOSトランジスタ38)とPMOSトランジスタ31の合成されたオン抵抗が、NMOSトランジスタ21のオン抵抗よりも高くなるようにしなければならない。同様に、タイミングt2においてレベルシフトの動作を完了させるためには、電流制限回路34(つまり図2に示すPMOSトランジスタ38)とPMOSトランジスタ32の合成されたオン抵抗が、NMOSトランジスタ22のオン抵抗よりも高くなるようにしなければならない。このため、ノードAおよびノードBの電圧の立ち上がりが遅くなる。
【0053】
しかし、本実施の形態にかかるレベルシフタ回路では、ノードAおよびノードBの電圧は、第1の電圧変換回路11により接地電位と電源電位VDDHとの間の振幅に増幅されている。このため、第2の電圧変換回路12のNMOSトランジスタ23、24のゲートに供給される電位を大きくすることができ、NMOSトランジスタ23、24の電流駆動能力を大きくすることができる。この結果、第2の電圧変換回路12のPMOSトランジスタ35、36およびNMOSトランジスタ23、24のトランジスタサイズを大きくすることなく(つまりゲート幅を大きくすることなく)、入力信号INに対して出力信号OUT、OUTBを高速に出力することができる。よって、本実施の形態にかかるレベルシフタ回路により、レベルシフタ回路の回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路を提供することができる。
【0054】
また、第1の電圧変換回路11の後段にインバータやトランスファースイッチ等の回路を設けた場合、ノードAおよびノードBの電圧立ち上がり変化が遅いため、ノードAおよびノードBの電圧変化の期間中、これらの回路に貫通電流が流れ続ける。しかし、本実施の形態にかかるレベルシフタ回路では、第1の電圧変換回路11のノードAおよびノードBはそれぞれ、第2の電圧変換回路12のNMOSトランジスタ23のゲートおよびNMOSトランジスタ24のゲートに接続されている。NMOSトランジスタ23、24のゲートで受けているので、ノードA、ノードBの電圧変化の期間中に継続して貫通電流が流れることはない。
【0055】
また、本実施の形態にかかるレベルシフタ回路では、図3に示すように第1の電圧変換回路11の接地電位の電源線44および第2の電圧変換回路12の接地電位の電源線43に貫通電流および負荷容量の放電電流が流れ込む。ここで、第2の電圧変換回路12の接地電位の電源線43に流れ込む貫通電流および放電電流は、第1の電圧変換回路11の接地電位の電源線44に流れ込む貫通電流および放電電流よりも大きい。
【0056】
よって、仮に、第1の電圧変換回路11の接地電位の電源線44と第2の電圧変換回路12の接地電位の電源線43を同一の配線とした場合、第2の電圧変換回路12の接地電位の電源線43に貫通電流および負荷容量の放電電流が流れ込むことで、第1の電圧変換回路11の接地電位の電圧レベルが持ち上がる。その結果、第1の電圧変換回路11のNMOSトランジスタ21、22のゲート−ソース間電圧(Vgs)が低下するため、ドレイン−ソース間電流(Ids)の電流低下し、電源電位VDDLの電圧が低い場合、レベルシフト動作ができなくなるおそれがある。
【0057】
すなわち、図13に示したレベルシフタ回路群では、n個のレベルシフタ回路が表示データに応じて表示データの切り替えタイミングで同時に動作する。ここで、抵抗R143(1)〜R143(n−1)は、各レベルシフタ回路間の接地電位の電源線143に存在する配線抵抗である。このため、各レベルシフタ回路の動作による貫通電流および負荷電流が放電されることで、各レベルシフタ回路の接地電位の電圧レベルが持ち上がるという問題があった。
【0058】
本実施の形態にかかるレベルシフタ回路ではこのような問題を解決するために、第1の電圧変換回路11の接地電位の電源線44(第1の配線)と、第2の電圧変換回路12の接地電位の電源線(第2の配線)43を分離している。これにより、第2の電圧変換回路12の接地電位の電源線43に貫通電流および放電電流が流れ込むことにより、第1の電圧変換回路11の接地電位の電圧レベルが持ち上がることを抑えることができる。
【0059】
図4は、図1に示した本実施の形態にかかるレベルシフタ回路1がn個並列に接続されているレベルシフタ回路群53を示す回路図である。図4に示すレベルシフタ回路群53は、表示ドライバの出力数と階調数に応じた数(n個)のレベルシフタ回路1を備えている。各レベルシフタ回路1にはそれぞれ入力信号IN(1)〜IN(n)が供給される。各レベルシフタ回路1には、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)が接続されている。ここで、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)は、各レベルシフタ回路1の後段に接続される高耐圧MOSトランジスタのゲート容量および配線容量である。
【0060】
各レベルシフタ回路1は電源電位VDDHの電源線41と接続されている。また、各レベルシフタ回路1の第1の電圧変換回路11は接地電位の電源線44と接続されている。また、各レベルシフタ回路1の第2の電圧変換回路12は接地電位の電源線43と接続されている。ここで、接地電位の電源線43と接地電位の電源線44は分離して設けられており、根元部分においてGND端子と接続されている。また、抵抗R43(1)〜R43(n−1)は、接地電位の電源線43に存在する配線抵抗であり、抵抗R44(1)〜R44(n−1)は、接地電位の電源線44に存在する配線抵抗である。
【0061】
このように、本実施の形態にかかるレベルシフタ回路では第1の電圧変換回路11の接地電位の電源線44と、第2の電圧変換回路12の接地電位の電源線43を分離しているので、第2の電圧変換回路12の接地電位の電源線43に貫通電流および放電電流が流れ込むことにより、第1の電圧変換回路11の接地電位の電圧レベルが持ち上がることを抑制することができる。
【0062】
すなわち、レベルシフタ回路1が表示データの切り替えタイミングに同時に動作した場合、それぞれのレベルシフタ回路同士の動作による貫通電流および負荷電流の放電により、接地電位(GND)の電源線43の配線抵抗R43(1)〜R43(n−1)に応じて接地電位(GND)43の電圧レベルが持ち上がる。しかし、第1の電圧変換回路11の接地電位の電源線44と、第2の電圧変換回路12の接地電位の電源線43を、接地電位(GND)の端子において分岐することで、NMOSトランジスタ21、22のゲート−ソース間電圧(Vgs)が低下することを抑制することができる。
【0063】
これにより、電源電位VDDLが低い場合であっても、安定したレベルシフタ動作が可能となる。よって、本実施の形態にかかるレベルシフタ回路1ではトランジスタ数は増加するが、NMOSトランジスタ21、22のゲート幅を大きくすることなく、ロジック電位VDDLが低い場合であっても高速で安定したレベルシフタ動作が可能となる。
【0064】
次に、図5を用いて本実施の形態にかかるレベルシフタ回路群53を含む表示ドライバ回路の一例について説明する。図5に示す表示ドライバ回路は、シフトレジスタ51、データレジスタ/ラッチ52、レベルシフタ回路群53、DAコンバータ(DAC)54、出力バッファ群55、および基準電圧発生回路56を有する。
【0065】
シフトレジスタ51は、クロック信号CLKを入力しラッチアドレスの選択を行うラッチタイミング信号を生成する。データレジスタ/ラッチ52は、シフトレジスタ51から出力されたラッチタイミング信号に基づきデジタルデータ(mビット:0〜m)をラッチする。レベルシフタ回路群53は、データレジスタ/ラッチ52の各段の出力データ信号(入力信号INに対応する)と、当該信号が反転された信号を受けレベルシフトする図1に示すレベルシフタ回路1を複数(m×n)備える。各レベルシフタ回路1は、レベルシフトされた出力信号OUT(1)〜OUT(m×n)、OUTB(1)〜OUTB(m×n)を差動で出力する。
【0066】
DAコンバータ(DAC)54は、レベルシフト回路群53の出力信号(映像データ)と、基準電圧発生回路56からの互いにレベルの異なる基準電圧(VL0〜VL(2のm乗))を受け、映像データに対応する階調電圧を出力する。出力バッファ群55は、DAコンバータ54の出力電圧を受けデータ線を駆動するn個の出力バッファ(P1〜Pn)を備えている。シフトレジスタ51とデータレジスタ/ラッチ52は、電源電位VDDLと電源電位GNDで駆動される。レベルシフタ回路群53は、電源電位VDDH、電源電位VDDL、および電源電位GNDで駆動される。DAコンバータ(DAC)54、出力バッファ群55は、電源電位VDDHと電源電位GNDで駆動される。
【0067】
以上で説明したように、本実施の形態にかかるレベルシフタ回路およびこれを用いたドライバ回路により、入力信号INに対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することができる。
【0068】
実施の形態2
次に本発明の実施の形態2について説明する。本実施の形態にかかるレベルシフタ回路は、図1に示した実施の形態1にかかるレベルシフタ回路の電流制限回路34に図6に示した電流制限回路を用いている。これ以外は実施の形態1で説明したレベルシフタ回路と同様であるので、重複した説明は省略する。
【0069】
図6(a)に示した電流制限回路34は、ソースが電源電位VDDHの電源線41に接続され、ゲートとドレインが互いに接続されたPMOSトランジスタ39を有する。つまり、PMOSトランジスタ39はいわゆるダイオード接続されたトランジスタである。図6(a)に示す電流制限回路34を用いることでノードCに供給される電流を制限することができる。
【0070】
また、図6(b)に示した電流制限回路34は、ドレインが電源電位VDDHの電源線41およびゲートに接続され、ソースがノードCに接続されたNMOSトランジスタ26を有する。つまり、NMOSトランジスタ26はいわゆるダイオード接続されたトランジスタである。図6(b)に示す電流制限回路34を用いることでノードCに供給される電流を制限することができる。
【0071】
図7は、本実施の形態にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。本実施の形態にかかるレベルシフタ回路では、図6(a)または図6(b)に示した電流制限回路を用いている。よって、ノードAおよびノードBの最大電位は電源電位VDDHから図6(a)に示したPMOSトランジスタ39の閾値電圧を減算した電位(ノードCの電位)となる。同様に、ノードAおよびノードBの最大電位は電源電位VDDHから図6(b)に示したNMOSトランジスタ26の閾値電圧を減算した電位(ノードCの電位)となる。これ以外は実施の形態1で説明した動作と同様であるので重複した説明は省略する。
【0072】
本実施の形態にかかるレベルシフタ回路およびこれを用いたドライバ回路により、回路面積を大きくすることなく入力信号INに対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することができる。
【0073】
実施の形態3
次に本発明の実施の形態3について説明する。
図8は実施の形態3にかかるレベルシフタ回路を示す回路図である。本実施の形態にかかるレベルシフタ回路は、第1の電圧変換回路13と第2の電圧変換回路14とを備える。実施の形態3にかかるレベルシフタ回路は、実施の形態1で説明したレベルシフタ回路と比べて第1の電圧変換回路13と第2の電圧変換回路14の回路構成が異なる。以下、本実施の形態にかかるレベルシフタ回路について詳細に説明する。
【0074】
第1の電圧変換回路13は、インバータ回路INV1、INV2、NMOSトランジスタ61(第5のNチャンネルMOSトランジスタ)、NMOSトランジスタ62(第6のNチャンネルMOSトランジスタ)、PMOSトランジスタ71(第7のPチャンネルMOSトランジスタ)、PMOSトランジスタ72(第8のPチャンネルMOSトランジスタ)、PMOSトランジスタ73(第5のPチャンネルMOSトランジスタ)、PMOSトランジスタ74(第6のPチャンネルMOSトランジスタ)を備える。ここで、PMOSトランジスタ73およびPMOSトランジスタ74は電流制限回路を構成する。
【0075】
インバータ回路INV1は、入力信号INを入力し、当該入力信号INを反転させた信号をNMOSトランジスタ62のゲートおよびインバータ回路INV2に出力する。インバータ回路INV2は、入力信号INを反転させた信号を入力し、この信号を反転させた信号(すなわち、入力信号INと同相の信号)をNMOSトランジスタ61のゲートに出力する。インバータ回路INV1、INV2にはそれぞれ、電源電位VDDL(第2の電源電位)が供給される。また、インバータ回路INV1、INV2はそれぞれ、接地電位(第1の電源電位)の電源線44に接続されている。
【0076】
なお、本実施の形態においても各電源電位は、接地電位(第1の電源電位)<電源電位VDDL(第2の電源電位)<電源電位VDDH(第3の電源電位)の関係である。
ここで、入力信号INは接地電位と当該接地電位よりも高い電源電位VDDLとの間の振幅を有する。
【0077】
NMOSトランジスタ61のゲートはインバータ回路INV2の出力と接続され、入力信号の非反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードD(第5のノード)に接続されている。NMOSトランジスタ62のゲートはインバータ回路INV1の出力と接続され、入力信号の反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードE(第6のノード)に接続されている。
【0078】
PMOSトランジスタ73のソースはノードF(第7のノード)に接続され、ゲートおよびドレインはノードDに接続されている。PMOSトランジスタ74のソースはノードG(第8のノード)に接続され、ゲートおよびドレインはノードEに接続されている。 PMOSトランジスタ71のゲートはノードEに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードFに接続されている。PMOSトランジスタ72のゲートはノードDに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードGに接続されている。ここで、ノードFおよびノードGから出力される電圧信号は、入力信号INに応じて出力される電圧信号であり、入力信号INよりも大きな振幅を有する電圧信号である。
【0079】
第2の電圧変換回路14は、NMOSトランジスタ63(第7のNチャンネルMOSトランジスタ)、NMOSトランジスタ64(第8のNチャンネルMOSトランジスタ)、PMOSトランジスタ75(第9のPチャンネルMOSトランジスタ)、PMOSトランジスタ76(第10のPチャンネルMOSトランジスタ)、を備える。
【0080】
NMOSトランジスタ63のゲートはノードS(第10のノード)に接続され、ソースは接地電位の電源線43に接続され、ドレインはノードR(第9のノード)に接続されている。NMOSトランジスタ64のゲートはノードRに接続され、ソースは接地電位の電源線43に接続され、ドレインはノードSに接続されている。
【0081】
PMOSトランジスタ75のゲートはノードGに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードRに接続されている。PMOSトランジスタ76のゲートはノードFに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードSに接続されている。
【0082】
そして、本実施の形態にかかるレベルシフタ回路は、入力信号INに応じた出力信号OUT、OUTB、つまり入力信号INの振幅が接地電位と電源電位VDDHとの間の振幅に増幅された信号がノードSおよびノードRから出力される。そして、ノードSおよびノードRから出力された出力信号OUT、OUTBが、負荷容量CLおよび負荷容量CLBにそれぞれ供給される。ここで、負荷容量CLおよび負荷容量CLBは、例えば後段に接続される高耐圧MOSトランジスタのゲート容量や配線容量である。
【0083】
本実施の形態にかかるレベルシフタ回路において、NMOSトランジスタ61、62、63、64、およびPMOSトランジスタ71、72、73、74、75、76は、例えば20V程度の電圧に耐えることができる高耐圧トランジスタである。また、電源電位VDDLは例えば1.5V程度、電源電位VDDHは例えば20V程度とすることができる。
【0084】
PMOSトランジスタ73およびPMOSトランジスタ74は電流制限回路であり、PMOSトランジスタ73およびPMOSトランジスタ74はいわゆるダイオード接続されたトランジスタである。よって、第1の電圧変換回路13において、ノードDおよびノードDに供給される電流を制限することができる。
【0085】
次に、本実施の形態にかかるレベルシフタ回路の動作について図9に示すタイミングチャートを用いて説明する。
【0086】
タイミングt1において、第1の電圧変換回路11に入力される入力信号INがハイレベル(VDDL)となる。これにより、NMOSトランジスタ61のゲートはハイレベル(VDDL)になり、NMOSトランジスタ61はオン状態となる。また、NMOSトランジスタ62のゲートはロウレベル(GND)になり、NMOSトランジスタ62はオフ状態になる。
【0087】
タイミングt1の直前ではノードEはロウレベル(GND)であるため、PMOSトランジスタ71はオン状態である。このため、ノードFは電源電位VDDHの電源線41に接続されている。よって、NMOSトランジスタ61がオン状態となると、ノードDは接地電位の電源線44に接続され、ノードDの電位は徐々に低下する。これにより、PMOSトランジスタ72のゲート電位が徐々に低下し、PMOSトランジスタ72が徐々にオンする。このとき、NMOSトランジスタ62はオフ状態であるので、ノードEおよびノードGの電位が徐々に上昇する。ノードEおよびノードGの電位が徐々に上昇すると、PMOSトランジスタ71が徐々にオフするため、ノードDおよびノードFの電位が低下する。
【0088】
このとき、レベルシフトの動作を完了させるために、直列に接続されたPMOSトランジスタ71とPMOSトランジスタ73の合成されたオン抵抗を、NMOSトランジスタ61のオン抵抗よりも高くしておく。すると、最終的にはノードDは接地電位(GND)、ノードFは接地電位よりもPMOSトランジスタ73の閾値電圧だけ高い電位(電位Vm)となる。ノードDが接地電位(GND)になると、PMOSトランジスタ72のゲートも接地電位(GND)となり、PMOSトランジスタ72はオン状態となる。これにより、ノードGが電源電圧VDDHの電源線41と接続され、ノードGはハイレベル(VDDH)となる。ノードGがハイレベル(VDDH)になると、ノードEもハイレベル(VDDH−VtP)となる。VtPは、PMOSトランジスタ71、72、73、74の閾値電圧である。これにより、PMOSトランジスタ71のゲートもハイレベル(VDDH−VtP)となり、PMOSトランジスタ71はオフ状態となる。
【0089】
本実施の形態では、電流制限回路として機能するPMOSトランジスタ73をPMOSトランジスタ71とNMOSトランジスタ61との間に設け、また電流制限回路として機能するPMOSトランジスタ74をPMOSトランジスタ72とNMOSトランジスタ62との間に設けている。よって、ノードGはPMOSトランジスタ74の上流に位置するため、ノードGの電圧の立ち上がりは早くなる。また、このとき相補的に反転動作するノードFの電圧の立ち下がりは、ノードGの電圧の立ち上がり後、遅れてPMOSトランジスタ71のゲート電位が上昇するので、遅延する。
【0090】
ノードGは第2の電圧変換回路14のPMOSトランジスタ75のゲートに接続されている。よって、ノードGの電圧がハイレベル(VDDH)になるとPMOSトランジスタ75がオフ状態となる。また、ノードFはPMOSトランジスタ76のゲートに接続されている。よって、ノードFの電位が電位VmになるとPMOSトランジスタ76がオン状態となる。なお、上記理由によりノードFの電圧の立ち下がりはノードGの電圧の立ち上がりに対して遅延する。よって、PMOSトランジスタ75がオフ状態となった後にPMOSトランジスタ76がオン状態となる。
【0091】
タイミングt1の直前ではノードRはハイレベルであるため、NMOSトランジスタ64はオン状態である。このため、ノードSは接地電位の電源線43に接続されている。そして、PMOSトランジスタ76がオン状態となると、ノードSは電源電位VDDHの電源線41と接続され、ノードSの電位が徐々に上昇する。これにより、NMOSトランジスタ63のゲート電位が徐々に上昇し、NMOSトランジスタ63が徐々にオンする。このとき、PMOSトランジスタ75は既にオフ状態であるので、ノードRの電位が徐々に低下する。ノードRの電位が徐々に低下すると、NMOSトランジスタ64が徐々にオフするため、ノードSの電位が上昇する。
【0092】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ76のオン抵抗を、NMOSトランジスタ64のオン抵抗よりも低くしておく。すると、最終的にノードSはハイレベル(VDDH)となる。ノードSがハイレベル(VDDH)になると、NMOSトランジスタ63のゲートもハイレベル(VDDH)となり、NMOSトランジスタ63はオン状態となる。これにより、ノードRが接地電位の電源線43と接続される。また、PMOSトランジスタ75はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTBとして出力される。また、ノードRがロウレベルになるとNMOSトランジスタ64がオフ状態となるので、ノードSからハイレベル(VDDH)の信号が出力信号OUTとして出力される。
【0093】
このとき、第2の電圧変換回路14は、PMOSトランジスタ75、76が同時にオンしないように動作するため、PMOSトランジスタ75とNMOSトランジスタ63を流れる貫通電流、およびPMOSトランジスタ76とNMOSトランジスタ64を流れる貫通電流を抑えることができる。なお、第1の電圧変換回路13のノードF、ノードGのロウレベルの電位は電位Vmとなり接地電位に達しないが、第2の電圧変換回路14において接地電位(GND)と電源電位VDDHとの間の電圧振幅に増幅されるので問題ない。
【0094】
タイミングt2において、第1の電圧変換回路11に入力される入力信号INがロウレベル(GND)となる。これにより、NMOSトランジスタ62のゲートはハイレベル(VDDL)になり、NMOSトランジスタ62はオン状態となる。また、NMOSトランジスタ61のゲートはロウレベル(GND)になり、NMOSトランジスタ61はオフ状態になる。
【0095】
タイミングt2の直前ではノードDはロウレベル(GND)であるため、PMOSトランジスタ72はオン状態である。このため、ノードGは電源電位VDDHの電源線41に接続されている。よって、NMOSトランジスタ62がオン状態となると、ノードEは接地電位の電源線44に接続され、ノードEの電位は徐々に低下する。これにより、PMOSトランジスタ71のゲート電位が徐々に低下し、PMOSトランジスタ71が徐々にオンする。このとき、NMOSトランジスタ61はオフ状態であるので、ノードDおよびノードFの電位が徐々に上昇する。ノードDおよびノードFの電位が徐々に上昇すると、PMOSトランジスタ72が徐々にオフするため、ノードEおよびノードGの電位が低下する。
【0096】
このとき、レベルシフトの動作を完了させるために、直列に接続されたPMOSトランジスタ72とPMOSトランジスタ74の合成されたオン抵抗を、NMOSトランジスタ62のオン抵抗よりも高くしておく。すると、最終的にはノードEは接地電位(GND)、ノードGは接地電位よりもPMOSトランジスタ74の閾値電圧だけ高い電位(電位Vm)となる。ノードEが接地電位(GND)になると、PMOSトランジスタ71のゲートも接地電位(GND)となり、PMOSトランジスタ71はオン状態となる。これにより、ノードFが電源電圧VDDHの電源線41と接続され、ノードFはハイレベル(VDDH)となる。ノードFがハイレベル(VDDH)になると、ノードDもハイレベル(VDDH−VtP)となる。これにより、PMOSトランジスタ72のゲートもハイレベル(VDDH−VtP)となり、PMOSトランジスタ72はオフ状態となる。
【0097】
本実施の形態では、電流制限回路として機能するPMOSトランジスタ73をPMOSトランジスタ71とNMOSトランジスタ61との間に設け、また電流制限回路として機能するPMOSトランジスタ74をPMOSトランジスタ72とNMOSトランジスタ62との間に設けている。よって、ノードFはPMOSトランジスタ73の上流に位置するため、ノードFの電圧の立ち上がりは早くなる。また、このとき相補的に反転動作するノードGの電圧の立ち下がりは、ノードFの電圧の立ち上がり後、遅れてPMOSトランジスタ72のゲート電位が上昇するので、遅延する。
【0098】
ノードFは第2の電圧変換回路14のPMOSトランジスタ76のゲートに接続されている。よって、ノードFの電圧がハイレベル(VDDH)になるとPMOSトランジスタ76がオフ状態となる。また、ノードGはPMOSトランジスタ75のゲートに接続されている。よって、ノードGの電位が電位VmになるとPMOSトランジスタ75がオン状態となる。なお、上記理由によりノードGの電圧の立ち下がりはノードFの電圧の立ち上がりに対して遅延する。よって、PMOSトランジスタ76がオフ状態となった後にPMOSトランジスタ75がオン状態となる。
【0099】
タイミングt2の直前ではノードSはハイレベルであるため、NMOSトランジスタ63はオン状態である。このため、ノードRは接地電位の電源線43に接続されている。そして、PMOSトランジスタ75がオン状態となると、ノードRは電源電位VDDHの電源線41と接続され、ノードRの電位が徐々に上昇する。これにより、NMOSトランジスタ64のゲート電位が徐々に上昇し、NMOSトランジスタ64が徐々にオンする。このとき、PMOSトランジスタ76は既にオフ状態であるので、ノードSの電位が徐々に低下する。ノードSの電位が徐々に低下すると、NMOSトランジスタ63が徐々にオフするため、ノードRの電位が上昇する。
【0100】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ75のオン抵抗を、NMOSトランジスタ63のオン抵抗よりも低くしておく。すると、最終的にノードRはハイレベル(VDDH)となる。ノードRがハイレベル(VDDH)になると、NMOSトランジスタ64のゲートもハイレベル(VDDH)となり、NMOSトランジスタ64はオン状態となる。これにより、ノードSが接地電位の電源線43と接続される。また、PMOSトランジスタ76はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTとして出力される。また、ノードSがロウレベル(GND)になるとNMOSトランジスタ63がオフ状態となるので、ノードRからハイレベル(VDDH)の信号が出力信号OUTBとして出力される。
【0101】
このとき、第2の電圧変換回路14は、PMOSトランジスタ75、76が同時にオンしないように動作するため、PMOSトランジスタ75とNMOSトランジスタ63を流れる貫通電流、およびPMOSトランジスタ76とNMOSトランジスタ64を流れる貫通電流を抑えることができる。なお、第1の電圧変換回路13のノードF、ノードGのロウレベルの電位は電位Vmとなり接地電位に達しないが、第2の電圧変換回路14において接地電位(GND)と電源電位VDDHとの間の電圧振幅に増幅されるので問題ない。
【0102】
なお、タイミングt3における動作はタイミングt1における動作と同様であり、タイミングt4における動作はタイミングt2における動作と同様である。
【0103】
また、本実施の形態にかかるレベルシフタ回路では実施の形態1の場合と同様に、第1の電圧変換回路13の接地電位の電源線44(第1の配線)と、第2の電圧変換回路14の接地電位の電源線(第2の配線)43を分離している。これにより、第2の電圧変換回路12の接地電位の電源線43に貫通電流および放電電流が流れ込むことにより、第1の電圧変換回路11の接地電位の電源線44の電圧レベルが持ち上がることを抑えることができる。
【0104】
本実施の形態にかかるレベルシフタ回路においても実施の形態1で説明したレベルシフタ回路と同様の効果を得ることができるので詳細な説明は省略する。また、実施の形態1にかかるレベルシフタ回路と同様に、本実施の形態にかかるレベルシフタ回路も表示ドライバ回路に用いることができる。
【0105】
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。
【符号の説明】
【0106】
1 レベルシフタ回路
11、13 第1の電圧変換回路
12、14 第2の電圧変換回路
21、22、23、24、25、26 NMOSトランジスタ
31、32、35、36、37、38、39 PMOSトランジスタ
34 電流制限回路
41 電源電位VDDHの電源線
42 電源電位VDDLの電源線
43 接地電位GNDの電源線
44 接地電位GNDの電源線
51 シフトレジスタ
52 データレジスタ/ラッチ
53 レベルシフタ回路群
54 DAコンバータ(DAC)
55 出力バッファ群
56 基準電圧発生回路
61、62、63、64 NMOSトランジスタ
71、72、73、74、75、76 PMOSトランジスタ
121、122 NMOSトランジスタ
131、132、134 PMOSトランジスタ
【技術分野】
【0001】
本発明はレベルシフタ回路および表示ドライバ回路に関し、特に入力信号よりも大きな振幅を有する出力信号に変換するレベルシフタ回路および表示ドライバ回路に関する。
【背景技術】
【0002】
近年、表示装置の分野では液晶表示装置や有機EL素子を用いたディスプレイなど、様々な方式の表示装置が開発されている。これらの表示装置には高画質化や多階調化が求められており、これにより表示装置の走査信号や階調信号の電圧振幅は高くなる傾向にある。このため、表示パネルの走査線を駆動するロウドライバ(走査ドライバ)、および表示パネルのデータ線を階調信号で駆動するカラムドライバ(データドライバ)の各出力部は、高電圧化が求められている。
【0003】
一方、表示コントローラからロウドライバおよびカラムドライバへ供給される各種制御信号および映像データ信号は、少ない配線数で高速転送、低EMI(Electromagnetic Interference)等が求められており、これらの信号の振幅は小さくなる傾向にある。また、ロウドライバおよびカラムドライバ内部においても、高精細化、多階調化に伴い増加するデータを処理するロジック回路の面積が増大することを抑えるために、微細化プロセスが採用されている。このため、これらのロジック回路の電源電圧は低電圧化の傾向にある。
【0004】
すなわち、ロウドライバおよびカラムドライバは、入力部では低電圧化(例えば、1.5〜2.0V)が求められており、また出力部では高電圧化(例えば、12〜20V)が求められている。特に、DA(デジタル−アナログ)コンバータの高耐圧スイッチを駆動するためのレベルシフタ回路の回路数は、表示ドライバ回路の出力数と階調数に応じて増加するため、レベルシフタ回路の小面積化、低消費電力化、および高速動作が求められている。
【0005】
図10は、背景技術にかかるレベルシフタ回路を説明するための回路図(特許文献1参照)である。図10に示すレベルシフタ回路111は、インバータ回路INV101、INV102、NチャンネルMOSトランジスタ(NMOSトランジスタ)121、122、PチャンネルMOSトランジスタ(PMOSトランジスタ)131、132、134を備える。また、レベルシフタ回路111には、電源線141から電源電位VDDHが供給され、電源線142から電源電位VDDLが供給される。ここで、電源電位VDDHは電源電位VDDLよりも高い電位である。電源電位VDDHはPMOSトランジスタ134を介してノードXに供給される。
【0006】
インバータ回路INV101には入力信号INが入力され、この入力信号INが反転された信号はインバータ回路INV102およびNMOSトランジスタ122のゲートに供給される。また、入力信号INを反転した信号はインバータ回路INV102においてさらに反転されて、NMOSトランジスタ121のゲートに供給される。つまり、NMOSトランジスタ121のゲートには入力信号INが供給され、NMOSトランジスタ122のゲートには入力信号INが反転された信号が供給される。
【0007】
入力信号INがハイレベル(VDDL)の場合、NMOSトランジスタ121のゲートはハイレベル(VDDL)になり、NMOSトランジスタ121はオン状態となる。また、NMOSトランジスタ122のゲートはロウレベル(GND)になり、NMOSトランジスタ122はオフ状態になる。NMOSトランジスタ121はオン状態であるので、ノードYは接地電位の電源線143に接続されており、最終的にはノードYはロウレベル(GND)となる。ノードYがロウレベル(GND)になると、PMOSトランジスタ132のゲートもロウレベル(GND)となり、PMOSトランジスタ132はオン状態となる。これにより、ノードXとノードZが接続され、ノードZはハイレベル(VDDH)となり、出力信号OUTはハイレベル(VDDH)となる。
【0008】
一方、入力信号INがハイレベル(VDDL)からロウレベル(GND)に変化すると、NMOSトランジスタ122のゲートはハイレベル(VDDL)になり、NMOSトランジスタ122はオン状態となる。また、NMOSトランジスタ121のゲートはロウレベル(GND)になり、NMOSトランジスタ121はオフ状態になる。NMOSトランジスタ122はオン状態であるので、ノードZは接地電位の電源線143に接続されており、最終的にはノードZはロウレベル(GND)となる。ノードZがロウレベル(GND)になると、PMOSトランジスタ131のゲートもロウレベル(GND)となり、PMOSトランジスタ131はオン状態となる。これにより、ノードXとノードYが接続され、ノードYはハイレベル(VDDH)となり、出力信号OUTBはハイレベル(VDDH)となる。
【0009】
そして、背景技術にかかるレベルシフタ回路では、PMOSトランジスタ134のゲート電位を制御することでノードXに供給される電流を制限している。つまり、電源線141の電位VDDHの変化に応じてPMOSトランジスタ134のゲート電位を制御している。これにより、電源線141の電位VDDHを上げた場合であっても、ノードXに供給される電流を制限することができるので、PMOSトランジスタ131を通してノードYに供給される電流を制限することができる。よって、NMOSトランジスタ121のドレイン側の電位を速やかに低下させることができる。同様に、PMOSトランジスタ132を通してノードZに供給される電流を制限することができるので、NMOSトランジスタ122のドレイン側の電位を速やかに低下させることができる。したがって、背景技術にかかるレベルシフタ回路では、動作速度の低下と、貫通電流の増加を抑えることができる。
【0010】
また、図13は図10に示したレベルシフタ回路111がn個並列に接続されているレベルシフタ回路群を示す回路図である。図13に示すレベルシフタ回路群は、表示ドライバの出力数と階調数に応じた数(n個)のレベルシフタ回路111を備えている。各レベルシフタ回路111は電源電位VDDHの電源線141および接地電位の電源線143と接続されている。また、各レベルシフタ回路111にはそれぞれ入力信号IN(1)〜IN(n)が供給される。各レベルシフタ回路111には、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)が接続されている。ここで、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)は、各レベルシフタ回路の後段に接続される高耐圧MOSトランジスタのゲート容量および配線容量である。また、抵抗R143(1)〜R143(n−1)は、各レベルシフタ回路間の接地電位の電源線143に存在する配線抵抗である。
【0011】
また、特許文献2には電源電圧が不安定な場合であっても正確に動作することができるレベルシフタ回路に関する技術が開示されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2000−174610号公報
【特許文献2】特開2008−131457号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
図10に示す背景技術にかかるレベルシフタ回路111のNMOSトランジスタ121、122に、例えば高電圧(20V程度)に耐える高耐圧NMOSトランジスタを用いた場合、次のような問題が生じる。
【0014】
図11は、高耐圧NMOSトランジスタにおけるゲート−ソース間電圧(Vgs)とドレイン−ソース間電流(Ids)との関係を説明するための図である。図11に示すように、高耐圧NMOSトランジスタではロジック電圧VDDLの電圧範囲において電流駆動能力が小さく、例えばVDDLが1.5Vの場合はマイクロアンペアオーダーの電流駆動能力しかない。これは、一般的に高耐圧NMOSトランジスタでは閾値電圧を小さくすることが困難であり、このためゲート−ソース間電圧が低電圧の場合に電流駆動能力を高くすることができないからである。
【0015】
このとき、図10に示すレベルシフタ回路において、レベルシフトの動作を完了させるためには、直列に接続されたPMOSトランジスタ131とPMOSトランジスタ134の合成されたオン抵抗が、NMOSトランジスタ121のオン抵抗よりも高くなるようにしなければならない。同様に、直列に接続されたPMOSトランジスタ132とPMOSトランジスタ134の合成されたオン抵抗が、NMOSトランジスタ122のオン抵抗よりも高くなるようにしなければならない。
【0016】
よって、NMOSトランジスタ121、122の電流駆動能力が小さいと、PMOSトランジスタ131、132、134のオン抵抗を大きくする必要がある。このため、図12のタイミングチャートに示すように入力信号INに対して出力信号OUT、OUTBの電圧の立ち上がりが遅くなる。つまり、タイミングt1、t3において出力信号OUTの立ち上がりが遅くなり、タイミングt2、t4において出力信号OUTBの立ち上がりが遅くなるという問題があった。
【0017】
一方、NMOSトランジスタ121、122の電流駆動能力を大きくするために、NMOSトランジスタ121、122のトランジスタサイズを大きくすると(つまりゲート幅を大きくすると)、回路面積が大きくなるという問題があった。
【課題を解決するための手段】
【0018】
本発明にかかるレベルシフタ回路は、第1の電源電位と当該第1の電源電位よりも高い第2の電源電位との間の振幅を有する入力信号が入力されると共に、前記第2の電源電位よりも高い第3の電源電位の電源線から供給される電流を制限する電流制限回路を備え、前記入力信号に応じて当該入力信号よりも大きな振幅を有する電圧信号を出力する第1の電圧変換回路と、前記第3の電源電位が供給されると共に、前記電圧信号に応じて前記第1の電源電位と前記第3の電源電位との間の振幅を有する出力信号を出力する第2の電圧変換回路と、を有する。
【0019】
本発明にかかるレベルシフタ回路では、第1の電圧変換回路が入力信号よりも大きな振幅を有する電圧信号を入力信号に応じて出力し、第2の電圧変換回路が第1の電圧変換回路から出力された電圧信号に応じて第1の電源電位と第3の電源電位との間の振幅を有する出力信号を出力している。ここで、第1の電圧変換回路から出力された、第2の電圧変換回路を駆動する電圧信号は入力信号よりも大きな振幅を有するので、第2の電圧変換回路のトランジスタサイズを大きくすることなく(つまりゲート幅を大きくすることなく)出力信号を高速に出力することができる。
【発明の効果】
【0020】
本発明により、回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することができる。
【図面の簡単な説明】
【0021】
【図1】実施の形態1にかかるレベルシフタ回路を示す回路図である。
【図2】実施の形態1にかかるレベルシフタ回路の電流制限回路の一例を示す回路図である。
【図3】実施の形態1にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。
【図4】実施の形態1にかかるレベルシフタ回路を複数有するレベルシフタ回路群を示すブロック図である。
【図5】実施の形態1にかかるレベルシフタ回路群を含む表示ドライバ回路を示すブロック図である。
【図6】実施の形態2にかかるレベルシフタ回路の電流制限回路の一例を示す回路図である。(a)はPMOSトランジスタを用いた場合、(b)はNMOSトランジスタを用いた場合である。
【図7】実施の形態2にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。
【図8】実施の形態3にかかるレベルシフタ回路を示す回路図である。
【図9】実施の形態3にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。
【図10】背景技術にかかるレベルシフタ回路を説明するための回路図である。
【図11】本発明の課題を説明するための図である。
【図12】背景技術にかかるレベルシフタ回路のNMOSトランジスタ121、122に高耐圧トランジスタを用いた場合の動作を説明するためのタイミングチャートである。
【図13】背景技術にかかるレベルシフタ回路を複数有するレベルシフタ回路群を示すブロック図である。
【発明を実施するための形態】
【0022】
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。
図1は本実施の形態にかかるレベルシフタ回路を示す回路図である。本実施の形態にかかるレベルシフタ回路1は、第1の電圧変換回路11と第2の電圧変換回路12とを備える。第1の電圧変換回路11は、接地電位GND(第1の電源電位)と接地電位GNDよりも高い電源電位VDDL(第2の電源電位)との間の振幅を有する入力信号INが入力され、また、電源電位VDDLよりも大きな電源電位VDDH(第3の電源電位)が供給される。更に、第3の電源電位の電源線41から供給される電流を制限する電流制限回路34を備え、入力信号INよりも大きな振幅を有する電圧信号(ノードA、ノードBから出力される電圧信号)を入力信号INに応じて出力する。第2の電圧変換回路12は、電源電位VDDHが供給されると共に、第1の電圧変換回路11から出力された電圧信号に応じて出力信号OUT、OUTBを出力する。以下、本実施の形態にかかるレベルシフタ回路1について詳細に説明する。
【0023】
第1の電圧変換回路11は、インバータ回路INV1、INV2、NMOSトランジスタ21(第1のNチャンネルMOSトランジスタ)、NMOSトランジスタ22(第2のNチャンネルMOSトランジスタ)、PMOSトランジスタ31(第1のPチャンネルMOSトランジスタ)、PMOSトランジスタ32(第2のPチャンネルMOSトランジスタ)、電流制限回路34を備える。
【0024】
インバータ回路INV1は、入力信号INを入力し、当該入力信号INを反転させた信号をNMOSトランジスタ22のゲートおよびインバータ回路INV2に出力する。インバータ回路INV2は、入力信号INを反転させた信号を入力し、この信号を反転させた信号(すなわち、入力信号INの非反転信号)をNMOSトランジスタ21のゲートに出力する。インバータ回路INV1、INV2にはそれぞれ、電源電位VDDL(第2の電源電位)が供給される。また、インバータ回路INV1、INV2はそれぞれ、接地電位(第1の電源電位)の電源線44に接続されている。
【0025】
なお、本実施の形態において各電源電位は、接地電位(第1の電源電位)<電源電位VDDL(第2の電源電位)<電源電位VDDH(第3の電源電位)の関係にある。
ここで、入力信号INは、接地電位と当該接地電位よりも高い電源電位VDDLとの間の振幅を有する。
【0026】
NMOSトランジスタ21のゲートはインバータ回路INV2の出力と接続され、入力信号INの非反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードB(第1のノード)に接続されている。NMOSトランジスタ22のゲートはインバータ回路INV1の出力と接続され、入力信号INの反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードA(第2のノード)に接続されている。
【0027】
PMOSトランジスタ31のゲートはノードAに接続され、ソースは電源電位VDDHの電源線41に電流制限回路34を介して接続され、ドレインはノードBに接続されている。PMOSトランジスタ32のゲートはノードBに接続され、ソースは電源電位VDDHの電源線41に電流制限回路34を介して接続され、ドレインはノードAに接続されている。
【0028】
ここで、ノードCは、PMOSトランジスタ31、32のそれぞれのソースと電流制限回路34の出力が接続されるノードである。
また、ノードAおよびノードBから出力される電圧信号は、入力信号INに応じて出力される電圧信号であり、入力信号INよりも大きな振幅を有する電圧信号である。本実施の形態では、ノードAおよびノードBから出力される電圧信号は、接地電位と電源電位VDDHの間の振幅を有する。
【0029】
第2の電圧変換回路12は、NMOSトランジスタ23(第3のNチャンネルMOSトランジスタ)、NMOSトランジスタ24(第4のNチャンネルMOSトランジスタ)、PMOSトランジスタ35(第3のPチャンネルMOSトランジスタ)、PMOSトランジスタ36(第4のPチャンネルMOSトランジスタ)、を備える。
【0030】
NMOSトランジスタ23のゲートはノードAに接続され、ソースは接地電位の電源線43に接続され、ドレインはノードP(第3のノード)に接続されている。NMOSトランジスタ24のゲートはノードBに接続され、ソースは接地電位の電源線43に接続され、ドレインはノードQ(第4のノード)に接続されている。
【0031】
PMOSトランジスタ35のゲートはノードQに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードPに接続されている。PMOSトランジスタ36のゲートはノードPに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードQに接続されている。
【0032】
そして、本実施の形態にかかるレベルシフタ回路1は、入力信号INに応じた出力信号OUT、OUTB、つまり入力信号INの振幅が接地電位と電源電位VDDHとの間の振幅に増幅された信号がノードQおよびノードPから出力される。そして、ノードQおよびノードPから出力された出力信号OUT、OUTBが、負荷容量CLおよび負荷容量CLBにそれぞれ供給される。ここで、負荷容量CLおよび負荷容量CLBは、例えば後段に接続される高耐圧MOSトランジスタのゲート容量や配線容量である。
【0033】
本実施の形態にかかるレベルシフタ回路1において、NMOSトランジスタ21、22、23、24、およびPMOSトランジスタ31、32、33、35、36は、例えば20V程度の電圧に耐えることができる高耐圧トランジスタである。また、電源電位VDDLは例えば1.5V程度、電源電位VDDHは例えば20V程度とすることができる。
【0034】
また、図2は本実施の形態にかかるレベルシフタ回路が備える電流制限回路の一例を示す回路図である。図2に示す電流制限回路は、NMOSトランジスタ25、PMOSトランジスタ37、38を有する。ここで、NMOSトランジスタ25およびPMOSトランジスタ37は、PMOSトランジスタ38に流れる電流を制御するための制御信号を生成するための制御回路45を構成する。
【0035】
PMOSトランジスタ38のドレインはノードC(PMOSトランジスタ31、32のソースに接続されるノード)に接続され、ソースは電源電圧VDDHの電源線41に接続され、ゲートはPMOSトランジスタ37のゲートおよびドレインとNMOSトランジスタ25のドレインと接続される。PMOSトランジスタ37のソースは電源電圧VDDHの電源線41に接続される。NMOSトランジスタ25のドレインはPMOSトランジスタ37のゲートおよびドレインとPMOSトランジスタ38のゲートに接続され、ゲートは電源電位VDDLの電源線42に接続され、ソースは接地電位GNDに接続されている。
【0036】
図2に示す電流制限回路において、NMOSトランジスタ25は定電流源として使用するものであり、ゲートにはNMOSトランジスタ25が飽和領域で動作する電圧、例えば、電源電位VDDLが印加される。定電流源として機能しているNMOSトランジスタ25によりPMOSトランジスタ37を流れる電流量が制限されるため、電源電位VDDHの電源線41の電位レベルを上昇させると、PMOSトランジスタ37のドレイン電位が上昇する。これにより、PMOSトランジスタ38のゲート電位も上昇し、PMOSトランジスタ38を流れる電流が制限される。一方、電源電位VDDHの電源線41の電位レベルを低下させると、PMOSトランジスタ37のドレイン電位が低下する。これにより、PMOSトランジスタ38のゲート電位が低下し、PMOSトランジスタ38を流れる電流が一定に保たれる。
【0037】
次に、本実施の形態にかかるレベルシフタ回路の動作について図3に示すタイミングチャートを用いて説明する。
【0038】
タイミングt1において、第1の電圧変換回路11に入力される入力信号INがハイレベル(VDDL)となる。これにより、NMOSトランジスタ21のゲートはハイレベル(VDDL)になり、NMOSトランジスタ21はオン状態となる。また、NMOSトランジスタ22のゲートはロウレベル(GND)になり、NMOSトランジスタ22はオフ状態になる。
【0039】
タイミングt1の直前ではノードAがロウレベルであるため、PMOSトランジスタ31はオン状態である。このため、ノードBがノードCに接続されている。そして、NMOSトランジスタ21がオン状態となると、ノードBは接地電位の電源線44に接続され、ノードBの電位は徐々に低下する。これにより、PMOSトランジスタ32のゲート電位が徐々に低下し、PMOSトランジスタ32が徐々にオンする。このとき、NMOSトランジスタ22はオフ状態であるので、ノードAの電位が徐々に上昇する。ノードAの電位が徐々に上昇すると、PMOSトランジスタ31が徐々にオフするため、ノードBの電位が低下する。
【0040】
このとき、レベルシフトの動作を完了させるために、直列に接続された電流制限回路34(つまり、図2のPMOSトランジスタ38)とPMOSトランジスタ31の合成されたオン抵抗が、NMOSトランジスタ21のオン抵抗よりも高くなるようにしておく。すると、最終的にはノードBはロウレベル(GND)となる。ノードBがロウレベル(GND)になると、PMOSトランジスタ32のゲートもロウレベル(GND)となり、PMOSトランジスタ32はオン状態となる。これにより、ノードCとノードAが接続され、ノードAはハイレベル(VDDH)となる。ノードAがハイレベル(VDDH)になるとPMOSトランジスタ31のゲートもハイレベル(VDDH)となり、PMOSトランジスタ31はオフ状態となる。
【0041】
ノードAは第2の電圧変換回路12のNMOSトランジスタ23のゲートに接続されている。よって、ノードAがハイレベル(VDDH)になるとNMOSトランジスタ23がオン状態となる。また、ノードBはNMOSトランジスタ24のゲートに接続されている。よって、ノードBがロウレベル(GND)になるとNMOSトランジスタ24がオフ状態となる。
【0042】
タイミングt1の直前ではノードQがロウレベルであるため、PMOSトランジスタ35はオン状態である。このため、ノードPが電源電位VDDHの電源線41に接続されている。そして、NMOSトランジスタ23がオン状態となると、ノードPは接地電位の電源線43に接続され、ノードPの電位は徐々に低下する。これにより、PMOSトランジスタ36のゲート電位が徐々に低下し、PMOSトランジスタ36が徐々にオンする。このとき、NMOSトランジスタ24はオフ状態であるので、ノードQの電位が徐々に上昇する。ノードQの電位が徐々に上昇すると、PMOSトランジスタ35が徐々にオフするため、ノードPの電位が低下する。
【0043】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ35のオン抵抗をNMOSトランジスタ23のオン抵抗よりも高くしておく。すると、最終的にノードPはロウレベル(GND)となる。ノードPがロウレベル(GND)になると、PMOSトランジスタ36のゲートもロウレベル(GND)となり、PMOSトランジスタ36はオン状態となる。これにより、ノードQに電源電位VDDHが供給され、ハイレベル(VDDH)の信号が出力信号OUTとして出力される。一方、ノードPは接地電位の電源線43に接続されており、また、PMOSトランジスタ35はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTBとして出力される。
【0044】
タイミングt2において、第1の電圧変換回路11に入力される入力信号INがハイレベル(VDDL)からロウレベル(GND)となる。これにより、NMOSトランジスタ22のゲートはハイレベル(VDDL)になり、NMOSトランジスタ22はオン状態となる。また、NMOSトランジスタ21のゲートはロウレベル(GND)になり、NMOSトランジスタ21はオフ状態になる。
【0045】
タイミングt2の直前ではノードBがロウレベルであるため、PMOSトランジスタ32はオン状態である。このため、ノードAがノードCに接続されている。そして、NMOSトランジスタ22がオン状態となると、ノードAは接地電位の電源線44に接続され、ノードAの電位は徐々に低下する。これにより、PMOSトランジスタ31のゲート電位が徐々に低下し、PMOSトランジスタ31が徐々にオンする。このとき、NMOSトランジスタ21はオフ状態であるので、ノードBの電位が徐々に上昇する。ノードBの電位が徐々に上昇すると、PMOSトランジスタ32が徐々にオフするため、ノードAの電位が低下する。
【0046】
このとき、レベルシフトの動作を完了させるために、直列に接続された電流制限回路34(つまり、図2のPMOSトランジスタ38)とPMOSトランジスタ32の合成されたオン抵抗が、NMOSトランジスタ22のオン抵抗よりも高くなるようにしておく。すると、最終的にはノードAはロウレベル(GND)となる。ノードAがロウレベル(GND)になると、PMOSトランジスタ31のゲートもロウレベル(GND)となり、PMOSトランジスタ31はオン状態となる。これにより、ノードCとノードBが接続され、ノードBはハイレベル(VDDH)となる。ノードBがハイレベル(VDDH)になるとPMOSトランジスタ32のゲートもハイレベル(VDDH)となり、PMOSトランジスタ32はオフ状態となる。
【0047】
ノードBは第2の電圧変換回路12のNMOSトランジスタ24のゲートに接続されている。よって、ノードBがハイレベル(VDDH)になるとNMOSトランジスタ24がオン状態となる。また、ノードAはNMOSトランジスタ23のゲートに接続されている。よって、ノードAがロウレベル(GND)になるとNMOSトランジスタ23がオフ状態となる。
【0048】
タイミングt2の直前ではノードPがロウレベルであるため、PMOSトランジスタ36はオン状態である。このため、ノードQが電源電位VDDHの電源線41に接続されている。そして、NMOSトランジスタ24がオン状態となると、ノードQは接地電位の電源線43に接続され、ノードQの電位は徐々に低下する。これにより、PMOSトランジスタ35のゲート電位が徐々に低下し、PMOSトランジスタ35が徐々にオンする。このとき、NMOSトランジスタ23はオフ状態であるので、ノードPの電位が徐々に上昇する。ノードPの電位が徐々に上昇すると、PMOSトランジスタ36が徐々にオフするため、ノードQの電位が低下する。
【0049】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ36のオン抵抗をNMOSトランジスタ24のオン抵抗よりも高くしておく。すると、最終的にノードQはロウレベル(GND)となる。ノードQがロウレベル(GND)になると、PMOSトランジスタ35のゲートもロウレベル(GND)となり、PMOSトランジスタ35はオン状態となる。これにより、ノードPに電源電位VDDHが供給され、ハイレベル(VDDH)の信号が出力信号OUTBとして出力される。一方、ノードQは接地電位の電源線43に接続されており、また、PMOSトランジスタ36はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTとして出力される。
【0050】
なお、タイミングt3における動作はタイミングt1における動作と同様であり、タイミングt4における動作はタイミングt2における動作と同様である。
【0051】
本実施の形態にかかるレベルシフタ回路では、NMOSトランジスタ21、22は高耐圧NMOSトランジスタであるため、例えば電源電位VDDLが1.5V程度の場合、ドレイン−ソース間電流(Ids)はマイクロアンペアオーダーの電流駆動能力しかない(図11参照)。これは、一般的に高耐圧NMOSトランジスタでは閾値電圧を小さくすることが困難であり、このためゲート−ソース間電圧が低電圧の場合に電流駆動能力を高くすることができないからである。
【0052】
上記のように、タイミングt1においてレベルシフトの動作を完了させるためには、電流制限回路34(つまり図2に示すPMOSトランジスタ38)とPMOSトランジスタ31の合成されたオン抵抗が、NMOSトランジスタ21のオン抵抗よりも高くなるようにしなければならない。同様に、タイミングt2においてレベルシフトの動作を完了させるためには、電流制限回路34(つまり図2に示すPMOSトランジスタ38)とPMOSトランジスタ32の合成されたオン抵抗が、NMOSトランジスタ22のオン抵抗よりも高くなるようにしなければならない。このため、ノードAおよびノードBの電圧の立ち上がりが遅くなる。
【0053】
しかし、本実施の形態にかかるレベルシフタ回路では、ノードAおよびノードBの電圧は、第1の電圧変換回路11により接地電位と電源電位VDDHとの間の振幅に増幅されている。このため、第2の電圧変換回路12のNMOSトランジスタ23、24のゲートに供給される電位を大きくすることができ、NMOSトランジスタ23、24の電流駆動能力を大きくすることができる。この結果、第2の電圧変換回路12のPMOSトランジスタ35、36およびNMOSトランジスタ23、24のトランジスタサイズを大きくすることなく(つまりゲート幅を大きくすることなく)、入力信号INに対して出力信号OUT、OUTBを高速に出力することができる。よって、本実施の形態にかかるレベルシフタ回路により、レベルシフタ回路の回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路を提供することができる。
【0054】
また、第1の電圧変換回路11の後段にインバータやトランスファースイッチ等の回路を設けた場合、ノードAおよびノードBの電圧立ち上がり変化が遅いため、ノードAおよびノードBの電圧変化の期間中、これらの回路に貫通電流が流れ続ける。しかし、本実施の形態にかかるレベルシフタ回路では、第1の電圧変換回路11のノードAおよびノードBはそれぞれ、第2の電圧変換回路12のNMOSトランジスタ23のゲートおよびNMOSトランジスタ24のゲートに接続されている。NMOSトランジスタ23、24のゲートで受けているので、ノードA、ノードBの電圧変化の期間中に継続して貫通電流が流れることはない。
【0055】
また、本実施の形態にかかるレベルシフタ回路では、図3に示すように第1の電圧変換回路11の接地電位の電源線44および第2の電圧変換回路12の接地電位の電源線43に貫通電流および負荷容量の放電電流が流れ込む。ここで、第2の電圧変換回路12の接地電位の電源線43に流れ込む貫通電流および放電電流は、第1の電圧変換回路11の接地電位の電源線44に流れ込む貫通電流および放電電流よりも大きい。
【0056】
よって、仮に、第1の電圧変換回路11の接地電位の電源線44と第2の電圧変換回路12の接地電位の電源線43を同一の配線とした場合、第2の電圧変換回路12の接地電位の電源線43に貫通電流および負荷容量の放電電流が流れ込むことで、第1の電圧変換回路11の接地電位の電圧レベルが持ち上がる。その結果、第1の電圧変換回路11のNMOSトランジスタ21、22のゲート−ソース間電圧(Vgs)が低下するため、ドレイン−ソース間電流(Ids)の電流低下し、電源電位VDDLの電圧が低い場合、レベルシフト動作ができなくなるおそれがある。
【0057】
すなわち、図13に示したレベルシフタ回路群では、n個のレベルシフタ回路が表示データに応じて表示データの切り替えタイミングで同時に動作する。ここで、抵抗R143(1)〜R143(n−1)は、各レベルシフタ回路間の接地電位の電源線143に存在する配線抵抗である。このため、各レベルシフタ回路の動作による貫通電流および負荷電流が放電されることで、各レベルシフタ回路の接地電位の電圧レベルが持ち上がるという問題があった。
【0058】
本実施の形態にかかるレベルシフタ回路ではこのような問題を解決するために、第1の電圧変換回路11の接地電位の電源線44(第1の配線)と、第2の電圧変換回路12の接地電位の電源線(第2の配線)43を分離している。これにより、第2の電圧変換回路12の接地電位の電源線43に貫通電流および放電電流が流れ込むことにより、第1の電圧変換回路11の接地電位の電圧レベルが持ち上がることを抑えることができる。
【0059】
図4は、図1に示した本実施の形態にかかるレベルシフタ回路1がn個並列に接続されているレベルシフタ回路群53を示す回路図である。図4に示すレベルシフタ回路群53は、表示ドライバの出力数と階調数に応じた数(n個)のレベルシフタ回路1を備えている。各レベルシフタ回路1にはそれぞれ入力信号IN(1)〜IN(n)が供給される。各レベルシフタ回路1には、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)が接続されている。ここで、負荷容量CL(1)〜CL(n)、および負荷容量CLB(1)〜CLB(n)は、各レベルシフタ回路1の後段に接続される高耐圧MOSトランジスタのゲート容量および配線容量である。
【0060】
各レベルシフタ回路1は電源電位VDDHの電源線41と接続されている。また、各レベルシフタ回路1の第1の電圧変換回路11は接地電位の電源線44と接続されている。また、各レベルシフタ回路1の第2の電圧変換回路12は接地電位の電源線43と接続されている。ここで、接地電位の電源線43と接地電位の電源線44は分離して設けられており、根元部分においてGND端子と接続されている。また、抵抗R43(1)〜R43(n−1)は、接地電位の電源線43に存在する配線抵抗であり、抵抗R44(1)〜R44(n−1)は、接地電位の電源線44に存在する配線抵抗である。
【0061】
このように、本実施の形態にかかるレベルシフタ回路では第1の電圧変換回路11の接地電位の電源線44と、第2の電圧変換回路12の接地電位の電源線43を分離しているので、第2の電圧変換回路12の接地電位の電源線43に貫通電流および放電電流が流れ込むことにより、第1の電圧変換回路11の接地電位の電圧レベルが持ち上がることを抑制することができる。
【0062】
すなわち、レベルシフタ回路1が表示データの切り替えタイミングに同時に動作した場合、それぞれのレベルシフタ回路同士の動作による貫通電流および負荷電流の放電により、接地電位(GND)の電源線43の配線抵抗R43(1)〜R43(n−1)に応じて接地電位(GND)43の電圧レベルが持ち上がる。しかし、第1の電圧変換回路11の接地電位の電源線44と、第2の電圧変換回路12の接地電位の電源線43を、接地電位(GND)の端子において分岐することで、NMOSトランジスタ21、22のゲート−ソース間電圧(Vgs)が低下することを抑制することができる。
【0063】
これにより、電源電位VDDLが低い場合であっても、安定したレベルシフタ動作が可能となる。よって、本実施の形態にかかるレベルシフタ回路1ではトランジスタ数は増加するが、NMOSトランジスタ21、22のゲート幅を大きくすることなく、ロジック電位VDDLが低い場合であっても高速で安定したレベルシフタ動作が可能となる。
【0064】
次に、図5を用いて本実施の形態にかかるレベルシフタ回路群53を含む表示ドライバ回路の一例について説明する。図5に示す表示ドライバ回路は、シフトレジスタ51、データレジスタ/ラッチ52、レベルシフタ回路群53、DAコンバータ(DAC)54、出力バッファ群55、および基準電圧発生回路56を有する。
【0065】
シフトレジスタ51は、クロック信号CLKを入力しラッチアドレスの選択を行うラッチタイミング信号を生成する。データレジスタ/ラッチ52は、シフトレジスタ51から出力されたラッチタイミング信号に基づきデジタルデータ(mビット:0〜m)をラッチする。レベルシフタ回路群53は、データレジスタ/ラッチ52の各段の出力データ信号(入力信号INに対応する)と、当該信号が反転された信号を受けレベルシフトする図1に示すレベルシフタ回路1を複数(m×n)備える。各レベルシフタ回路1は、レベルシフトされた出力信号OUT(1)〜OUT(m×n)、OUTB(1)〜OUTB(m×n)を差動で出力する。
【0066】
DAコンバータ(DAC)54は、レベルシフト回路群53の出力信号(映像データ)と、基準電圧発生回路56からの互いにレベルの異なる基準電圧(VL0〜VL(2のm乗))を受け、映像データに対応する階調電圧を出力する。出力バッファ群55は、DAコンバータ54の出力電圧を受けデータ線を駆動するn個の出力バッファ(P1〜Pn)を備えている。シフトレジスタ51とデータレジスタ/ラッチ52は、電源電位VDDLと電源電位GNDで駆動される。レベルシフタ回路群53は、電源電位VDDH、電源電位VDDL、および電源電位GNDで駆動される。DAコンバータ(DAC)54、出力バッファ群55は、電源電位VDDHと電源電位GNDで駆動される。
【0067】
以上で説明したように、本実施の形態にかかるレベルシフタ回路およびこれを用いたドライバ回路により、入力信号INに対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することができる。
【0068】
実施の形態2
次に本発明の実施の形態2について説明する。本実施の形態にかかるレベルシフタ回路は、図1に示した実施の形態1にかかるレベルシフタ回路の電流制限回路34に図6に示した電流制限回路を用いている。これ以外は実施の形態1で説明したレベルシフタ回路と同様であるので、重複した説明は省略する。
【0069】
図6(a)に示した電流制限回路34は、ソースが電源電位VDDHの電源線41に接続され、ゲートとドレインが互いに接続されたPMOSトランジスタ39を有する。つまり、PMOSトランジスタ39はいわゆるダイオード接続されたトランジスタである。図6(a)に示す電流制限回路34を用いることでノードCに供給される電流を制限することができる。
【0070】
また、図6(b)に示した電流制限回路34は、ドレインが電源電位VDDHの電源線41およびゲートに接続され、ソースがノードCに接続されたNMOSトランジスタ26を有する。つまり、NMOSトランジスタ26はいわゆるダイオード接続されたトランジスタである。図6(b)に示す電流制限回路34を用いることでノードCに供給される電流を制限することができる。
【0071】
図7は、本実施の形態にかかるレベルシフタ回路の動作を説明するためのタイミングチャートである。本実施の形態にかかるレベルシフタ回路では、図6(a)または図6(b)に示した電流制限回路を用いている。よって、ノードAおよびノードBの最大電位は電源電位VDDHから図6(a)に示したPMOSトランジスタ39の閾値電圧を減算した電位(ノードCの電位)となる。同様に、ノードAおよびノードBの最大電位は電源電位VDDHから図6(b)に示したNMOSトランジスタ26の閾値電圧を減算した電位(ノードCの電位)となる。これ以外は実施の形態1で説明した動作と同様であるので重複した説明は省略する。
【0072】
本実施の形態にかかるレベルシフタ回路およびこれを用いたドライバ回路により、回路面積を大きくすることなく入力信号INに対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することができる。
【0073】
実施の形態3
次に本発明の実施の形態3について説明する。
図8は実施の形態3にかかるレベルシフタ回路を示す回路図である。本実施の形態にかかるレベルシフタ回路は、第1の電圧変換回路13と第2の電圧変換回路14とを備える。実施の形態3にかかるレベルシフタ回路は、実施の形態1で説明したレベルシフタ回路と比べて第1の電圧変換回路13と第2の電圧変換回路14の回路構成が異なる。以下、本実施の形態にかかるレベルシフタ回路について詳細に説明する。
【0074】
第1の電圧変換回路13は、インバータ回路INV1、INV2、NMOSトランジスタ61(第5のNチャンネルMOSトランジスタ)、NMOSトランジスタ62(第6のNチャンネルMOSトランジスタ)、PMOSトランジスタ71(第7のPチャンネルMOSトランジスタ)、PMOSトランジスタ72(第8のPチャンネルMOSトランジスタ)、PMOSトランジスタ73(第5のPチャンネルMOSトランジスタ)、PMOSトランジスタ74(第6のPチャンネルMOSトランジスタ)を備える。ここで、PMOSトランジスタ73およびPMOSトランジスタ74は電流制限回路を構成する。
【0075】
インバータ回路INV1は、入力信号INを入力し、当該入力信号INを反転させた信号をNMOSトランジスタ62のゲートおよびインバータ回路INV2に出力する。インバータ回路INV2は、入力信号INを反転させた信号を入力し、この信号を反転させた信号(すなわち、入力信号INと同相の信号)をNMOSトランジスタ61のゲートに出力する。インバータ回路INV1、INV2にはそれぞれ、電源電位VDDL(第2の電源電位)が供給される。また、インバータ回路INV1、INV2はそれぞれ、接地電位(第1の電源電位)の電源線44に接続されている。
【0076】
なお、本実施の形態においても各電源電位は、接地電位(第1の電源電位)<電源電位VDDL(第2の電源電位)<電源電位VDDH(第3の電源電位)の関係である。
ここで、入力信号INは接地電位と当該接地電位よりも高い電源電位VDDLとの間の振幅を有する。
【0077】
NMOSトランジスタ61のゲートはインバータ回路INV2の出力と接続され、入力信号の非反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードD(第5のノード)に接続されている。NMOSトランジスタ62のゲートはインバータ回路INV1の出力と接続され、入力信号の反転信号が供給される。また、ソースは接地電位の電源線44と接続され、ドレインはノードE(第6のノード)に接続されている。
【0078】
PMOSトランジスタ73のソースはノードF(第7のノード)に接続され、ゲートおよびドレインはノードDに接続されている。PMOSトランジスタ74のソースはノードG(第8のノード)に接続され、ゲートおよびドレインはノードEに接続されている。 PMOSトランジスタ71のゲートはノードEに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードFに接続されている。PMOSトランジスタ72のゲートはノードDに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードGに接続されている。ここで、ノードFおよびノードGから出力される電圧信号は、入力信号INに応じて出力される電圧信号であり、入力信号INよりも大きな振幅を有する電圧信号である。
【0079】
第2の電圧変換回路14は、NMOSトランジスタ63(第7のNチャンネルMOSトランジスタ)、NMOSトランジスタ64(第8のNチャンネルMOSトランジスタ)、PMOSトランジスタ75(第9のPチャンネルMOSトランジスタ)、PMOSトランジスタ76(第10のPチャンネルMOSトランジスタ)、を備える。
【0080】
NMOSトランジスタ63のゲートはノードS(第10のノード)に接続され、ソースは接地電位の電源線43に接続され、ドレインはノードR(第9のノード)に接続されている。NMOSトランジスタ64のゲートはノードRに接続され、ソースは接地電位の電源線43に接続され、ドレインはノードSに接続されている。
【0081】
PMOSトランジスタ75のゲートはノードGに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードRに接続されている。PMOSトランジスタ76のゲートはノードFに接続され、ソースは電源電位VDDHの電源線41に接続され、ドレインはノードSに接続されている。
【0082】
そして、本実施の形態にかかるレベルシフタ回路は、入力信号INに応じた出力信号OUT、OUTB、つまり入力信号INの振幅が接地電位と電源電位VDDHとの間の振幅に増幅された信号がノードSおよびノードRから出力される。そして、ノードSおよびノードRから出力された出力信号OUT、OUTBが、負荷容量CLおよび負荷容量CLBにそれぞれ供給される。ここで、負荷容量CLおよび負荷容量CLBは、例えば後段に接続される高耐圧MOSトランジスタのゲート容量や配線容量である。
【0083】
本実施の形態にかかるレベルシフタ回路において、NMOSトランジスタ61、62、63、64、およびPMOSトランジスタ71、72、73、74、75、76は、例えば20V程度の電圧に耐えることができる高耐圧トランジスタである。また、電源電位VDDLは例えば1.5V程度、電源電位VDDHは例えば20V程度とすることができる。
【0084】
PMOSトランジスタ73およびPMOSトランジスタ74は電流制限回路であり、PMOSトランジスタ73およびPMOSトランジスタ74はいわゆるダイオード接続されたトランジスタである。よって、第1の電圧変換回路13において、ノードDおよびノードDに供給される電流を制限することができる。
【0085】
次に、本実施の形態にかかるレベルシフタ回路の動作について図9に示すタイミングチャートを用いて説明する。
【0086】
タイミングt1において、第1の電圧変換回路11に入力される入力信号INがハイレベル(VDDL)となる。これにより、NMOSトランジスタ61のゲートはハイレベル(VDDL)になり、NMOSトランジスタ61はオン状態となる。また、NMOSトランジスタ62のゲートはロウレベル(GND)になり、NMOSトランジスタ62はオフ状態になる。
【0087】
タイミングt1の直前ではノードEはロウレベル(GND)であるため、PMOSトランジスタ71はオン状態である。このため、ノードFは電源電位VDDHの電源線41に接続されている。よって、NMOSトランジスタ61がオン状態となると、ノードDは接地電位の電源線44に接続され、ノードDの電位は徐々に低下する。これにより、PMOSトランジスタ72のゲート電位が徐々に低下し、PMOSトランジスタ72が徐々にオンする。このとき、NMOSトランジスタ62はオフ状態であるので、ノードEおよびノードGの電位が徐々に上昇する。ノードEおよびノードGの電位が徐々に上昇すると、PMOSトランジスタ71が徐々にオフするため、ノードDおよびノードFの電位が低下する。
【0088】
このとき、レベルシフトの動作を完了させるために、直列に接続されたPMOSトランジスタ71とPMOSトランジスタ73の合成されたオン抵抗を、NMOSトランジスタ61のオン抵抗よりも高くしておく。すると、最終的にはノードDは接地電位(GND)、ノードFは接地電位よりもPMOSトランジスタ73の閾値電圧だけ高い電位(電位Vm)となる。ノードDが接地電位(GND)になると、PMOSトランジスタ72のゲートも接地電位(GND)となり、PMOSトランジスタ72はオン状態となる。これにより、ノードGが電源電圧VDDHの電源線41と接続され、ノードGはハイレベル(VDDH)となる。ノードGがハイレベル(VDDH)になると、ノードEもハイレベル(VDDH−VtP)となる。VtPは、PMOSトランジスタ71、72、73、74の閾値電圧である。これにより、PMOSトランジスタ71のゲートもハイレベル(VDDH−VtP)となり、PMOSトランジスタ71はオフ状態となる。
【0089】
本実施の形態では、電流制限回路として機能するPMOSトランジスタ73をPMOSトランジスタ71とNMOSトランジスタ61との間に設け、また電流制限回路として機能するPMOSトランジスタ74をPMOSトランジスタ72とNMOSトランジスタ62との間に設けている。よって、ノードGはPMOSトランジスタ74の上流に位置するため、ノードGの電圧の立ち上がりは早くなる。また、このとき相補的に反転動作するノードFの電圧の立ち下がりは、ノードGの電圧の立ち上がり後、遅れてPMOSトランジスタ71のゲート電位が上昇するので、遅延する。
【0090】
ノードGは第2の電圧変換回路14のPMOSトランジスタ75のゲートに接続されている。よって、ノードGの電圧がハイレベル(VDDH)になるとPMOSトランジスタ75がオフ状態となる。また、ノードFはPMOSトランジスタ76のゲートに接続されている。よって、ノードFの電位が電位VmになるとPMOSトランジスタ76がオン状態となる。なお、上記理由によりノードFの電圧の立ち下がりはノードGの電圧の立ち上がりに対して遅延する。よって、PMOSトランジスタ75がオフ状態となった後にPMOSトランジスタ76がオン状態となる。
【0091】
タイミングt1の直前ではノードRはハイレベルであるため、NMOSトランジスタ64はオン状態である。このため、ノードSは接地電位の電源線43に接続されている。そして、PMOSトランジスタ76がオン状態となると、ノードSは電源電位VDDHの電源線41と接続され、ノードSの電位が徐々に上昇する。これにより、NMOSトランジスタ63のゲート電位が徐々に上昇し、NMOSトランジスタ63が徐々にオンする。このとき、PMOSトランジスタ75は既にオフ状態であるので、ノードRの電位が徐々に低下する。ノードRの電位が徐々に低下すると、NMOSトランジスタ64が徐々にオフするため、ノードSの電位が上昇する。
【0092】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ76のオン抵抗を、NMOSトランジスタ64のオン抵抗よりも低くしておく。すると、最終的にノードSはハイレベル(VDDH)となる。ノードSがハイレベル(VDDH)になると、NMOSトランジスタ63のゲートもハイレベル(VDDH)となり、NMOSトランジスタ63はオン状態となる。これにより、ノードRが接地電位の電源線43と接続される。また、PMOSトランジスタ75はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTBとして出力される。また、ノードRがロウレベルになるとNMOSトランジスタ64がオフ状態となるので、ノードSからハイレベル(VDDH)の信号が出力信号OUTとして出力される。
【0093】
このとき、第2の電圧変換回路14は、PMOSトランジスタ75、76が同時にオンしないように動作するため、PMOSトランジスタ75とNMOSトランジスタ63を流れる貫通電流、およびPMOSトランジスタ76とNMOSトランジスタ64を流れる貫通電流を抑えることができる。なお、第1の電圧変換回路13のノードF、ノードGのロウレベルの電位は電位Vmとなり接地電位に達しないが、第2の電圧変換回路14において接地電位(GND)と電源電位VDDHとの間の電圧振幅に増幅されるので問題ない。
【0094】
タイミングt2において、第1の電圧変換回路11に入力される入力信号INがロウレベル(GND)となる。これにより、NMOSトランジスタ62のゲートはハイレベル(VDDL)になり、NMOSトランジスタ62はオン状態となる。また、NMOSトランジスタ61のゲートはロウレベル(GND)になり、NMOSトランジスタ61はオフ状態になる。
【0095】
タイミングt2の直前ではノードDはロウレベル(GND)であるため、PMOSトランジスタ72はオン状態である。このため、ノードGは電源電位VDDHの電源線41に接続されている。よって、NMOSトランジスタ62がオン状態となると、ノードEは接地電位の電源線44に接続され、ノードEの電位は徐々に低下する。これにより、PMOSトランジスタ71のゲート電位が徐々に低下し、PMOSトランジスタ71が徐々にオンする。このとき、NMOSトランジスタ61はオフ状態であるので、ノードDおよびノードFの電位が徐々に上昇する。ノードDおよびノードFの電位が徐々に上昇すると、PMOSトランジスタ72が徐々にオフするため、ノードEおよびノードGの電位が低下する。
【0096】
このとき、レベルシフトの動作を完了させるために、直列に接続されたPMOSトランジスタ72とPMOSトランジスタ74の合成されたオン抵抗を、NMOSトランジスタ62のオン抵抗よりも高くしておく。すると、最終的にはノードEは接地電位(GND)、ノードGは接地電位よりもPMOSトランジスタ74の閾値電圧だけ高い電位(電位Vm)となる。ノードEが接地電位(GND)になると、PMOSトランジスタ71のゲートも接地電位(GND)となり、PMOSトランジスタ71はオン状態となる。これにより、ノードFが電源電圧VDDHの電源線41と接続され、ノードFはハイレベル(VDDH)となる。ノードFがハイレベル(VDDH)になると、ノードDもハイレベル(VDDH−VtP)となる。これにより、PMOSトランジスタ72のゲートもハイレベル(VDDH−VtP)となり、PMOSトランジスタ72はオフ状態となる。
【0097】
本実施の形態では、電流制限回路として機能するPMOSトランジスタ73をPMOSトランジスタ71とNMOSトランジスタ61との間に設け、また電流制限回路として機能するPMOSトランジスタ74をPMOSトランジスタ72とNMOSトランジスタ62との間に設けている。よって、ノードFはPMOSトランジスタ73の上流に位置するため、ノードFの電圧の立ち上がりは早くなる。また、このとき相補的に反転動作するノードGの電圧の立ち下がりは、ノードFの電圧の立ち上がり後、遅れてPMOSトランジスタ72のゲート電位が上昇するので、遅延する。
【0098】
ノードFは第2の電圧変換回路14のPMOSトランジスタ76のゲートに接続されている。よって、ノードFの電圧がハイレベル(VDDH)になるとPMOSトランジスタ76がオフ状態となる。また、ノードGはPMOSトランジスタ75のゲートに接続されている。よって、ノードGの電位が電位VmになるとPMOSトランジスタ75がオン状態となる。なお、上記理由によりノードGの電圧の立ち下がりはノードFの電圧の立ち上がりに対して遅延する。よって、PMOSトランジスタ76がオフ状態となった後にPMOSトランジスタ75がオン状態となる。
【0099】
タイミングt2の直前ではノードSはハイレベルであるため、NMOSトランジスタ63はオン状態である。このため、ノードRは接地電位の電源線43に接続されている。そして、PMOSトランジスタ75がオン状態となると、ノードRは電源電位VDDHの電源線41と接続され、ノードRの電位が徐々に上昇する。これにより、NMOSトランジスタ64のゲート電位が徐々に上昇し、NMOSトランジスタ64が徐々にオンする。このとき、PMOSトランジスタ76は既にオフ状態であるので、ノードSの電位が徐々に低下する。ノードSの電位が徐々に低下すると、NMOSトランジスタ63が徐々にオフするため、ノードRの電位が上昇する。
【0100】
このとき、レベルシフトの動作を完了させるために、PMOSトランジスタ75のオン抵抗を、NMOSトランジスタ63のオン抵抗よりも低くしておく。すると、最終的にノードRはハイレベル(VDDH)となる。ノードRがハイレベル(VDDH)になると、NMOSトランジスタ64のゲートもハイレベル(VDDH)となり、NMOSトランジスタ64はオン状態となる。これにより、ノードSが接地電位の電源線43と接続される。また、PMOSトランジスタ76はオフ状態であるので、ロウレベル(GND)の信号が出力信号OUTとして出力される。また、ノードSがロウレベル(GND)になるとNMOSトランジスタ63がオフ状態となるので、ノードRからハイレベル(VDDH)の信号が出力信号OUTBとして出力される。
【0101】
このとき、第2の電圧変換回路14は、PMOSトランジスタ75、76が同時にオンしないように動作するため、PMOSトランジスタ75とNMOSトランジスタ63を流れる貫通電流、およびPMOSトランジスタ76とNMOSトランジスタ64を流れる貫通電流を抑えることができる。なお、第1の電圧変換回路13のノードF、ノードGのロウレベルの電位は電位Vmとなり接地電位に達しないが、第2の電圧変換回路14において接地電位(GND)と電源電位VDDHとの間の電圧振幅に増幅されるので問題ない。
【0102】
なお、タイミングt3における動作はタイミングt1における動作と同様であり、タイミングt4における動作はタイミングt2における動作と同様である。
【0103】
また、本実施の形態にかかるレベルシフタ回路では実施の形態1の場合と同様に、第1の電圧変換回路13の接地電位の電源線44(第1の配線)と、第2の電圧変換回路14の接地電位の電源線(第2の配線)43を分離している。これにより、第2の電圧変換回路12の接地電位の電源線43に貫通電流および放電電流が流れ込むことにより、第1の電圧変換回路11の接地電位の電源線44の電圧レベルが持ち上がることを抑えることができる。
【0104】
本実施の形態にかかるレベルシフタ回路においても実施の形態1で説明したレベルシフタ回路と同様の効果を得ることができるので詳細な説明は省略する。また、実施の形態1にかかるレベルシフタ回路と同様に、本実施の形態にかかるレベルシフタ回路も表示ドライバ回路に用いることができる。
【0105】
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。
【符号の説明】
【0106】
1 レベルシフタ回路
11、13 第1の電圧変換回路
12、14 第2の電圧変換回路
21、22、23、24、25、26 NMOSトランジスタ
31、32、35、36、37、38、39 PMOSトランジスタ
34 電流制限回路
41 電源電位VDDHの電源線
42 電源電位VDDLの電源線
43 接地電位GNDの電源線
44 接地電位GNDの電源線
51 シフトレジスタ
52 データレジスタ/ラッチ
53 レベルシフタ回路群
54 DAコンバータ(DAC)
55 出力バッファ群
56 基準電圧発生回路
61、62、63、64 NMOSトランジスタ
71、72、73、74、75、76 PMOSトランジスタ
121、122 NMOSトランジスタ
131、132、134 PMOSトランジスタ
【特許請求の範囲】
【請求項1】
第1の電源電位と当該第1の電源電位よりも高い第2の電源電位との間の振幅を有する入力信号が入力されると共に、前記第2の電源電位よりも高い第3の電源電位の電源線から供給される電流を制限する電流制限回路を備え、前記入力信号に応じて当該入力信号よりも大きな振幅を有する電圧信号を出力する第1の電圧変換回路と、
前記第3の電源電位が供給されると共に、前記電圧信号に応じて前記第1の電源電位と前記第3の電源電位との間の振幅を有する出力信号を出力する第2の電圧変換回路と、
を有するレベルシフタ回路。
【請求項2】
前記第1の電圧変換回路の前記第1の電源電位の電源線である第1の配線と前記第2の電圧変換回路の前記第1の電源電位の電源線である第2の配線とが分離されている、請求項1に記載のレベルシフタ回路。
【請求項3】
前記電圧信号は前記第1の電源電位と前記第3の電源電位との間の振幅を有する、請求項1または2に記載のレベルシフタ回路。
【請求項4】
前記電流制限回路は、ソースが前記第3の電源電位の電源線に接続され、ゲートに制御信号が供給されるPチャンネルMOSトランジスタを備え、当該PチャンネルMOSトランジスタのドレインから前記第1の電圧変換回路に対して前記制御信号に応じた電流が供給される、請求項3に記載のレベルシフタ回路。
【請求項5】
前記電圧信号は、前記第1の電源電位と、前記第2の電源電圧よりも高く前記第3の電源電位よりも低い電圧との間の振幅を有する、請求項1または2に記載のレベルシフタ回路。
【請求項6】
前記電流制限回路は、ソースが前記第3の電源電位の電源線に接続され、ゲートとドレインが互いに接続されたPチャンネルMOSトランジスタを有する、請求項5に記載のレベルシフタ回路。
【請求項7】
前記電流制限回路は、ドレインが前記第3の電源電位の電源線およびゲートと接続されたNチャンネルMOSトランジスタを有する、請求項5に記載のレベルシフタ回路。
【請求項8】
前記第1の電圧変換回路は、
ゲートに前記入力信号の非反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第1のノードに接続された第1のNチャンネルMOSトランジスタと、
ゲートに前記入力信号の反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第2のノードに接続された第2のNチャンネルMOSトランジスタと、
ゲートが前記第2のノードに接続され、ソースが前記第3の電源電位の電源線に前記電流制限回路を介して接続され、ドレインが前記第1のノードに接続された第1のPチャンネルMOSトランジスタと、
ゲートが前記第1のノードに接続され、ソースが前記第3の電源電位の電源線に前記電流制限回路を介して接続され、ドレインが前記第2のノードに接続された第2のPチャンネルMOSトランジスタと、を備える請求項1乃至7のいずれか一項に記載のレベルシフタ回路。
【請求項9】
前記第2の電圧変換回路は、
ゲートが前記第2のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第3のノードに接続された第3のNチャンネルMOSトランジスタと、
ゲートが前記第1のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第4のノードに接続された第4のNチャンネルMOSトランジスタと、
ゲートが前記第4のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第3のノードに接続された第3のPチャンネルMOSトランジスタと、
ゲートが前記第3のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第4のノードに接続された第4のPチャンネルMOSトランジスタと、を備え、
前記入力信号に応じた出力信号が前記第3のノードおよび第4のノードから出力される、請求項8に記載のレベルシフタ回路。
【請求項10】
前記第1の電圧変換回路は、
ゲートに前記入力信号の非反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第5のノードに接続された第5のNチャンネルMOSトランジスタと、
ゲートに前記入力信号の反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第6のノードに接続された第6のNチャンネルMOSトランジスタと、
ゲートおよびドレインが前記第5のノードに接続され、ソースが第7のノードに接続された第5のPチャンネルMOSトランジスタと、
ゲートおよびドレインが前記第6のノードに接続され、ソースが第8のノードに接続された第6のPチャンネルMOSトランジスタと、
ゲートが前記第6のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第7のノードに接続された第7のPチャンネルMOSトランジスタと、
ゲートが前記第5のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第8のノードに接続された第8のPチャンネルMOSトランジスタと、を備える請求項1乃至3のいずれか一項に記載のレベルシフタ回路。
【請求項11】
前記第2の電圧変換回路は、
ゲートが第10のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第9のノードに接続された第7のNチャンネルMOSトランジスタと、
ゲートが前記第9のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第10のノードに接続された第8のNチャンネルMOSトランジスタと、
ゲートが前記第8のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第9のノードに接続された第9のPチャンネルMOSトランジスタと、
ゲートが前記第7のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第10のノードに接続された第10のPチャンネルMOSトランジスタと、を備え、
前記入力信号に応じた出力信号が前記第9のノードおよび第10のノードから出力される、請求項10に記載のレベルシフタ回路。
【請求項12】
請求項1乃至11に記載のレベルシフタ回路をn個備えるレベルシフタ回路群を含む表示ドライバ回路であって、
前記n個のレベルシフタ回路群が備える前記第1の電圧変換回路の各々に前記第1の電源電位を供給する第1の配線と、
前記n個のレベルシフタ回路群が備える前記第2の電圧変換回路の各々に前記第1の電源電位を供給する第2の配線と、
前記n個のレベルシフタ回路群の各々に前記第3の電源電位を供給する電源線と、を有し、
前記n個のレベルシフタ回路群は各々、n個の入力信号に応じたn個の出力信号を出力する、
表示ドライバ回路。
【請求項13】
前記第1の配線と前記第2の配線は前記第1の電源電位の端子において分岐されている、請求項12に記載の表示ドライバ回路。
【請求項1】
第1の電源電位と当該第1の電源電位よりも高い第2の電源電位との間の振幅を有する入力信号が入力されると共に、前記第2の電源電位よりも高い第3の電源電位の電源線から供給される電流を制限する電流制限回路を備え、前記入力信号に応じて当該入力信号よりも大きな振幅を有する電圧信号を出力する第1の電圧変換回路と、
前記第3の電源電位が供給されると共に、前記電圧信号に応じて前記第1の電源電位と前記第3の電源電位との間の振幅を有する出力信号を出力する第2の電圧変換回路と、
を有するレベルシフタ回路。
【請求項2】
前記第1の電圧変換回路の前記第1の電源電位の電源線である第1の配線と前記第2の電圧変換回路の前記第1の電源電位の電源線である第2の配線とが分離されている、請求項1に記載のレベルシフタ回路。
【請求項3】
前記電圧信号は前記第1の電源電位と前記第3の電源電位との間の振幅を有する、請求項1または2に記載のレベルシフタ回路。
【請求項4】
前記電流制限回路は、ソースが前記第3の電源電位の電源線に接続され、ゲートに制御信号が供給されるPチャンネルMOSトランジスタを備え、当該PチャンネルMOSトランジスタのドレインから前記第1の電圧変換回路に対して前記制御信号に応じた電流が供給される、請求項3に記載のレベルシフタ回路。
【請求項5】
前記電圧信号は、前記第1の電源電位と、前記第2の電源電圧よりも高く前記第3の電源電位よりも低い電圧との間の振幅を有する、請求項1または2に記載のレベルシフタ回路。
【請求項6】
前記電流制限回路は、ソースが前記第3の電源電位の電源線に接続され、ゲートとドレインが互いに接続されたPチャンネルMOSトランジスタを有する、請求項5に記載のレベルシフタ回路。
【請求項7】
前記電流制限回路は、ドレインが前記第3の電源電位の電源線およびゲートと接続されたNチャンネルMOSトランジスタを有する、請求項5に記載のレベルシフタ回路。
【請求項8】
前記第1の電圧変換回路は、
ゲートに前記入力信号の非反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第1のノードに接続された第1のNチャンネルMOSトランジスタと、
ゲートに前記入力信号の反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第2のノードに接続された第2のNチャンネルMOSトランジスタと、
ゲートが前記第2のノードに接続され、ソースが前記第3の電源電位の電源線に前記電流制限回路を介して接続され、ドレインが前記第1のノードに接続された第1のPチャンネルMOSトランジスタと、
ゲートが前記第1のノードに接続され、ソースが前記第3の電源電位の電源線に前記電流制限回路を介して接続され、ドレインが前記第2のノードに接続された第2のPチャンネルMOSトランジスタと、を備える請求項1乃至7のいずれか一項に記載のレベルシフタ回路。
【請求項9】
前記第2の電圧変換回路は、
ゲートが前記第2のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第3のノードに接続された第3のNチャンネルMOSトランジスタと、
ゲートが前記第1のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第4のノードに接続された第4のNチャンネルMOSトランジスタと、
ゲートが前記第4のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第3のノードに接続された第3のPチャンネルMOSトランジスタと、
ゲートが前記第3のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第4のノードに接続された第4のPチャンネルMOSトランジスタと、を備え、
前記入力信号に応じた出力信号が前記第3のノードおよび第4のノードから出力される、請求項8に記載のレベルシフタ回路。
【請求項10】
前記第1の電圧変換回路は、
ゲートに前記入力信号の非反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第5のノードに接続された第5のNチャンネルMOSトランジスタと、
ゲートに前記入力信号の反転信号が供給され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第6のノードに接続された第6のNチャンネルMOSトランジスタと、
ゲートおよびドレインが前記第5のノードに接続され、ソースが第7のノードに接続された第5のPチャンネルMOSトランジスタと、
ゲートおよびドレインが前記第6のノードに接続され、ソースが第8のノードに接続された第6のPチャンネルMOSトランジスタと、
ゲートが前記第6のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第7のノードに接続された第7のPチャンネルMOSトランジスタと、
ゲートが前記第5のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第8のノードに接続された第8のPチャンネルMOSトランジスタと、を備える請求項1乃至3のいずれか一項に記載のレベルシフタ回路。
【請求項11】
前記第2の電圧変換回路は、
ゲートが第10のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第9のノードに接続された第7のNチャンネルMOSトランジスタと、
ゲートが前記第9のノードに接続され、ソースが前記第1の電源電位の電源線に接続され、ドレインが第10のノードに接続された第8のNチャンネルMOSトランジスタと、
ゲートが前記第8のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第9のノードに接続された第9のPチャンネルMOSトランジスタと、
ゲートが前記第7のノードに接続され、ソースが前記第3の電源電位の電源線に接続され、ドレインが前記第10のノードに接続された第10のPチャンネルMOSトランジスタと、を備え、
前記入力信号に応じた出力信号が前記第9のノードおよび第10のノードから出力される、請求項10に記載のレベルシフタ回路。
【請求項12】
請求項1乃至11に記載のレベルシフタ回路をn個備えるレベルシフタ回路群を含む表示ドライバ回路であって、
前記n個のレベルシフタ回路群が備える前記第1の電圧変換回路の各々に前記第1の電源電位を供給する第1の配線と、
前記n個のレベルシフタ回路群が備える前記第2の電圧変換回路の各々に前記第1の電源電位を供給する第2の配線と、
前記n個のレベルシフタ回路群の各々に前記第3の電源電位を供給する電源線と、を有し、
前記n個のレベルシフタ回路群は各々、n個の入力信号に応じたn個の出力信号を出力する、
表示ドライバ回路。
【請求項13】
前記第1の配線と前記第2の配線は前記第1の電源電位の端子において分岐されている、請求項12に記載の表示ドライバ回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2012−44292(P2012−44292A)
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願番号】特願2010−181535(P2010−181535)
【出願日】平成22年8月16日(2010.8.16)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成24年3月1日(2012.3.1)
【国際特許分類】
【出願日】平成22年8月16日(2010.8.16)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]