【課題】面積を小さくでき、かつ、消費電流の変化を抑制して安定した動作を行う半導体集積回路の全体消費電流を制御する電流変動制御装置を提供する。
【解決手段】電流変動制御装置は、本来的用途に応じて設けられている複数の既存内部回路Bを選択的に活性化させて調整用の消費電流を生じさせる電流制御回路と、内部回路Aのリセット解除およびリセット投入を制御するリセット制御信号を出力するとともに電流制御回路に動作許可を与える動作許可信号を出力するリセット制御回路と、を備える。電流制御回路は、既存内部回路Bに活性化制御信号を出力し、内部回路Aのリセット解除前に既存内部回路Bを順次選択して活性化させることによりこれら既存内部回路Bによる調整用消費電流を徐々に上昇させ、内部回路Aのリセット解除時に既存内部回路Bの活性化を停止させる。 （もっと読む）

【課題】CPUの動作に支障を来すこと無く、消費電力を削減することが可能な半導体集積回路を提供する。
【解決手段】CPU１０と別に設けられた電源制御回路４０は、半導体チップ１上に設けられたCPU１０からの信号（例えばアイドル信号Ｓｉ）を検出する。電源制御回路４０は、この信号に応じて、CPU１０に対してスイッチ素子３０＿１を制御して電源電圧Ｖｐの供給を制御する。この制御により、ＣＰＵ１０の動作に支障をきたすことなく、効率よく電源制御が行える。 （もっと読む）

【課題】製造バラツキによる出力特性のバラツキを抑制する出力ドライバを提供する。
【解決手段】本発明のドライバ回路は、第1電源及び出力端子間に接続された各々大きさの異なる複数の第1MOSTrからなる第1MOSTr（トランジスタ）群と、出力端子及び第2電源間に接続された各々大きさの異なる複数の第2MOSTrからなる第2MOSTr群と、第1SW群の第1SW（スイッチ）の各々のゲートに出力信号を供給するオン状態又はオフ状態とする第1の制御信号を印加するかを、第1MOSTr個々に制御する第1SWからなる第1SW群と、第2スイッチ群の第2SWの各々のゲートに出力信号を供給するオン又はオフ状態とする第2制御信号を印加するかを、第2MOSTr個々に制御する第2SWからなる第2SW群と、第1制御信号により第1SW群における第1SWの組合せをオン状態とするかを制御する第1制御回路と、第2制御信号により第2SW群における第2SWの組合せをオン状態とするかを制御する第2制御回路とを有する。 （もっと読む）

【目的】被駆動回路に寄生容量がする存在する場合であっても、高速で電流書き込みが可能な電流駆動ドライバ装置を提供する。
【解決手段】電流駆動回路の各々は、データ信号に応じた電流値のデータ電流を供給する第１の電流源と、データ線の電圧の微分値を生成する微分回路を含み、上記微分値に応じた電流値のブースト電流を上記データ線に供給する第２の電流源と、を有している。 （もっと読む）

【課題】電離放射線に長期間にわたって露出された後に回路内に発生する電荷によって生じる損傷に対する耐性を有する論理回路を提供する。
【解決手段】耐放射線型インバータは、入力端子と出力端子の間に第１及び第２電気経路を含む。第１電気経路内に第１ＰＦＥＴが配設され、且つ、第２電気経路内にＢＪＴ（Bipolar Junction Transistor）が配設される。第１ＰＦＥＴは、入力端子における低レベル信号を出力端子における高レベル信号に変換するように構成され、且つ、ＢＪＴは、入力端子における高レベル信号を出力端子における低レベル信号に変換するように構成される。第２ＰＦＥＴは、過剰な電流をＢＪＴから抜き取る経路を提供するように構成される。又、耐放射線型インバータは、第２電気経路内に配置された電流制限ＰＦＥＴをも含む。 （もっと読む）

【課題】従来の半導体集積回路装置では、消費電流の変動に伴う電源ノイズの増大を効率的に抑制することができない問題があった。
【解決手段】本発明にかかる半導体集積回路装置は、内部回路に電源を供給する第１及び第２の電源配線と、第１の電源配線と前記第２の電源配線とを接続する電源スイッチ１６と、内部回路におけるノイズを測定する電源ノイズ測定回路１２ａ、１２ｂ、１７と、電源ノイズ測定回路１２ａ、１２ｂ、１７の測定結果に基づいて電源スイッチ１６の導通状態を制御する制御回路１４と、を有する半導体集積回路装置である。 （もっと読む）

【課題】入力信号の周波数の変化に応じて動的に駆動力を切り替えることのできる出力バッファ回路を提供する。
【解決手段】出力バッファ回路は、駆動力が可変である出力部１を備え、フィルタ部２が、出力部１へ入力される入力信号に含まれる周波数成分を識別し、駆動力制御部３が、フィルタ部２により識別された周波数成分の帯域に応じて、出力部１の駆動力を動的に変化させる。 （もっと読む）

【課題】製造時のMOSバラツキを補正することができるようにする。
【解決手段】PMOSトランジスタQp_2nは、PMOSトランジスタQp_1nのソースにドレイン、Vddにソースが接続され、スイッチSW_1nは、PMOSトランジスタQp_2nのゲートに接続され、PMOSトランジスタQp_2nのゲート電圧を、VddまたはVPに切り替える。NMOSトランジスタQn_2nは、NMOSトランジスタQn_1nのソースにドレイン、GNDにソースが接続され、スイッチSW_2nは、NMOSトランジスタQn_2nのゲートに接続され、NMOSトランジスタQn_2nのゲート電圧を、GNDまたはVNに切り替える。スイッチSW_1nおよびスイッチSW_2nは、PMOSトランジスタの動作電流とNMOSトランジスタの動作電流との偏りがなくなるように、スイッチング動作することで、製造時のMOSバラツキを補正することができるようになる。本発明は、増幅回路に適用できる。 （もっと読む）

【課題】リーク電流に起因する消費電流の削減を実現した半導体集積回路を提供する。
【解決手段】ＯＲ回路４は、入力される４つのデータ確定判定信号ＤＴ_ｎ−２、ＤＴ_ｎ−１、ＤＴ_ｎ＋１、ＤＴ_ｎ＋２の論理和をとって、その出力をリークカット信号ＣＳとして機能回路２の入力端子ＣＵＴに出力するよう構成されている。ＮＡＮＤ回路５は、データ確定判定信号ＤＴ_ｎ−１と、反転されたデータ確定判定信号ＤＴ_ｎ＋１の論理積をとって、その出力を反転素子を介して機能回路２の入力端子ＰＣに出力するよう構成されている。入力端子ＣＵＴに入力されるリークカット信号ＣＳはリークカット回路のＯＮ／ＯＦＦを制御し、入力端子ＰＣに入力されるプリチャージ信号ＰＳはプリチャージ回路のＯＮ／ＯＦＦを制御するよう構成されている。 （もっと読む）

【課題】算出すべき論理回路のゲートレベルの特性に応じた実効容量や実効抵抗を用いて、実際の特性との差異を小さくする。
【解決手段】半導体集積回路の設計段階のゲートレベル特性算出では、遅延実効容量Ｃｄｅｌａｙ、遷移実効容量Ｃｓｌｅｗ、及び実効抵抗Ｃｊｋがライブラリー１に予め格納されている。半導体集積回路の設計段階のレイアウト後、論理ゲート回路の遅延計算がＩｎｐｕｔ Ｓｌｅｗデータと遅延実効容量Ｃｄｅｌａｙにもとづいて実行され、論理ゲート回路の遷移計算がＩｎｐｕｔ Ｓｌｅｗデータと遷移実効容量Ｃｓｌｅｗにもとづいて実行され、論理ゲート回路の消費電流計算がＩｎｐｕｔ Ｓｌｅｗデータと消費電流実効容量Ｃｐｏｗｅｒにもとづいて実行される。 （もっと読む）

【課題】負荷を短時間で安定状態にすることが可能な半導体集積回路装置を提供する。
【解決手段】例えば、スタートアップ回路ＳＴ−ＵＰと、電流バイアス回路ＩＢＩＡＳと、温度補正回路Ｔ−ＣＰＳと、スイッチ回路ＳＷ１，ＳＷ２と、プリチャージ回路ＰＣ１，ＰＣ２と、ＰＭＯＳトランジスタＭＰ１，ＭＰ２を備えた定電流回路ＩＳを設ける。ＳＴ−ＵＰは、イネーブル信号ＥＮを受けて１ショットパルス信号を生成する。ＩＢＩＡＳは、ＭＰ１のゲートを駆動し、例えば正の温度特性を備えた電流Ｉ１を生成する。Ｔ−ＣＰＳは、ＭＰ２のゲートを駆動し、例えば負の温度特性を備えた電流Ｉ２を生成する。ＳＷ１，ＳＷ２は、ＥＮが非活性の際にＩＢＩＡＳおよびＴ−ＣＰＳの電源を遮断する。ＰＣ１，ＰＣ２は、ＳＴ−ＵＰからの１ショットパルス信号を受けて、ＭＰ１，ＭＰ２を一定期間オーバードライブする。 （もっと読む）

【課題】構成の大型化やコストの上昇を抑制して、ＰＷＭ制御によりモータ負荷を高精度に駆動制御することを課題とする。
【解決手段】ＣＰＵ１０から与えられるＰＷＭ信号に基づいて負荷駆動電圧が負荷駆動回路１２からモータ２に供給されてモータ２がＰＷＭ制御により駆動され、モータ２に供給されるモータ駆動電圧のパルス信号がパルス検出回路１３で検出され、パルス検出回路１３で検出されたモータ駆動電圧のパルス信号とＣＰＵ１０から負荷駆動回路１２に与えられるＰＷＭ信号とのパルス幅の差分がＣＰＵ１０で算出され、この差分に基づいてＣＰＵ１０から負荷駆動回路１２に与えられるＰＷＭ信号のパルス幅が補正され、補正されてＣＰＵ１０から負荷駆動回路１２に与えられたＰＷＭ信号に基づいてモータ２が駆動制御されて構成される。 （もっと読む）

【課題】駆動電流を節約し、負荷の電流消耗を下げ、電力を節約できる容量性負荷の電流消耗を下げる構造及びその方法を提供する。
【解決手段】容量性負荷の電流消耗を下げる構造は、駆動部品の出力端に対して、電圧信号を容量性負荷へ伝送する。そのうち、保存容量は、出力端と容量性負荷の間に設置し、切換スイッチは保存容量に切り換えて、出力端と容量性負荷に連接する。また容量性負荷の電流消耗を下げる方法は、出力端の電圧信号が転換した時、切換スイッチは先ず保存容量と容量性負荷の負荷容量を同等化する。同等化が完了した後、切換スイッチを切り換えて出力端と容量性負荷を連接し、容量性負荷に対して充電/放電を行う。 （もっと読む）

【課題】Ｌレベル出力時の動作電流を低減できる出力回路を提供する。
【解決手段】パルス生成部１０３は、入力信号ＤＡＴＡがＬレベルに変化すると、そのタイミングから所定時間だけＨレベルとなるパルスを発生する。メイン出力部１０１は、パルス生成部１０３がパルスを出力する間、トランジスタＰ１、Ｎ１、Ｎ２がオンになってＬレベルの信号を出力する。パルスが立ち下がると、トランジスタＰ１、Ｎ１がオフになり、出力ノードＤｏｕｔの電位は、Ｌレベル保持部１０２の抵抗Ｒ２、Ｒ３により、Ｌレベルに保持される。 （もっと読む）

【課題】 コモンモード電位の変動を抑制して高速・長距離の信号伝送をすることができる送信装置を提供する。
【解決手段】 送信装置はメインバッファ回路およびプリエンファシスバッファ回路２０を備える。プリエンファシスバッファ回路２０は、スイッチ回路２１，第１電流源２２および第２電流源２３を備え、スイッチ回路２１により、送信すべきデータのレベルが変化した時刻からの一定期間では、メインバッファ回路１０の出力電流と同方向の電流信号を出力する一方、その一定期間が経過した後のレベル一定期間では、出力端子２０１，２０２をHigh-Ｚ状態とする。プリエンファシスバッファ回路２０の出力は、メインバッファ回路の出力のコモンモード電位に影響を与えず、差動伝送線路へ出力される電流信号の振幅のみに影響を与える。これにより、送信装置はコモンモード電位の変動を抑制して高速・長距離の信号伝送をすることができる。 （もっと読む）

データ転送回路は、ｎビット（ｎは２以上の整数）の第１の２値電圧データを２^ｎ値の多値電流データに変換して、単一のデータ転送線に出力する電圧電流変換回路を備えている。電流比較回路は、前記データ転送線上の前記多値電流データを（２^ｎ−１）ビットの２値電流データに変換し、電流電圧変換回路は、前記（２^ｎ−１）ビットの前記２値電流データを（２^ｎ−１）ビットの第２の２値電圧データに変換する。計数回路は、前記（２^ｎ−１）ビットの前記第２の２値電圧データから前記ｎビットの前記第１の２値電圧データを復元する。 （もっと読む）

【課題】 クロストークノイズを安定して減少させることができ、クロストークノイズに起因する回路誤動作を確実に防止できるノイズ低減回路を提供する。
【解決手段】 電源側に並列に接続された第一及び第二のトランジスタと、前記第二のトランジスタの出力側に直列接続された抵抗手段とを設け、前記抵抗手段の出力側と前記第一のトランジスタの出力側とを出力ノードで接続し、前記出力ノードから出力される出力電圧の変化が段階的になるように前記第一及び第二のトランジスタのオン／オフ動作タイミングを制御する制御回路を備えた。 （もっと読む）