【課題】供給される電源電圧の変動を抑制することができる論理回路及び当該論理回路が搭載される半導体集積回路を提供すること。
【解決手段】本発明の一態様であるバッファ回路１００は、バッファ部１１、電圧検出部１２及びスイッチ部１３を有する。バッファ部１１は、電源端子Ｔ_ｓ１又は電圧レギュレータ１と電源端子Ｔ_ｓ２との間に接続されることにより電源供給され、入力信号ＩＮと同論理の信号を出力端子Ｔ_ｏｕｔへ出力する。電圧検出部１２は、出力端子Ｔ_ｏｕｔの電圧を検出し、検出結果に基づく検出信号Ｓ_ｄｅｔを出力する。スイッチ部１３は、検出信号Ｓ_ｄｅｔに応じて、バッファ部１１を電源端子Ｔ_ｓ１又は電圧レギュレータ１と接続する。 （もっと読む）

【課題】クロック信号の出力バッファにおいて、クロック信号の周波数に応じたスルーレートの調整を行うことによりＥＭＩノイズを抑制することが可能なスルーレートコントロール装置、およびスルーレートコントロール方法を提供すること。
【解決手段】変換ゲインＧｉに応じて、入力されるＶＣＯ入力電圧Ｖｉをクロック信号ＣＫｏに変換する電圧制御発振器１５ａを有するＰＬＬ回路２４ａと、ＶＣＯ入力電圧Ｖｉおよび変換ゲインＧｉの各々に対して正の相関関係を有する制御電流Ｉｂを出力する電圧電流変換器１９ａと、制御電流Ｉｂに応じてドライブ電流を設定するバッファ制御回路２１ａと、ドライブ電流で、クロック信号ＣＫｏを出力する出力回路２２ａとを備える。よって、クロック信号ＣＫｏの周波数ｆに比例して出力回路２２ａのドライブ能力が大きくなる関係を有し、周波数ｆに応じて好適なスルーレートが決定することができる。 （もっと読む）

【課題】端子切替時の挿入損失の増加を抑制した半導体スイッチを提供する。
【解決手段】実施形態によれば、電源回路部と制御回路部とスイッチ部とを備えた半導体スイッチが提供される。前記電源回路部は、内部電位生成回路と第１のトランジスタとを有する。前記内部電位生成回路部は、電源線に接続され、入力電位よりも高い第１の電位を生成する。前記第１のトランジスタは、前記内部電位生成回路の入力と出力との間に接続され、前記第１の電位が前記入力電位よりも低下したときオンして前記第１の電位を前記入力電位以上に保持するようにしきい値電圧が設定されたことを特徴とする。前記制御回路部は、前記第１の電位を供給され、ハイレベルまたはローレベルの制御信号を出力する。前記スイッチ部は、前記制御信号を入力して端子間の接続を切り替える。 （もっと読む）

【課題】オフ歪みを低減した半導体スイッチを提供する。
【解決手段】負の第１の電位を生成する電圧生成回路と、外部から入力される端子切替信号に応じて前記第１の電位を変化させる電圧制御回路と、電源電圧または電源電圧よりも高い正の第２の電位と前記第１の電位とが供給され、前記端子切替信号を入力し前記端子切替信号に基づいて前記第１の電位及び前記第２の電位の少なくとも一方を出力する駆動回路と、ＳＯＩ基板に設けられ、前記駆動回路の出力により端子間の接続を切り替えるスイッチ部と、を備えたことを特徴とする半導体スイッチが提供される。 （もっと読む）

【課題】省電力化および信頼性の向上、または小面積化を実現可能な半導体装置を提供する。
【解決手段】電源遮断が行われない内部電源Ｖｉｎｔ０と電源遮断が行われる内部電源Ｖｉｎｔ１との間を接続する電源スイッチＳＷと、電源遮断が行われる内部電源Ｖｉｎｔ１の電圧を判定する内部電圧判定回路ＶＩＮＴＤＥＴを設ける。電源遮断が行われる内部電源Ｖｉｎｔ１は、外部電源Ｖｅｘｔからレギュレータ回路ＶＲＥＧを用いて生成する。Ｖｉｎｔ１の電源遮断時は、ＳＷをオフにし、ＶＲＥＧのオフおよびＶＲＥＧ出力の接地電位ＧＮＤへのショートを行い、Ｖｉｎｔ１の電源復帰時は、ＶＲＥＧのオンおよびショートの解除を行い、上昇したＶｉｎｔ１の電圧をＶＩＮＴＤＥＴで判定した上で回路ブロックＢＬＫ１の動作開始およびＳＷのオンを行う。 （もっと読む）

【課題】待機電流を抑制することによって、低消費電力のスイッチトキャパシタ型積分器を実現する。
【解決手段】φ１において入力信号の電荷をサンプリングするサンプルキャパシタＣ１と、φ２においてサンプルキャパシタＣ１の電荷を仮想ノード４を介して累積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１，ＭＮ１と、主トランジスタＭＰ１，ＭＮ１のゲート端子と仮想接地ノード４の間に挿入された校正キャパシタＣ３，Ｃ４と、φ１において校正キャパシタＣ３，Ｃ４に対して、仮想ノード４が基準電位Ｖｃｍにあるときの主トランジスタＭＰ１，ＭＮ１のゲート・ソース間電圧が略閾値電圧となる電位差が生じるように電荷を供給する校正装置１２と、を有する。 （もっと読む）

【課題】半導体装置に設けられる従来のチャージポンプ回路は電流駆動能力が低下する問題があった。
【解決手段】本発明の半導体装置は、第１の駆動トランジスタＰ１１を介して蓄積された第１のポンピングキャパシタＣ１の電荷に基づき第１の制御信号を生成する第１チャージポンプ回路１１と、第２の駆動トランジスタＰ２１を介して蓄積された第２のポンピングキャパシタＣ２の電荷に基づき第２の制御信号を生成する第２チャージポンプ回路１２と、第３の駆動トランジスタＰ３２を介して端子ＯＵＴ−端子ＶＳＳ間の電荷の受け渡しを行う第３のチャージポンプ回路１３と、第４の駆動トランジスタＰ４２を介して端子ＯＵＴ−端子ＶＳＳ間の電荷の受け渡しを行う第４のチャージポンプ回路１４と、を有し、第１、第３の駆動トランジスタは第２の制御信号に基づき導通状態が制御され、第２、第４の駆動トランジスタは第１の制御信号に基づき導通状態が制御される。 （もっと読む）

【解決手段】ｐ−チャネル電界効果トランジスタタイプの第１および第２のトランジスタ（Ｐ１，Ｐ２）を備えるカップリング回路において、第１のトランジスタ（Ｐ１）のドレイン端子は信号入力端子（１）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のソース端子はともに信号出力端子（２）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のバルク端子はともに第２のトランジスタ（Ｐ２）のドレイン端子に接続し、第１のトランジスタ（Ｐ１）のゲート端子は第２のトランジスタ（Ｐ２）のゲート端子に接続する。このカップリング回路には、さらに 負電圧を生成する電荷ポンプ回路（１１０）を含むゲート制御回路（１０）も設ける。このゲート制御回路（１０）は、負電圧に基づいて、第１および第２のトランジスタ（Ｐ１，Ｐ２）のゲート端子におけるゲート電圧を制御する。 （もっと読む）

【課題】 レベルシフタ、集積回路、システムおよびレベルシフタの動作方法を提供する。
【解決手段】 第１電圧状態から第２電圧状態への第１状態遷移を含む入力電圧信号を受けるように構成された入力端、第３電圧状態から入力電圧信号の第１状態遷移に対応した第２電圧状態への第２状態遷移を有する出力電圧信号を出力するように構成された出力端、及び入力端と出力端の間に結合され、第１トランジスタと第２トランジスタを含み、第１電圧状態と第２電圧状態の電圧レベルの約平均値に対応した時間からほぼ直ちに、第２電圧状態がトランジスタのゲートに実質的に印加されることがなくなり、第１トランジスタを実質的にオフにするドライバ段を含むレベルシフタ。 （もっと読む）

【課題】制御信号を用いて電力を多段階制御する電子機器、および２段階制御する電子機器の何れにも適用可能でありながら、極力簡易な制御信号が与えられるだけで適切に電力を調整し得る電力調整装置を提供する。
【解決手段】第１状態または第２状態をとる制御信号を受付け、制御信号に基づいて、所定装置に供給される電力を調整するものであって、制御信号が第１状態から第２状態に遷移した場合、遷移時点から所定の判定時間が経過するまでに、制御信号が第１状態に戻ったかを判定する機能と、戻った場合には、第１方式によって電力を現状と異なる値に調整し、戻らなかった場合には、第２方式によって電力を現状と異なる値に調整する機能を備え、第１方式は、制御信号に基づき、電力を２段階以上に設定された各値の何れかに調整する方式であり、第２方式は、電力を所定値に調整する方式である電力調整装置とする。 （もっと読む）

【課題】各ＦＥＴの端子間にかかる電圧を抑えつつ、高周波特性の優れた高周波半導体スイッチ装置を提供する。
【解決手段】高周波スイッチ部１に制御信号を供給する駆動回路は、第１のレベルシフト回路１１と第２のレベルシフト回路１２とを有し、これらはＳＯＩ構造の半導体装置に設けられ、第１のレベルシフト回路１１のクロスカップルＰＭＯＳＰ１１、Ｐ１２に、ゲートに第１のバイアス電位Ｖｂ１（＞０）が与えられるカスコード接続ＰＭＯＳＰ１３、Ｐ１４を接続し、これらの接続ノードを第２のレベルシフト回路１２の入力とし、第２のレベルシフト回路１２にＰＭＯＳＰ２３、Ｐ２４およびＮＭＯＳＮ２１、Ｎ２２のカスコード接続段を設け、ＰＭＯＳＰ２３、Ｐ２４のゲートには第１のバイアス電位Ｖｂ１が、ＮＭＯＳＮ２１、Ｎ２２のゲートには第２のバイアス電位Ｖｂ２（＞Ｖｂ１）が与えられる。 （もっと読む）

【課題】素子にかかる電圧ストレスを低減したゲート制御回路を提供する。
【解決手段】供給電圧より高電圧レベルの出力を供給してトランスファゲートＰ２を制御するＭＯＳトランジスタ回路において、２つのクランプ回路ＣＬＡＭＰ１，ＣＬＡＭＰ２が設けられる。第１クランプ回路ＣＬＡＭＰ１は、ポンプ電圧を供給するＰＭＯＳトランジスタＰ１のドレイン／ソースが所定電圧を超えないように、トランジスタＰ１のゲートとソース／ドレインとの間の電圧を確保する。第２クランプ回路ＣＬＡＭＰ２は、ＮＭＯＳトランジスタＮ１のゲートと同トランジスタＮ１のドレイン／ソースに接続される出力との間の電圧が所定量を超えないように保証する。２つのクランプ回路は、ゲートとソース／ドレインとの間の電圧を確保することによりドレイン／ソース端子が所定電圧を超えないようにし、それによりトランジスタＰ２にかかるゲートストレスを低減する。 （もっと読む）

【課題】ループフィルタのオンチップ化を可能とし高速応答を実現しロック後に十分な雑音抑圧効果を得るＰＬＬ回路を内蔵する半導体集積回路を提供する。
【解決手段】位相周波数比較器１、第１と第２のチャージポンプ２、３、ループフィルタ４、電圧制御発振器５、分周器６を含むＰＬＬ回路を内蔵する。ＰＬＬ回路の動作モードは、ロック動作が停止されたスタンバイ状態と、ロック動作を開始するロック応答動作と、ロック応答動作によって開始されたロック動作を継続する定常ロック動作とを含む。定常ロック動作では、第１のチャージポンプ２の充放電電流よりも、第２のチャージポンプ３の充放電電流が小さく設定され、第１と第２のチャージポンプ２、３は、位相周波数比較器１の出力に応答してループフィルタ４の互いに逆相の充放電動作を実行する。ロック動作を開始するロック応答動作では、逆位相の前記第２のチャージポンプ３による充放電動作が停止される。 （もっと読む）

【課題】本発明は、基準電流からミラー電流を生成するカレントミラー回路における温度、電源電圧の変動に伴うトランジスタの動作のずれを修正して最適な動作点を維持する。
【解決手段】温度検知回路３１を有し、カレントミラー回路を構成する第１、第２のＭＯＳトランジスタ回路３２、３３のトランジスタのディメンジョンサイズを温度検知回路３１で発生される制御信号に応じて変更する。 （もっと読む）

【課題】温度変動や製造プロセスのバラツキの影響を受け難く、より精度の高い負電圧検知を実現できる負電圧検知回路を提供する。
【解決手段】負電圧検知回路は、基準電流Ｉrefを生成する基準電流生成回路３７と、一端に検知すべき負電圧が印加され、他端に上記基準電流のミラー電流が供給される抵抗分割回路３８と、上記基準電流に対応する第１の電圧Ｖrefと抵抗分割回路にミラー電流を流したときの他端の第２の電圧とを比較する第１のコンパレータ３２を備える。基準電流生成回路は、カレントミラー回路から供給される電流に基づいて負及び正の温度係数を持った第３，第４の電圧をそれぞれ生成する第１，第２の回路部と、第１の電圧を生成する第３の回路部、及び第３の電圧と第４の電圧の電圧差が一致するように、カレントミラー回路を制御する第２のコンパレータ３１とを備える。 （もっと読む）

【課題】使用される外部電源電圧のレベルに応じて効率的に内部電圧を生成することのできる半導体装置を提供する。
【解決手段】容量素子（１８０、１８４、１９１）のチャージポンプ動作により内部電圧（Ｖｐｐ）を生成する回路において、出力トランジスタ（１９２）に結合される内部電荷供給ノード（ＮＤ５３）および内部電荷供給ノードに電荷を容量素子（１９１）を介して供給するドライバ（１８５、１８６）の電源ノードのいずれかに制御信号に応答するチャージポンプ容量素子（１８７）を選択的に結合する。 （もっと読む）

【課題】 低電力で動作する半導体集積回路装置を提供する。
【解決手段】 半導体集積回路装置は、論理ブロックと、論理ブロックに供給される電力を制御する電力制御回路と、を含み、電力制御回路は、データ保持モード時に論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するように構成される。 （もっと読む）

【課題】待機モード時の論理が不定の論理回路のリーク電流を低減する。
【解決手段】待機モード時の出力論理レベルが互いに同じになるインバータ３０をバッファ電源線２４とバッファ接地線２８との間に接続し、待機モード時の出力論理レベルが上記と異なるが互いに同じになるインバータ３２をバッファ電源線２２とバッファ接地線２６の間に接続し、ラッチ回路４４の出力信号に応じて電源セレクタ３４，３６でバッファ電源線２２，２４をメイン電源線１０かサブ電源線１２に接続し、電源セレクタ３８，４０でバッファ接地線２６，２８をメイン接地線１６かサブ接地線１８に接続する。 （もっと読む）

【課題】フラッシュメモリ装置において、スイッチング動作速度を向上させるとともに、出力される高電圧のノイズ成分を減少させる。
【解決手段】イネーブル信号に応答して出力ノードを設定された電圧にプリチャージするイネーブル制御回路と、出力ノードがプリチャージされるとき出力ノードで発生するスイッチ制御電圧に応答して入力ノードにフィードバック電圧を供給するフィードバック回路と、クロック信号に応答してフィードバック電圧をブーストしブースト電圧を出力ノードに出力することによりスイッチ制御電圧を増加させるブースト回路と、スイッチ制御電圧に応答してオンまたはオフされオンされるときに高電圧を受信して出力する高電圧スイッチとを備えて、高電圧スイッチ回路を構成する。ブースト回路は、クロスカップルドタイプの増幅回路を含む。 （もっと読む）

【課題】高速動作が可能でスタンバイ電流が低い半導体装置を提供する。
【解決手段】この半導体集積回路装置では、メモリマクロＭ１〜Ｍ６用の電源回路部Ｐ１〜Ｐ６のそれぞれに負電圧発生回路２を設けたので、負電圧ＶＮＥＧの変動に対する応答性が速くなる。また、スタンバイモード時には、メモリマクロＭ１〜Ｍ６用の負電圧供給線Ｌ１〜Ｌ６をスイッチ回路ＳＷ２〜ＳＷ６によって接続し、６つの電源回路部Ｐ１〜Ｐ６の負電圧発生回路２のうちの１つの電源回路部Ｐ１の負電圧発生回路２のみを活性化させるので、スタンバイ電流の増大を防止できる。 （もっと読む）