【課題】消費電流を増加させることなく短時間で、アナログ信号をデジタル信号に高精度に変換する。
【解決手段】デルタシグマ型Ａ／Ｄ変換器２において、デジタルフィルタ１１₁によるＡ／Ｄ変換が開始される。デジタルフィルタ１１₁のＡ／Ｄ変換時間が約１／２経過すると、デジタルフィルタ１１₂がＡ／Ｄ変換を開始する。デジタルフィルタ１１₁からＡ／Ｄ変換結果Ｋ１が出力されると、デジタルフィルタ１１₁はリセットした後、再びＡ／Ｄ変換を開始する。そして、デジタルフィルタ１１₁のＡ／Ｄ変換時間の約１／２が経過すると、デジタルフィルタ１１₂のＡ／Ｄ変換が終了し、Ａ／Ｄ変換結果Ｋ２が出力される。このように、Ａ／Ｄ変換結果の出力間隔を、１つのデジタルフィルタによる構成と比べて２倍とすることにより、消費電流を増加させることなくＡ／Ｄ変換を高速化する。 （もっと読む）

【課題】予定外に連続して割り込みが発生した場合に、後に発生した不要な割込みをマスクして正常に割込みを行い、ＡＤ変換データを読み込むことができる回路構成とし、より信頼性の高いＡＤ変換装置、電流検出器およびディジタルサーボ制御装置を提供する。
【解決手段】割込み信号セレクタ１９の後段にカウンタ２４によるマスク信号２５とＯＲ素子２６で構成された割込み信号マスク回路２７を備え、割込み信号発生後の一定時間、割込み信号をマスクする。 （もっと読む）

【課題】回路規模の増大を抑制し、さらに回路間のミスマッチの影響を低減した、アナログ−デジタル変換器、デジタル−アナログ変換器を提供する。
【解決手段】本発明の一実施形態として、入力信号を複数のベクトル信号に分割し、この分割された複数の信号をベクトル信号とし、このベクトル信号に対しベクトルフィルタの処理を行い、その結果を選択的に量子化し、入力段にフィードバックする変換装置が開示される。このような変換装置により、内部信号処理速度を1/M（Mは自然数）に低減させつつ、回路規模をM倍以下にした信号変換器を提供することができる。 （もっと読む）

【課題】Ａ／Ｄコンバータ及びＤ／Ａコンバータにおいて、比較的簡単な構成でノイズを低減可能にすることを目的とする。
【解決手段】ΣΔ変調器が出力するΣΔ変調データの変化量とダミーデータの変化量の合計を一定に調整する調整回路と、前記ΣΔ変調データを供給されるレベル変換部を備え、前記レベル変換部は、前記ΣΔ変調データのレベルを変換して出力する第１のレベルコンバータと、前記調整回路からのダミーデータを供給されてダミーノイズを補間する第２のレベルコンバータを有し、前記第２のレベルコンバータにより前記ΣΔ変調データに対するノイズの周波数依存性をキャンセルするように構成する。 （もっと読む）

【課題】高精度のデルタシグマＡ／Ｄコンバータの提供。
【解決手段】入力信号と出力側からの第１のフィードバック信号とに基づいて、第１の信号を生成する第１の積分回路と、前記第１の信号を第１の被変換信号に変換する第１の信号変換回路と、補償信号を生成し、当該補償信号を前記第１のフィードバック信号よりも早いタイミングで出力側からフィードバックされる第２のフィードバック信号に応じて出力するループ遅延補償回路と、前記第１の被変換信号と前記補償信号とを加算する加算回路と、前記加算回路からの出力信号に基づいて、デジタル信号を生成する比較器と、を備えたデルタシグマＡ／Ｄコンバータ。前記ループ遅延補償回路は、前記補償信号を生成する補償用信号変換回路を備え、前記補償用信号変換回路と前記第１の信号変換回路との変換係数の温度による変化率が実質的に等しいことを特徴とする。 （もっと読む）

【課題】映像分割基盤超高解像度ビデオ符号化および復号化装置、およびその制御方法を提供する。
【解決手段】本発明の映像分割基盤超高解像度ビデオ符号化および復号化装置、およびその制御方法は、第１ビデオ映像を第１ビデオ映像よりも低解像度である複数の第２ビデオ映像に分割し、複数の第２ビデオ映像それぞれに対応する目標ビット率を計算し、計算されたそれぞれの目標ビット率に基づいてそれぞれの分割された複数の第２ビデオ映像を符号化し、符号化された複数の第２ビデオ映像のストリームを多重化して１つのビデオ映像ストリームを出力する。 （もっと読む）

【課題】サンプリングクロックの周波数を高く設定できるようなΔΣ方式のＡ／Ｄ変換器用の変調器を得る。
【解決手段】ΔΣ方式のＡ／Ｄ変換器の帰還経路のＤ／Ａ変換を行う変調器として、サンプリングクロックＣＫＳと同期し同一周波数のクロックＣＫ１と、そのクロックＣＬＫ１の２倍の周波数でクロックＣＫ１に同期したクロックＣＬＫ２を用い、データＩＮ１〜ＩＮ３をクロックＣＫ１の周期の前半の“Ｈ”の期間はそのまま出力し、後半の“Ｌ”の期間は０を出力する論理回路５１と、データＩＮ４〜ＩＮ６をクロックＣＫ１の周期の前半の“Ｈ”の期間はそのまま出力し、後半の“Ｌ”の期間はＶＤＤを出力する論理回路５２と、論理回路５１の各出力データをクロックＣＫ２の立上りで保持して出力するフリップフロップＦＦ１Ａ〜ＦＦ１Ｃと、論理回路５２の各出力データをクロックＣＫ２の立上りで保持して出力するフリップフロップＦＦ１Ｄ〜ＦＦ１Ｆと、フリップフロップＦＦ１Ａ〜ＦＦ１Ｆで保持されたデータの電圧を加算し１／６する加算器５３を備える。 （もっと読む）

【課題】デルタシグマ型Ａ／Ｄ変換器おいて、アンプのゲインが低下した場合でも回路規模を増加させることなく、不感帯を抑制する。
【解決手段】デジタルフィルタが１次フィルタの場合、切り替え回路１９からは、任意の分周回路の分周信号を選択して出力し、ディザ信号生成部１６，１７が、それら分周信号から第１、第２ディザ信号を生成する。デジタルフィルタが２次フィルタの場合、切り替え回路１９から、ディザ信号生成部１６に対して一定期間毎に周期の異なる分周信号が出力され、該ディザ信号生成部１６は、周波数が変更された第１ディザ信号を生成する。 （もっと読む）

【課題】 電圧ゲインを得ることができ、かつ、低消費電力で高速動作が可能なスイッチトキャパシタ回路を提供すること。
【解決手段】サンプリングを行うキャパシタと、キャパシタと入力端との間に設けられる第１のスイッチと、キャパシタと出力端との間に設けられる第２のスイッチと、を含むスイッチトキャパシタ回路であって、第１のスイッチと第２のスイッチとは、クロック信号の入力を受けてオン・オフし、キャパシタは、容量値がクロック信号に同期して変化する可変容量素子であることを特徴とする、スイッチトキャパシタ回路が提供される。 （もっと読む）

【課題】 安価な構成でウォブル信号に同期したクロックを生成する。
【解決手段】 所定の周期で蛇行するトラックが形成されたディスク状記録媒体に対して光ビームを照射する照射手段と、前記ディスク状記録媒体からの前記光ビームの反射光を受光し、前記トラックの蛇行周期に関連した周波数を有するウォブル信号を生成する信号生成手段と、ΔΣ型ＡＤ変換器を有し、前記ウォブル信号を逓倍した周波数のクロックに従って前記信号生成手段により生成されたウォブル信号をデジタル信号に変換するＡＤ変換手段と、前記ＡＤ変換手段の出力に基づいて、前記クロックに対する前記信号生成手段により生成されたウォブル信号の位相変動量を検出する位相検出手段と、前記位相検出手段の出力に応じて前記クロックを生成するクロック生成手段とを備える。 （もっと読む）

【課題】本発明は、少数の参照電圧値で動作するＳＣ積分器を提供することを目的とする。
【解決手段】ＳＣ積分回路は、差動増幅器と、差動増幅器の出力端と第１の入力端との間に結合される第１の容量素子と、第１の入力電圧と第１の参照電圧との間に第１のサイクルにおいて結合され第２の参照電圧と第１の入力端との間に第２のサイクルにおいて結合される第２の容量素子と、第３の参照電圧及び第４の参照電圧のうち選択信号に応じて選択された一方の電圧と第１の参照電圧との間に第１のサイクルにおいて結合され第３の参照電圧と第１の入力端との間に第２のサイクルにおいて結合される第３の容量素子と、第３の参照電圧及び第４の参照電圧のうち選択信号に応じて選択された一方の電圧と第１の参照電圧との間に第１のサイクルにおいて結合され第４の参照電圧と第１の入力端との間に第２のサイクルにおいて結合される第４の容量素子を含むことを特徴とする。 （もっと読む）

【課題】算術符号化の工程はボトルネックになりやすい。
【解決手段】第１符号部２４は、ピクチャあたりの規定時間を順守しながら画像データを符号化する。記憶部２６は、第１符号部２４により符号化されたデータを一時記憶し、規定時間の拘束を受けずに、記憶したデータを順次、出力する。復号部２８は、記憶部２６から出力されるデータを順次、復号する。第２符号部３０は、復号部２８により復号されたデータを順次、符号化する。第１符号部２４は、可変長符号化を行てもよい、第２符号部３０は、算術符号化を行ってもよい。 （もっと読む）

【課題】回路面積の増加を抑えて、アナログ入力信号が０近傍、及び、その他のアナログ入力信号入力時のＡＤ変換特性を改善できるディザ回路の提供。
【解決手段】複数の相補信号対を発生するディザ発生回路と、それぞれ異なる周波数をもつ複数の相補信号対から複数のディザ信号を生成してアナログ入力信号に加算するディザ注入回路とを備え、ディザ注入回路は、複数の相補信号対毎に備えられた容量と、各容量の一端に各一端が接続された第１及び第２のスイッチからなる複数のスイッチ対とを備え、各容量の他端は前記アナログ入力信号との加算点に接続され、クロック信号が有効の時、各第１のスイッチが各相補信号対の一方を各前記容量の一端に供給し、前記クロック信号の反転クロック信号が有効の時、各第２のスイッチが各相補信号対の他方を各容量の一端に供給するように構成される。 （もっと読む）

【課題】複数の圧縮音声ストリームの同時デコード処理に必要なワークメモリのサイズを削減する。
【解決手段】デコード処理対象の圧縮音声ストリームを読み込むためのワークメモリ１０５、それぞれ複数の、デコード処理部（第１デコード処理部１０１・・・）、出力処理部（第１出力処理部１１０・・・）を設ける。同時には何れか１つのデコード処理部がワークメモリ１０５を使用してデコード処理を行なうように、制御部１１２によって、所定の切り替え周期で各デコード処理部のデコード処理の開始と停止を順次切り替え、停止させるデコード処理部が参照していたワークメモリ１０５内の圧縮音声ストリームを、音声復号化装置の外部に退避させ、停止させていたデコード処理部のデコード処理を再開させる場合には、デコード処理を再開させるデコード処理部のために退避してある圧縮音声ストリームを退避先からワークメモリ１０５に読み込む。 （もっと読む）

【課題】本発明は、電源電圧変化や温度変化の影響により、ＤＡ変換手段、積分回路からの出力信号が変動するということはなく、出力特性が安定しているΣΔ型ＡＤ変換器およびそれを用いた角速度センサを提供することを目的とするものである。
【解決手段】本発明のΣΔ型ＡＤ変換器は、入力切替手段４４とＤＡ変換手段４８とから出力される電荷を積分しその少なくとも２つの積分値を保持する積分手段６２と、この積分手段６２から出力される少なくとも２つの積分値を所定の値と比較する比較手段６３と、この比較手段６３の出力信号を演算する演算手段７３とを備え、前記演算手段７３に、前記比較手段６３から出力される少なくとも２つの比較信号の差を演算する差分演算手段７０を設けたものである。 （もっと読む）

【課題】バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器のＳ／Ｎ比を改善すること。
【解決手段】アナログ入力信号Ｖｉｎをディジタル出力信号Ｖｏｕｔに変換するＡ／Ｄ変換器は、バンドパスΔΣ変調器により構成される。バンドパスΔΣ変調器は、所定の周波数ｆ０でバンドパス特性を示して他の周波数で減衰特性を示す共振器９２、９４と、量子化器９５と、ローカルＤ／Ａ変換器９６とを含む。アナログ入力信号とローカルＤ／Ａ変換器９６のローカルアナログ信号との差の信号が共振器９２、９４に供給される。Ａ／Ｄ変換器は、量子化器９５の入力にアナログ入力信号を供給するための加算器Ａｄｄを更に含む。また、量子化器９５のスパイクノイズによる共振器９２の入力への影響を低減する信号伝達回路１０３、１０４、１０１が、加算器Ａｄｄの入力と共振器９２の入力との間に接続される。 （もっと読む）

【課題】信号オーバーサンプリングに対するパラメータスキャン方法及び装置を提供すること。
【解決手段】装置本体は、受信したデータ値を平準化するイコライザーと、平準化されたデータをオーバーサンプルするためのサンプラーとを含む。この装置は、オーバーサンプルされたデータに対する信号監視の品質に関する情報を生成する監視モニターと、信号平準化能力に関する情報を生成する平準化モニターとを含む。さらに、この装置は、装置に対する複数のパラメータの可能な値をスキャンするためのスキャンエンジンを含む。 （もっと読む）

【課題】コストを低減させ、かつ、処理を高速に行うことができるようにする。
【解決手段】復号時、符号化・復号選択部511は、算術演算部412より供給された二値を二値連結部512に供給する。二値連結部512は、その二値を連結し、可変長二値として二値格納バッファ513へ書きこむ。二値解読部514は、その二値格納バッファ513に格納された可変長二値を順次読み出して解読し、シンタックス毎の二値として、符号化・復号選択部511に供給する。復号処理を選択する符号化・復号選択部511は、そのシンタックス毎の二値を、シンタックス要素化部414に供給する。本発明は、符号化処理と復号処理を同時に実行しない符号化復号装置に適用することができる。 （もっと読む）

【課題】マルチビットのＡＤ変換器における量子化器の判定電圧を高い精度で供給することにより高ＳＮＲを実現し、かつ簡素な回路で低消費電力動作を可能とする。
【解決手段】第１のタイミングで１つの基準電圧６に第１群キャパシタを各々接続して電荷を充電保持し、第２のタイミングで第１群キャパシタが保持した電荷を各々放出する第１スイッチトキャパシタブロック７と、第２のタイミングで第１群キャパシタが各々放出する電荷を各々第２群キャパシタに充電保持し、第１のタイミングで第２群キャパシタが保持した電荷を各々電圧に変換して出力する第２スイッチトキャパシタブロック８と、第２スイッチトキャパシタブロックから出力される複数の電圧を各レベルの判定電圧として用いてアナログ入力信号を量子化する量子化器３とを備え、複数のキャパシタに充電される大きさの相違する電荷量に基づき、１つの基準電圧から複数の判定電圧を生成する。 （もっと読む）

様々の実施態様は、入力レートでのサンプル列のサンプルレートを出力レートへ変換する。サンプル列のバージョンが、ディジタルループで生成されたタイミングエラー情報を用いて訂正される。ディジタルループは第１レートにロックされ、第２レートでクロックされる。 （もっと読む）