【課題】本実施例の一側面における電力増幅器はトランジスタの入力側と出力側の両方に高調波処理を行う整合回路を設けた場合でも発振が生じるのを抑止し、電力増幅器の安定動作を可能とすることを目的とする。
【解決手段】本実施例の一側面における電力増幅器は、基本波と高調波を含む入力信号を入力ノードで受けとり、入力信号の電力を増幅することにより出力信号を生成し、生成された出力信号を出力ノードから出力する増幅回路と、増幅回路の入力ノードに接続され、入力信号の高調波処理を行う入力整合回路と、増幅回路の出力ノードに接続され、出力信号の高調波処理を行う出力整合回路を含む。増幅回路は、入力信号の電力が所定値より大きい値からその所定値より小さい値に低下したとき、生成される出力信号に含まれる高調波の整合点における出力インピーダンスの位相を回転させる。 （もっと読む）

【課題】ユニットセルの組み合わせで形成されるすべてのループ発振を抑制することができる高周波増幅器を提供する。
【解決手段】実施の形態に係る高周波増幅器は、入力された信号を分配する分配回路と、分配回路が分配した信号を増幅するＦＥＴセルと、分配回路とＦＥＴセルのゲート端子との間に直列に接続され、キャパシタと抵抗との並列回路から構成される安定化回路と、ＦＥＴセルが増幅した信号を合成する合成回路とを備え、安定化回路をＦＥＴセルごとに配置する。 （もっと読む）

【課題】 安定した発振抑制効果が得られると共に高精度に発振が抑制できるように回路定数が調整できるようにする。
【解決手段】 回路定数を調整する回路定数調整器１６であって、終端が開放端に形成されたスタブ１６ｅと、一端１７ｂがスタブ１６ｅに接続されると共に、他端１７ａが回路定数調整対象の回路１２に接続され、かつ、抵抗値が設定可能に設けられた可変抵抗器１６ａと、可変抵抗器１６ａに制御信号を出力して、当該可変抵抗器１６ａの抵抗値を設定する抵抗値設定器１６ｃと、を備える。 （もっと読む）

【課題】発振抑制用の抵抗を備えながら高周波処理による高効率化を図る。
【解決手段】分配された高周波信号を伝送線路１４ａ，１４ｂの一端の入力部１３ａ，１３ｂに供給し、伝送線路１４ａは直列接続された伝送線路１５ａを介して被増幅用高周波信号として出力部１６ａから次段の増幅用トランジスタに供給する。伝送線路１４ｂは直列接続された伝送線路１５ｂを介して被増幅用高周波信号として出力部１６ｂから次段の増幅用トランジスタに供給する。伝送線路１４ａ，１５ａの接続点Ｐａに一端を接続したスタブ１９ａと伝送線路１４ｂ，１５ｂの接続点Ｐｂに一端を接続したスタブ１９ｂとの間に発振抑制用の抵抗Ｒ１を介挿接続した。接続点Ｐａ，Ｐｂの電位差がない場合は、抵抗Ｒ１が見えない状態となり、スタブ１９ａ，１９ｂは高周波信号処理の効率化に寄与し、抵抗Ｒ１はセルＡ，Ｂ間のループ発振の抑制させることが可能となる。 （もっと読む）

【課題】高利得の増幅器であっても空間ループを原因とした異常発振を確実に防止することができる高周波増幅器を提供する。
【解決手段】誘電体基板２上に形成されたマイクロストリップ線路３と、このマイクロストリップ線路３に接続された増幅素子１と、誘電体基板２上に載置された増幅素子１を収容する収容部７ａが形成された金属筐体７と、この金属筐体７の収容部７ａに嵌合するとともに、増幅素子１と対向する面側に第１の溝部８ｂが形成された金属体８と、金属体８の第１の溝部８ｂに嵌挿される第１の導電性ラバー９とを備え、金属筐体７の収容部７ａに金属体８を嵌合した時、第１の導電性ラバー９が誘電体基板２上に実装されている増幅素子１を押圧して、増幅素子１上の空間ループを遮断する。 （もっと読む）

【課題】高周波電力増幅器の入力端子と増幅回路の入力端子の間で発生するループ発振を抑止することができる高周波電力増幅器を提供する
【解決手段】入力端子２０と入力端子２０により入力された入力信号を分配する複数の分岐端子２１〜２４を有する導体パターン１９を備える分配回路基板４と、各分岐端子からの入力信号をそれぞれ増幅する増幅回路基板５と、増幅回路基板５からの入力信号を合成する合成回路基板６と、を備え、分配回路基板４の導体パターン１９は、絶縁基板に形成された第１導電層１９Ａと、第１導電層１９Ａ上に形成された第２導電層１９Ｂと、第２導電層１９Ｂ上に形成された第３導電層１９Ｃを有し、分配回路基板の導体パターン１９には、入力端子２０から分岐端子２１〜２４が分岐された位置に、第１導電層１９Ａと第２導電層１９Ｂのみからなる抵抗パターン部４１〜４４が形成されている。 （もっと読む）

【課題】抵抗体に半導体素子で発生した不要なマイクロ波を吸収させて高安定化が図れるとともに、たとえ抵抗体が焼損しても高い信頼性を確保できるマイクロ波半導体装置を得ること。
【解決手段】入力整合回路３は、第１の伝送線路７と並列に配置された２つの第２の伝送線路８ａ，８ｂとを備える。この２つの第２の伝送線路８ａ，８ｂ間に、該２つの第２の伝送線路８ａ，８ｂの信号入力端からの距離が異なる２つの第２の伝送線路８ａ，８ｂ上の点ａと点ｂとの間を接続する抵抗体１８ａが設けられている。 （もっと読む）

【課題】使用帯域内で平坦な利得特性と安定な動作を実現することができる安定化回路及び増幅器を得ることを目的とする。
【解決手段】抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子３の入力インピーダンスのうち、使用帯域における高域の周波数ＦＨの入力インピーダンスが、使用帯域における低域の周波数ＦＬの入力インピーダンスより高くなるように、伝送線路５及びオープンスタブ７により半導体素子３の入力インピーダンスが変成されている。これにより、使用帯域内で平坦な利得特性と安定な動作を実現することができる。 （もっと読む）

【課題】 従来のマイクロ波装置は、半導体素子の接地端子に接続された第１の先端開放スタブと接地導体パターンとが並列共振する周波数でのみ、半導体素子から発生した不要なマイクロ波を吸収させることができる。しかし、これ以外の周波数帯の不要なマイクロ波を吸収させることができないため、マイクロ波装置が発振したり、不安定動作してしまう課題があった。
【解決手段】 直流および所望の周波数で無損失、それ以外の周波数で損失回路となるような所望の周波数で１／２波長を有する伝送線路と、抵抗との並列回路からなる接地回路を介して、半導体素子の接地端子を接地した。 （もっと読む）

【課題】高周波信号の正帰還を防止可能なマイクロ波集積回路装置及びマイクロ波集積回路装置の製造方法を提供すること。
【解決手段】マイクロ波集積回路装置１は、誘電体材料により形成された基板１０の一方の主面に設けられ、マイクロストリップ線路で形成された入力端子１１と、基板１０の他方の主面に設けられコプレーナ線路で形成された出力端子１２と、基板１０の上面に配置されたマイクロ波集積回路素子２０と、を備え、入力端子１１と出力端子１２との偏波面が直交する構成とする。 （もっと読む）

【課題】雑音、消費電力の増大をさせることなくカスコード増幅器を用いた回路を安定的に動作させることのできる構成を提供する。
【解決手段】カスコード増幅器からなるユニットセルを並列に接続した回路において、ユニットセルの出力側の配線の分岐部に方向性結合器を用いる。配線を単純に分岐しただけだと、ユニットセルの出力側から見ると、配線が並列に２本接続されているように見え、分岐部の抵抗値が下がり、したがって、カスコード増幅器の出力側の抵抗が下がり、カスコード増幅器が発振しやすくなってしまう。分岐部に方向性結合器を使えば、ユニットセルの出力側の抵抗値を小さくせずに、信号を分岐することが出来る。 （もっと読む）

【課題】小形で、かつ、動作周波数の２分の１となる周波数での利得の抑圧が大きく、不要発振を抑圧して安定に動作することを可能にする。
【解決手段】半導体素子１と、半導体素子１に接続された整合回路２とを備えた高周波増幅器であって、整合回路２は利得抑圧回路を有しており、当該利得抑圧回路は、一端がグランド５に接地され、動作周波数において４分の１波長以下の電気長となる伝送線路４と、伝送線路４の他端に直列に接続されて、複数のコンデンサを直列接続して構成したコンデンサ部６と、コンデンサ部６に直列に接続された抵抗３とから構成されている。なお、コンデンサ部６と伝送線路４との代わりに、複数のＭＩＭキャパシタを直列接続して構成したＭＩＭキャパシタ部を設けてもよい。 （もっと読む）

【課題】 従来のマイクロ波増幅器では半導体素子から発生する熱雑音レベルの種々の周波数成分の不要なマイクロ波を十分吸収させることができず、吸収されないマイクロ波が増幅器内で多重反射し、これによりマイクロ波増幅器が発振したり、不安定動作してしまう課題があった。
【解決手段】 第一の抵抗と先端短絡線路との直列回路と、この直列回路に並列に接続された第二の抵抗と先端開放線路との直列回路とからなる安定化回路を、半導体素子の入力端子、出力端子のうち少なくとも一方の端子に信号路に並列に設け、かつ、第一の抵抗と第二の抵抗、先端短絡線路の長さと先端短絡線路の長さとを等しく選び、かつ、先端短絡線路の特性インピーダンスと先端開放線路の特性インピーダンスとの積が第一の抵抗あるいは第二の抵抗の２乗になるようにした。 （もっと読む）

【課題】 所要周波数帯では増幅器特性に影響を与えることなく、低周波帯から高周波帯まで広帯域に不要波を吸収でき、電圧降下を著しく小さく抑えることができるバイアス回路を得ることを目的とする。
【解決手段】 第２の伝送線路の中心位置に、長さが所望の周波数外で１／４波長を有する第２の先端開放線路を接続するとともに、第２の先端開放線路に直列に所望の周波数外の不要波を吸収するための抵抗で接続する構成とすることにより、高周波帯の不要波を全て吸収することができるようになり、広帯域に亘り安定して動作するバイアス回路を得ることができる。 （もっと読む）

【課題】分岐部におけるロスの増加およびループ発振を防止できる高周波電力増幅器。
【解決手段】入力信号を２分配する分配器１と、分配器の出力の一方を第１分配器分岐部と第２分配器分岐部で２分配する第１分配器、第１分配器の出力を増幅した信号を第１合成器分岐部と第２合成器分岐部で合成する第１合成器を備えた第１高周波電力増幅部２と、分配器の出力の他方を第４分配器分岐部、第２分配器分岐部の隣の第３分配器分岐部で２分配する第２分配器、第２分配器の出力を増幅した信号を第４合成器分岐部、第２合成器分岐部の隣の第３合成器分岐部で合成する第２合成器を備えた第２高周波電力増幅部３と、第１合成器の出力と第２合成器の出力とを合成する合成器４と、第２分配器分岐部と第３分配器分岐部との間または第２合成器分岐部と第３分配器分岐部との間に設けられた安定化回路５を備える。 （もっと読む）

【課題】基板内を伝搬するＰＰＭ漏洩波を減衰させて、電力損失の低減と回路動作特性の向上と異常発振の防止を図った高周波回路装置，高周波モジュール及び無線通信装置を提供する。
【解決手段】高周波回路装置は、スロット線路１，２とＦＥＴ２００とを誘電体基板１００の表面側に備え、スロット線路１，２と非対称なＰＤＴＬを構成するスロット線路３，４とを裏面側に備える。接地された導体板５−１，５−２が誘電体基板１００の両側面部に取り付けられ、導体板５−１（５−２）の上面部５２が表面側導体１０１に、下面部５３が裏面側導体１０２にそれぞれ接触して、表面側導体１０１と裏面側導体１０２とを導体板５−１（５−２）で短絡している。そして、誘電体基板１００の基板端１００ａ（１００ｂ）と導体板５−１（５−２）の起立部５１との間に空隙５５を画成し、基板端１００ａ（１００ｂ）を開放している。 （もっと読む）

【課題】負性抵抗の発生を防ぎつつ、所望の周波数帯域で入出力間を中和できる。
【解決手段】本発明による高周波用電力増幅器は、高周波信号が入力される入力端子４と、高周波信号に基づいた信号を出力する出力端子５とを有する３端子能動素子３と、入力端子４と出力端子５との間に設けられ、少なくとも１つの直列共振回路を形成する容量素子２及び伝送線路１とを備える。ここで、３端子能動素子３は、入力端子４と出力端子５間に帰還容量を有し、伝送線路１と帰還容量とは並列共振回路を形成する。又、伝送線路１は、直列共振回路の共振周波数である直列共振周波数ｆ_ｉｏにおいて、オープンスタブとして機能する。 （もっと読む）

【課題】ＮＦが良好な低雑音増幅装置を提供することを目的とする。
【解決手段】サーキュレータ５３の出力端子５３ｃが共通端子に接続された切替スイッチ５４と、この切替スイッチ５４の一方の端子とグランドとに挿入された無反射終端器５５と、低雑音増幅器２５の出力側に一方端が接続されるとともに、高周波信号の波長に対してほぼ１／４の長さを有した線路５６と、この線路５６の他方端に共通端子が接続されるとともに、一方の端子にグランドが接続された切替スイッチ５７とを設け、バイパス回路は、切替スイッチ５４と切替スイッチ５７との他方の端子間同士の間に接続され、制御部５９は検出回路３０から低雑音増幅器２５が故障している旨の信号を得た場合に、切替スイッチ５４、５７を共に他方の端子側へ切り替えるものである。これにより高周波信号が通過する信号ラインに切替スイッチ５４、５７が挿入されないので、信号の損失が小さくできる。 （もっと読む）

【課題】 利得、出力電力及び効率を劣化させることなく動作の安定性を向上させることができるカスコード接続回路を得る。
【解決手段】 ２つの電解効果型トランジスタ（以下、「ＦＥＴ」という。）がカスコード接続されたカスコード接続回路であって、ソース端子が接地された第１のＦＥＴと、ソース端子が第１のＦＥＴのドレイン端子に接続された第２のＦＥＴと、第１のＦＥＴのソース端子と第２のＦＥＴのゲート端子との間に直列接続された第１の抵抗及び第１のコンデンサとを備え、第１の抵抗の抵抗値と第１のコンデンサの容量値との積が、動作周波数に対応する周期の０．１倍以下である。 （もっと読む）

【課題】 異常発振の原因となる帯域外信号の電力を抵抗器で消費させることにより、所望の安定した動作特性を奏する高周波能動装置，高周波モジュール及び通信装置を提供する。
【解決手段】 入力部２と出力部３とトランジスタ４とを備え、入力部２（出力部３）は、第１スロットライン５（第２スロットライン６）と１対の第１ＤＣカットライン５１−１，５１−２（第２ＤＣカットライン６１−１，６１−２）とを有している。各第１ＤＣカットライン５１−１（５１−２）（第２ＤＣカットライン６１−１（６１−２））は、ショートスタブ５２，５３（６２，６３）を有している。ショートスタブ５２（６２）は、帯域内信号用のショートスタブであり、ショートスタブ５３（６３）は、帯域外信号用のショートスタブである。そして、電力消費用の抵抗器７が、ショートスタブ５３（６３）の付け根に取り付けられている。 （もっと読む）