安定化回路及び増幅器
【課題】使用帯域内で平坦な利得特性と安定な動作を実現することができる安定化回路及び増幅器を得ることを目的とする。
【解決手段】抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されている。これにより、使用帯域内で平坦な利得特性と安定な動作を実現することができる。
【解決手段】抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されている。これにより、使用帯域内で平坦な利得特性と安定な動作を実現することができる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、マイクロ波やミリ波で使用される安定化回路及び増幅器に関するものである。
【背景技術】
【0002】
図11は以下の特許文献1に開示されている従来の増幅器を示す構成図である。
図11の増幅器は、入力端子51と出力端子57の間に、抵抗52、1/4波長の伝送線路53、抵抗54、整合回路55及び半導体素子56が接続されている。
ただし、図11では、半導体素子56と整合回路55を接続するワイヤや、出力整合回路などを省略している。
【0003】
半導体素子56の入力インピーダンスは、整合回路55によって変成されている。
即ち、図12のスミスチャート上で、使用帯域における低域の周波数FLから高域の周波数FHにかけて50Ωを巻くように変成されている。
図11の増幅器は、抵抗52,54及び1/4波長の伝送線路53により安定化が図られているが、入力端子51から半導体素子56側を見た入力インピーダンスは、やはり、低域の周波数FLから高域の周波数FHにかけて50Ωを巻くように変成されている。
【0004】
このため、入力端子51における反射特性は、使用帯域における低域から高域にかけてほぼ同じような特性となり、使用帯域内で均一な反射特性が得られる。
また、半導体素子56の入力インピーダンスにばらつきが生じても、ばらつく方向の差異による反射特性の劣化量が平均的には同じであり、安定な動作が可能になる効果が得られる。
ただし、半導体素子56は、低域ほど最大有能利得(MAG:Maximum Available Gain)/最大安定利得(MSG:Maximum Stable Gain)が高いため、入力端子51において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数FLほど高くなり、平坦な特性とならなくなる。
【0005】
【特許文献1】特開平5−136607号公報(段落番号[0008]、図2)
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来の増幅器は以上のように構成されているので、入力端子51において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数FLほど高くなり、平坦な特性とならなくなるなどの課題があった。
【0007】
この発明は上記のような課題を解決するためになされたもので、使用帯域内で平坦な利得特性と安定な動作を実現することができる安定化回路及び増幅器を得ることを目的とする。
【課題を解決するための手段】
【0008】
この発明に係る安定化回路は、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、伝送線路及びオープンスタブにより半導体素子の入力インピーダンスが変成されているようにしたものである。
【発明の効果】
【0009】
この発明によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、伝送線路及びオープンスタブにより半導体素子の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果がある。
【発明を実施するための最良の形態】
【0010】
実施の形態1.
図1はこの発明の実施の形態1による増幅器を示す等価回路図である。
図1において、安定化回路2は一端が入力端子1と接続され、他端が半導体素子3のゲート端子と接続されており、安定化回路2は半導体素子3の入力インピーダンスを変成するとともに、安定化を図る回路である。
半導体素子3はゲート端子が安定化回路2の伝送線路5と接続されており、ゲート端子から入力された信号を増幅して出力端子4に出力する。
半導体素子3としては、例えば、FETなどの素子が該当するが、FETに限るものではなく、例えば、HBTやIGBTなどの素子でもよい。
【0011】
図1の例では、安定化回路2は、伝送線路5と抵抗6からなる直列回路と、その直列回路に接続されているオープンスタブ7から構成されている。
また、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されている。
図1では、安定化回路2と半導体素子3を接続するワイヤや、出力整合回路などを省略している。
図2は半導体素子3の入力インピーダンスを表しているスミスチャートを示す説明図である。
【0012】
次に動作について説明する。
安定化回路2の伝送線路5と半導体素子3の接続点から、半導体素子3側を見た半導体素子3の入力インピーダンスは、使用周波数が低い場合、図2(a)に示すように、使用帯域における低域の周波数FLから高域の周波数FHにかけて容量性領域に存在している。
【0013】
このような半導体素子3の入力インピーダンスは、図2(b)に示すように、安定化回路2の伝送線路5によって誘導性領域に変成される。
また、半導体素子3の入力インピーダンスは、図2(c)に示すように、安定化回路2のオープンスタブ7によって、高域の周波数FHが実軸上付近に変成される。
このとき、高域の周波数FHの入力インピーダンスと比較して、低域の周波数FLの入力インピーダンスは低くなる。
【0014】
安定化回路2には抵抗6が装荷されているので、安定化が図られるが、低域の周波数FLの入力インピーダンスが、高域の周波数FHの入力インピーダンスより低いため、入力端子1から信号が入力されると、抵抗6による入力信号の消費は低域の周波数FLの方が大きくなる。
したがって、安定性については、高域の周波数FHと比較して、低域の周波数FLで大きく向上する。
【0015】
これに対して、半導体素子3では、低域と比べて高域ほど安定性がよいため、安定化回路2によって低域での安定性が高められることにより、使用帯域内では安定性が平均的によくなる。
また、半導体素子3では、低域と比べて高域ほどMAG/MSGが低いため、安定化回路2によって低域での利得が低下することにより、使用帯域内でのMAG/MSGの平坦性が向上する。
【0016】
ここで、図3は安定係数とMAG/MSGの計算結果を示す説明図である。
図3は、使用帯域がC帯の0.93FOから1.07FOの範囲である場合、安定係数とMAG/MSGが使用帯域内で均一によくなっていることを示している。
したがって、この実施の形態1によれば、使用帯域内で平坦な利得特性が得られることが理解される。
【0017】
以上で明らかなように、この実施の形態1によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果を奏する。
【0018】
なお、この実施の形態1では、半導体素子3の入力インピーダンスが低域の周波数FLから高域の周波数FHにかけて容量性領域に存在しているものについて示したが(図2(a)を参照)、使用周波数が高く、誘導性領域に存在していてもよい。
この場合も、高域の周波数FHの入力インピーダンスが、低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7によって半導体素子3の入力インピーダンスを変成すれば、同様の効果を奏することができる。
【0019】
また、この実施の形態1では、安定化回路2の伝送線路5が半導体素子3のゲート端子と接続されているものを示したが、安定化回路2の伝送線路5が半導体素子3のドレイン端子と接続されているようにしてもよい。
【0020】
実施の形態2.
上記実施の形態1では、安定化回路2が伝送線路5、抵抗6及びオープンスタブ7から構成されているものについて示したが、図4に示すように、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態1と同様の効果を奏することができる。
【0021】
また、図5に示すように、2個の半導体素子3a,3bが整合回路基板8と電気的に接続されていてもよく、同様の効果を奏することができる。
図5において、4a,4bは出力端子である。
【0022】
実施の形態3.
上記実施の形態1,2では、安定化回路2が抵抗6を装荷しているものについて示したが、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスと、使用帯域における高域の周波数FHの入力インピーダンスとの間に設定されているようにしてもよい。
【0023】
この場合も、上記実施の形態1,2と同様の効果が得られるが、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスより大きく、使用帯域における高域の周波数FHの入力インピーダンスより小さいため、高域より低域の方が、より抵抗6における入力信号の消費が大きくなる。
このため、上記実施の形態1,2よりも更に平坦な利得特性が得られるという効果を奏する。
【0024】
実施の形態4.
上記実施の形態2では、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているものについて示したが(図4、図5を参照)、図6に示すように、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8と電気的に接続されている別の基板9の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態2と同様の効果を奏することができる。
また、安定化回路2の伝送線路5及びオープンスタブ7a,7bを高誘電率基板である整合回路基板8に形成するようにすれば、配線パターンの小形化を図ることができる。
【0025】
なお、図6のように構成する場合でも、上記実施の形態3と同様に、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスと、使用帯域における高域の周波数FHの入力インピーダンスとの間に設定されているようにしてもよいことは言うまでもない。
【0026】
実施の形態5.
上記実施の形態2では、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているものについて示したが(図4、図5を参照)、図7に示すように、安定化回路2の抵抗10a,10bが整合回路基板8の薄膜抵抗によって伝送線路5上にT字形に形成されているようにしてもよい。
【0027】
この場合も、上記実施の形態2と同様の効果が得られるが、安定化回路2の伝送線路5上に抵抗10a,10bがT字形に形成されているので、2個の半導体素子3a,3bの間の経路上に抵抗が形成され、ループ発振を抑圧することができる効果を奏する。
なお、低域の周波数FLと高域の周波数FHにおける入力インピーダンスの大きさが、上記実施の形態1に示した関係が満足すれば、図8に示すように、半導体素子3a,3bの近傍に別のオープンスタブ11a,11bがあってもよい。
【0028】
実施の形態6.
上記実施の形態5では、安定化回路2の抵抗10a,10bが伝送線路5上にT字形に形成されているものについて示したが、図9に示すように、整合回路基板8と電気的に接続されている別の基板9の薄膜抵抗によって抵抗12を形成し、その抵抗12と抵抗10aによって安定化を図るようにしてもよい。
【0029】
この場合も、上記実施の形態5と同様の効果が得られるが、伝送線路5とオープンスタブ7a,7bを高誘電率基板である整合回路基板8に形成するようにすれば、配線パターンの小形化を図ることができる効果を奏する。
また、入力信号に対して垂直に配置されている配線パターンを含む抵抗12を低誘電率基板である基板9に形成するようにすれば、抵抗の耐電圧を高めることができる効果を奏する。
【0030】
実施の形態7.
図10はこの発明の実施の形態7による増幅器を示す平面図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
図10の例では、図5の伝送線路5が半導体素子3a,3bと整合回路基板8を電気的に接続するワイヤ13a,13bで代用され、図5のオープンスタブ7a,7bがワイヤ13a,13bをボンディングする配線パターン14a,14bで代用されている。
【0031】
図10のワイヤ13a,13bは、半導体素子3a,3bの入力インピーダンスを誘導性領域に変成する機能があり、ワイヤ13a,13bをボンディングする配線パターン14a,14bは容量性の成分を有するため、半導体素子3a,3bの入力インピーダンスを容量性領域側に変成する機能がある。
したがって、この実施の形態7の場合も、上記実施の形態1と同様に動作して、同様の利点を有する。
この実施の形態7の場合、図5の伝送線路5がワイヤ13a,13bで代用され、図5のオープンスタブ7a,7bが配線パターン14a,14bで代用されるため、小形化を図ることができる効果を奏する。
【図面の簡単な説明】
【0032】
【図1】この発明の実施の形態1による増幅器を示す等価回路図である。
【図2】半導体素子の入力インピーダンスを表しているスミスチャートを示す説明図である。
【図3】安定係数とMAG/MSGの計算結果を示す説明図である。
【図4】この発明の実施の形態2による増幅器を示す平面図である。
【図5】この発明の実施の形態2による増幅器を示す平面図である。
【図6】この発明の実施の形態4による増幅器を示す平面図である。
【図7】この発明の実施の形態5による増幅器を示す平面図である。
【図8】この発明の実施の形態5による増幅器を示す平面図である。
【図9】この発明の実施の形態6による増幅器を示す平面図である。
【図10】この発明の実施の形態7による増幅器を示す平面図である。
【図11】特許文献1に開示されている従来の増幅器を示す構成図である。
【図12】半導体素子の入力インピーダンスを表しているスミスチャートを示す説明図である。
【符号の説明】
【0033】
1 入力端子、2 安定化回路、3,3a,3b 半導体素子、4,4a,4b 出力端子、5 伝送線路、6 抵抗、7,7a,7b オープンスタブ、8 整合回路基板、9 別の基板、10a,10b 抵抗、11a,11b オープンスタブ、12 抵抗、13a,13b ワイヤ、14a,14b 配線パターン、51 入力端子、52 抵抗、53 1/4波長の伝送線路、54 抵抗、55 整合回路、56 半導体素子、57 出力端子。
【技術分野】
【0001】
この発明は、マイクロ波やミリ波で使用される安定化回路及び増幅器に関するものである。
【背景技術】
【0002】
図11は以下の特許文献1に開示されている従来の増幅器を示す構成図である。
図11の増幅器は、入力端子51と出力端子57の間に、抵抗52、1/4波長の伝送線路53、抵抗54、整合回路55及び半導体素子56が接続されている。
ただし、図11では、半導体素子56と整合回路55を接続するワイヤや、出力整合回路などを省略している。
【0003】
半導体素子56の入力インピーダンスは、整合回路55によって変成されている。
即ち、図12のスミスチャート上で、使用帯域における低域の周波数FLから高域の周波数FHにかけて50Ωを巻くように変成されている。
図11の増幅器は、抵抗52,54及び1/4波長の伝送線路53により安定化が図られているが、入力端子51から半導体素子56側を見た入力インピーダンスは、やはり、低域の周波数FLから高域の周波数FHにかけて50Ωを巻くように変成されている。
【0004】
このため、入力端子51における反射特性は、使用帯域における低域から高域にかけてほぼ同じような特性となり、使用帯域内で均一な反射特性が得られる。
また、半導体素子56の入力インピーダンスにばらつきが生じても、ばらつく方向の差異による反射特性の劣化量が平均的には同じであり、安定な動作が可能になる効果が得られる。
ただし、半導体素子56は、低域ほど最大有能利得(MAG:Maximum Available Gain)/最大安定利得(MSG:Maximum Stable Gain)が高いため、入力端子51において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数FLほど高くなり、平坦な特性とならなくなる。
【0005】
【特許文献1】特開平5−136607号公報(段落番号[0008]、図2)
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来の増幅器は以上のように構成されているので、入力端子51において、使用帯域内で均一な反射特性が得られるようにされている場合、得られる利得が低域の周波数FLほど高くなり、平坦な特性とならなくなるなどの課題があった。
【0007】
この発明は上記のような課題を解決するためになされたもので、使用帯域内で平坦な利得特性と安定な動作を実現することができる安定化回路及び増幅器を得ることを目的とする。
【課題を解決するための手段】
【0008】
この発明に係る安定化回路は、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、伝送線路及びオープンスタブにより半導体素子の入力インピーダンスが変成されているようにしたものである。
【発明の効果】
【0009】
この発明によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、伝送線路及びオープンスタブにより半導体素子の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果がある。
【発明を実施するための最良の形態】
【0010】
実施の形態1.
図1はこの発明の実施の形態1による増幅器を示す等価回路図である。
図1において、安定化回路2は一端が入力端子1と接続され、他端が半導体素子3のゲート端子と接続されており、安定化回路2は半導体素子3の入力インピーダンスを変成するとともに、安定化を図る回路である。
半導体素子3はゲート端子が安定化回路2の伝送線路5と接続されており、ゲート端子から入力された信号を増幅して出力端子4に出力する。
半導体素子3としては、例えば、FETなどの素子が該当するが、FETに限るものではなく、例えば、HBTやIGBTなどの素子でもよい。
【0011】
図1の例では、安定化回路2は、伝送線路5と抵抗6からなる直列回路と、その直列回路に接続されているオープンスタブ7から構成されている。
また、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されている。
図1では、安定化回路2と半導体素子3を接続するワイヤや、出力整合回路などを省略している。
図2は半導体素子3の入力インピーダンスを表しているスミスチャートを示す説明図である。
【0012】
次に動作について説明する。
安定化回路2の伝送線路5と半導体素子3の接続点から、半導体素子3側を見た半導体素子3の入力インピーダンスは、使用周波数が低い場合、図2(a)に示すように、使用帯域における低域の周波数FLから高域の周波数FHにかけて容量性領域に存在している。
【0013】
このような半導体素子3の入力インピーダンスは、図2(b)に示すように、安定化回路2の伝送線路5によって誘導性領域に変成される。
また、半導体素子3の入力インピーダンスは、図2(c)に示すように、安定化回路2のオープンスタブ7によって、高域の周波数FHが実軸上付近に変成される。
このとき、高域の周波数FHの入力インピーダンスと比較して、低域の周波数FLの入力インピーダンスは低くなる。
【0014】
安定化回路2には抵抗6が装荷されているので、安定化が図られるが、低域の周波数FLの入力インピーダンスが、高域の周波数FHの入力インピーダンスより低いため、入力端子1から信号が入力されると、抵抗6による入力信号の消費は低域の周波数FLの方が大きくなる。
したがって、安定性については、高域の周波数FHと比較して、低域の周波数FLで大きく向上する。
【0015】
これに対して、半導体素子3では、低域と比べて高域ほど安定性がよいため、安定化回路2によって低域での安定性が高められることにより、使用帯域内では安定性が平均的によくなる。
また、半導体素子3では、低域と比べて高域ほどMAG/MSGが低いため、安定化回路2によって低域での利得が低下することにより、使用帯域内でのMAG/MSGの平坦性が向上する。
【0016】
ここで、図3は安定係数とMAG/MSGの計算結果を示す説明図である。
図3は、使用帯域がC帯の0.93FOから1.07FOの範囲である場合、安定係数とMAG/MSGが使用帯域内で均一によくなっていることを示している。
したがって、この実施の形態1によれば、使用帯域内で平坦な利得特性が得られることが理解される。
【0017】
以上で明らかなように、この実施の形態1によれば、抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、半導体素子3の入力インピーダンスのうち、使用帯域における高域の周波数FHの入力インピーダンスが、使用帯域における低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7により半導体素子3の入力インピーダンスが変成されているように構成したので、使用帯域内で平坦な利得特性と安定な動作を実現することができる効果を奏する。
【0018】
なお、この実施の形態1では、半導体素子3の入力インピーダンスが低域の周波数FLから高域の周波数FHにかけて容量性領域に存在しているものについて示したが(図2(a)を参照)、使用周波数が高く、誘導性領域に存在していてもよい。
この場合も、高域の周波数FHの入力インピーダンスが、低域の周波数FLの入力インピーダンスより高くなるように、伝送線路5及びオープンスタブ7によって半導体素子3の入力インピーダンスを変成すれば、同様の効果を奏することができる。
【0019】
また、この実施の形態1では、安定化回路2の伝送線路5が半導体素子3のゲート端子と接続されているものを示したが、安定化回路2の伝送線路5が半導体素子3のドレイン端子と接続されているようにしてもよい。
【0020】
実施の形態2.
上記実施の形態1では、安定化回路2が伝送線路5、抵抗6及びオープンスタブ7から構成されているものについて示したが、図4に示すように、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態1と同様の効果を奏することができる。
【0021】
また、図5に示すように、2個の半導体素子3a,3bが整合回路基板8と電気的に接続されていてもよく、同様の効果を奏することができる。
図5において、4a,4bは出力端子である。
【0022】
実施の形態3.
上記実施の形態1,2では、安定化回路2が抵抗6を装荷しているものについて示したが、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスと、使用帯域における高域の周波数FHの入力インピーダンスとの間に設定されているようにしてもよい。
【0023】
この場合も、上記実施の形態1,2と同様の効果が得られるが、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスより大きく、使用帯域における高域の周波数FHの入力インピーダンスより小さいため、高域より低域の方が、より抵抗6における入力信号の消費が大きくなる。
このため、上記実施の形態1,2よりも更に平坦な利得特性が得られるという効果を奏する。
【0024】
実施の形態4.
上記実施の形態2では、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているものについて示したが(図4、図5を参照)、図6に示すように、安定化回路2の伝送線路5及びオープンスタブ7a,7bが、半導体素子3と電気的に接続されている整合回路基板8の表面の配線パターンによって形成され、安定化回路2の抵抗6が整合回路基板8と電気的に接続されている別の基板9の薄膜抵抗によって形成されているようにしてもよく、上記実施の形態2と同様の効果を奏することができる。
また、安定化回路2の伝送線路5及びオープンスタブ7a,7bを高誘電率基板である整合回路基板8に形成するようにすれば、配線パターンの小形化を図ることができる。
【0025】
なお、図6のように構成する場合でも、上記実施の形態3と同様に、抵抗6の抵抗値が、使用帯域における低域の周波数FLの入力インピーダンスと、使用帯域における高域の周波数FHの入力インピーダンスとの間に設定されているようにしてもよいことは言うまでもない。
【0026】
実施の形態5.
上記実施の形態2では、安定化回路2の抵抗6が整合回路基板8の薄膜抵抗によって形成されているものについて示したが(図4、図5を参照)、図7に示すように、安定化回路2の抵抗10a,10bが整合回路基板8の薄膜抵抗によって伝送線路5上にT字形に形成されているようにしてもよい。
【0027】
この場合も、上記実施の形態2と同様の効果が得られるが、安定化回路2の伝送線路5上に抵抗10a,10bがT字形に形成されているので、2個の半導体素子3a,3bの間の経路上に抵抗が形成され、ループ発振を抑圧することができる効果を奏する。
なお、低域の周波数FLと高域の周波数FHにおける入力インピーダンスの大きさが、上記実施の形態1に示した関係が満足すれば、図8に示すように、半導体素子3a,3bの近傍に別のオープンスタブ11a,11bがあってもよい。
【0028】
実施の形態6.
上記実施の形態5では、安定化回路2の抵抗10a,10bが伝送線路5上にT字形に形成されているものについて示したが、図9に示すように、整合回路基板8と電気的に接続されている別の基板9の薄膜抵抗によって抵抗12を形成し、その抵抗12と抵抗10aによって安定化を図るようにしてもよい。
【0029】
この場合も、上記実施の形態5と同様の効果が得られるが、伝送線路5とオープンスタブ7a,7bを高誘電率基板である整合回路基板8に形成するようにすれば、配線パターンの小形化を図ることができる効果を奏する。
また、入力信号に対して垂直に配置されている配線パターンを含む抵抗12を低誘電率基板である基板9に形成するようにすれば、抵抗の耐電圧を高めることができる効果を奏する。
【0030】
実施の形態7.
図10はこの発明の実施の形態7による増幅器を示す平面図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
図10の例では、図5の伝送線路5が半導体素子3a,3bと整合回路基板8を電気的に接続するワイヤ13a,13bで代用され、図5のオープンスタブ7a,7bがワイヤ13a,13bをボンディングする配線パターン14a,14bで代用されている。
【0031】
図10のワイヤ13a,13bは、半導体素子3a,3bの入力インピーダンスを誘導性領域に変成する機能があり、ワイヤ13a,13bをボンディングする配線パターン14a,14bは容量性の成分を有するため、半導体素子3a,3bの入力インピーダンスを容量性領域側に変成する機能がある。
したがって、この実施の形態7の場合も、上記実施の形態1と同様に動作して、同様の利点を有する。
この実施の形態7の場合、図5の伝送線路5がワイヤ13a,13bで代用され、図5のオープンスタブ7a,7bが配線パターン14a,14bで代用されるため、小形化を図ることができる効果を奏する。
【図面の簡単な説明】
【0032】
【図1】この発明の実施の形態1による増幅器を示す等価回路図である。
【図2】半導体素子の入力インピーダンスを表しているスミスチャートを示す説明図である。
【図3】安定係数とMAG/MSGの計算結果を示す説明図である。
【図4】この発明の実施の形態2による増幅器を示す平面図である。
【図5】この発明の実施の形態2による増幅器を示す平面図である。
【図6】この発明の実施の形態4による増幅器を示す平面図である。
【図7】この発明の実施の形態5による増幅器を示す平面図である。
【図8】この発明の実施の形態5による増幅器を示す平面図である。
【図9】この発明の実施の形態6による増幅器を示す平面図である。
【図10】この発明の実施の形態7による増幅器を示す平面図である。
【図11】特許文献1に開示されている従来の増幅器を示す構成図である。
【図12】半導体素子の入力インピーダンスを表しているスミスチャートを示す説明図である。
【符号の説明】
【0033】
1 入力端子、2 安定化回路、3,3a,3b 半導体素子、4,4a,4b 出力端子、5 伝送線路、6 抵抗、7,7a,7b オープンスタブ、8 整合回路基板、9 別の基板、10a,10b 抵抗、11a,11b オープンスタブ、12 抵抗、13a,13b ワイヤ、14a,14b 配線パターン、51 入力端子、52 抵抗、53 1/4波長の伝送線路、54 抵抗、55 整合回路、56 半導体素子、57 出力端子。
【特許請求の範囲】
【請求項1】
抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記伝送線路及び上記オープンスタブにより上記半導体素子の入力インピーダンスが変成されていることを特徴とする安定化回路。
【請求項2】
抵抗の抵抗値が、使用帯域における低域の周波数の入力インピーダンスと、使用帯域における高域の周波数の入力インピーダンスとの間に設定されていることを特徴とする請求項1記載の安定化回路。
【請求項3】
伝送線路及びオープンスタブが半導体素子と電気的に接続されている整合回路基板の配線パターンによって形成され、抵抗が上記整合回路基板と電気的に接続されている別の基板の薄膜抵抗によって形成されていることを特徴とする請求項1または請求項2記載の安定化回路。
【請求項4】
伝送線路及びオープンスタブが半導体素子と電気的に接続されている整合回路基板の配線パターンによって形成され、抵抗が上記整合回路基板の薄膜抵抗によって上記伝送線路上にT字形に形成されていることを特徴とする請求項1または請求項2記載の安定化回路。
【請求項5】
抵抗が整合回路基板と電気的に接続されている別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されていることを特徴とする請求項4記載の安定化回路。
【請求項6】
伝送線路が半導体素子と整合回路基板を電気的に接続するワイヤで代用され、オープンスタブが上記ワイヤをボンディングする配線パターンで代用されていることを特徴とする請求項4記載の安定化回路。
【請求項7】
オープンスタブが伝送線路と抵抗からなる直列回路に接続されている安定化回路と、上記安定化回路の直列回路と接続されている半導体素子とを備えた増幅器において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記安定化回路の伝送線路及びオープンスタブにより上記半導体素子の入力インピーダンスが変成されていることを特徴とする増幅器。
【請求項1】
抵抗がオープンスタブと伝送線路からなる回路に接続されており、上記回路の一端が半導体素子と接続されている安定化回路において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記伝送線路及び上記オープンスタブにより上記半導体素子の入力インピーダンスが変成されていることを特徴とする安定化回路。
【請求項2】
抵抗の抵抗値が、使用帯域における低域の周波数の入力インピーダンスと、使用帯域における高域の周波数の入力インピーダンスとの間に設定されていることを特徴とする請求項1記載の安定化回路。
【請求項3】
伝送線路及びオープンスタブが半導体素子と電気的に接続されている整合回路基板の配線パターンによって形成され、抵抗が上記整合回路基板と電気的に接続されている別の基板の薄膜抵抗によって形成されていることを特徴とする請求項1または請求項2記載の安定化回路。
【請求項4】
伝送線路及びオープンスタブが半導体素子と電気的に接続されている整合回路基板の配線パターンによって形成され、抵抗が上記整合回路基板の薄膜抵抗によって上記伝送線路上にT字形に形成されていることを特徴とする請求項1または請求項2記載の安定化回路。
【請求項5】
抵抗が整合回路基板と電気的に接続されている別の基板の薄膜抵抗と、上記整合回路基板の薄膜抵抗とによって形成されていることを特徴とする請求項4記載の安定化回路。
【請求項6】
伝送線路が半導体素子と整合回路基板を電気的に接続するワイヤで代用され、オープンスタブが上記ワイヤをボンディングする配線パターンで代用されていることを特徴とする請求項4記載の安定化回路。
【請求項7】
オープンスタブが伝送線路と抵抗からなる直列回路に接続されている安定化回路と、上記安定化回路の直列回路と接続されている半導体素子とを備えた増幅器において、上記半導体素子の入力インピーダンスのうち、使用帯域における高域の周波数の入力インピーダンスが、使用帯域における低域の周波数の入力インピーダンスより高くなるように、上記安定化回路の伝送線路及びオープンスタブにより上記半導体素子の入力インピーダンスが変成されていることを特徴とする増幅器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−303027(P2009−303027A)
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願番号】特願2008−156759(P2008−156759)
【出願日】平成20年6月16日(2008.6.16)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願日】平成20年6月16日(2008.6.16)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]