【課題】ユニットセルの組み合わせで形成されるすべてのループ発振を抑制することができる高周波増幅器を提供する。
【解決手段】実施の形態に係る高周波増幅器は、入力された信号を分配する分配回路と、分配回路が分配した信号を増幅するＦＥＴセルと、分配回路とＦＥＴセルのゲート端子との間に直列に接続され、キャパシタと抵抗との並列回路から構成される安定化回路と、ＦＥＴセルが増幅した信号を合成する合成回路とを備え、安定化回路をＦＥＴセルごとに配置する。 （もっと読む）

【課題】ＩＣチップのプロセスばらつきによって高周波特性がばらついた場合でも、回路特性を最適化できるＩＣチップを基板にフリップチップ実装する無線装置を提供する。
【解決手段】無線装置は、マイクロ波、ミリ波帯の電力増幅器用高周波ＩＣチップ１００、バンプ１０２、入力端子１０３、出力端子１０４、基板１０５、アンダーフィル１０６、プロセスばらつき検出部１１０を有する。プロセスばらつき検出部は、プロセスばらつきによる回路特性の変動量をモニタし、モニタされた回路特性の変動量を用いて、算出されたパラーメータを有するアンダーフィル１０６が、基板１０５とミリ波帯の電力増幅器用高周波ＩＣチップ１００との間に充填されることで、プロセスばらつき及びアンダーフィルの影響があっても、所望の回路特性が得られる無線装置を提供できる。 （もっと読む）

【課題】接続される低雑音増幅器の破壊を防止すると共に、この増幅器の飽和の範囲を狭くし正常動作の範囲を広くすることが可能なリミッター回路を提供すること。
【解決手段】一例のリミッター回路は、高周波入力端子に接続され、一定の飽和入力電力範囲を有する低雑音増幅器の入力端子と接地との間に接続されたＰＩＮダイオードと、前記低雑音増幅器の入力端子に一端を接続され他端は接地される、所定周波数の１／４波長の長さの伝送線路と、前記低雑音増幅器の入力端子に前記飽和入力電力範囲に入る信号が入力されるときに、前記伝送線路の他端と接地との間に、直列接続される電力設定用抵抗器及び定電圧電源を接続し、前記低雑音増幅器の入力端子に入る信号を、この範囲より電力の小さい正常入力電力範囲の信号に下げて前記低雑音増幅器の入力端子に入力する手段と、を有する。 （もっと読む）

【課題】電力増幅回路の周波数特性を広帯域化する。
【解決手段】それぞれが互いに異なる周波数（ｆ１−ｆｎ）で整合が取られた差動プッシュプル増幅器（ＰＡ１−ＰＡｎ）の出力を、二次インダクタ（Ｌ１２−Ｌｎ２）で共通に合成して出力する。各差動プッシュプル増幅器は、差動信号入力端子にぞれぞれ接続される増幅器対で構成され、差動プッシュプル増幅器の出力にはキャパシタ（Ｃ１−Ｃｎ）とインダクタ（Ｌ１１−Ｌ１ｎ）の並列共振回路を接続し、共振周波数を変更して整合周波数を調整する。 （もっと読む）

【課題】 安定した発振抑制効果が得られると共に高精度に発振が抑制できるように回路定数が調整できるようにする。
【解決手段】 回路定数を調整する回路定数調整器１６であって、終端が開放端に形成されたスタブ１６ｅと、一端１７ｂがスタブ１６ｅに接続されると共に、他端１７ａが回路定数調整対象の回路１２に接続され、かつ、抵抗値が設定可能に設けられた可変抵抗器１６ａと、可変抵抗器１６ａに制御信号を出力して、当該可変抵抗器１６ａの抵抗値を設定する抵抗値設定器１６ｃと、を備える。 （もっと読む）

【課題】ドハティ増幅装置の効率低下を防止する。
【解決手段】ドハティ増幅装置は、メインアンプを構成するメインアンプデバイス１と、ピークアンプを構成するピークアンプデバイス２と、メインアンプデバイス１及びピークアンプ２が実装された基板１５とを有している。メインアンプデバイス１は、第１デバイス本体１ｃ、第１入力端子１ａ、及び、第１出力端子１ｂを備え、第１入力端子１ａ及び第１出力端子１ｂが第１デバイス本体１ｃを挟んで対向して配置されている。ピークアンプデバイス２は、第２デバイス本体２ｃ、第２入力端子２ａ、及び、第２出力端子２ｂを備え、第２入力端子２ａ及び第２出力端子２ｂが第２デバイス本体２ｃを挟んで対向して配置されている。ピークアンプデバイス２は、メインアンプデバイス１の位置に対して、メインアンプデバイス１の第１入力端子から第１出力端子に向かう入出力方向Ｄｓにずれた位置に、実装されている。 （もっと読む）

【課題】、高出力動作が可能なカレントリユース電子回路を提供すること。
【解決手段】第１端子、第２端子および制御端子を有し、前記第１端子が接地された第１トランジスタＴ１と、第１端子、第２端子および制御端子を有し、前記制御端子に前記第１トランジスタの第２端子が接続され、前記第１端子が前記第１トランジスタの前記第２端子と高周波的に接続され、前記第２端子に直流電源が接続される第２トランジスタＴ２と、前記第１トランジスタの第２端子と前記第２トランジスタの制御端子との間のノードに一端が接続され、他端が前記第２トランジスタの第１端子に接続された第１抵抗Ｒ１と、を具備した電子回路。 （もっと読む）

【課題】２倍波処理回路の動作の阻害を防ぎ、動作効率の劣化を防ぐ能動回路を得る。
【解決手段】バイアス回路５において、基本波整合回路４の出力側に接続され、基本波周波数成分を全通過させ、２倍波周波数成分を反射するフィルタ回路５１と、基本波整合回路４の出力側とフィルタ回路５１との間に接続され、基本波周波数で並列共振し、２倍波周波数に対してほぼ純抵抗となる２倍波吸収回路５２と、２倍波吸収回路５２に接続され、バイアス電圧を供給するバイアス電圧供給回路５３とを備えた。
バイアス回路５において、２倍波周波数成分を高周波トランジスタ２側に反射させずに吸収することによって、２倍波処理回路３とバイアス回路５とで並列共振を起こすことがなく、その結果、２倍波処理回路３の動作の阻害を防ぎ、動作効率の劣化を防ぐ能動回路を得ることができる。 （もっと読む）

【課題】高周波動作と、低コスト化および小型化とを両立させることが可能な高調波抑圧回路を得ること。
【解決手段】基本波の１／８波長の長さを有し、一端が入力端１６ａを形成し、他端が出力端１６ｂを形成する主線路１０と、一端が主線路１０の入力端１６ａに接続された基本波の１／４波長の長さを有する第１の線路１１ａと、第１の線路１１ａの他端に一端が接続された抵抗体１４および基本波の１／４波長の長さを有する第１のオープンスタブ１２ａと、抵抗体１４の他端に接続された基本波の１／８波長の長さを有する第２のオープンスタブ１３ａと、一端が主線路１０の出力端１６ｂに接続された基本波の１／４波長の長さを有する第２の線路１１ｂと、第２の線路１１ｂの他端に接続された基本波の１／４波長の長さを有する第３のオープンスタブ１２ｂおよび基本波の１／８波長の長さを有する第４のオープンスタブ１３ｂと、を備える。 （もっと読む）

【課題】ダイオードから見るインピーダンスが変化しても、利得特性と位相特性の単調変化を実現することができるリニアライザを得ることを目的とする。
【解決手段】アノードが信号路３に接続されて、順方向に電圧が印加されているダイオード１５と、アノードが信号路４に接続されて、順方向に電圧が印加されているダイオード１６とを備え、ダイオード１５のカソードとダイオード１６のカソードとの接続点がバイアス接地用ビアホール１７に接地されている。 （もっと読む）

【課題】 平衡型増幅器の性能を損なわず、小型のモジュールを提供すること、他の回路機能とともに複合して無線通信装置の高周波回路部を構成可能なモジュールを提供することを目的とする。
【解決手段】
絶縁体層と導体パターンとを含む多層基板に、一対の増幅器の入力側に第１ハイブリッド回路を出力側に第２ハイブリッド回路を有する平衡型増幅器を構成したモジュールで、 積層方向に連なる複数のビアホールでなるビアホール群を縦列して構成されたシールドによって、前記第１ハイブリッド回路と前記第２ハイブリッド回路とを区画した。 （もっと読む）

【課題】分布定数型差動増幅器の出力波形におけるジッタを低減する。
【解決手段】分布定数型増幅器は、複数の増幅器を有する。複数の増幅器はそれぞれ、固有の遅延時間を持って一の信号源からの入力信号を受ける。また、複数の増幅器はそれぞれ、固有の遅延時間に対応する遅延時間をもって共通の負荷に出力信号を提供する。複数の増幅器それぞれに関して、固有の遅延時間と対応する遅延時間の和は等しく設定されている。複数の増幅器のそれぞれは、一対の差動トランジスタと、該一対の差動トランジスタと当該増幅器の出力との間に直列に挿入された一対のカスコードトランジスタを含む。一対の差動トランジスタは、当該一対の差動トランジスタそれぞれのコレクタ−ベース間の接合容量が準飽和領域の接合容量となるように、バイアスされている。 （もっと読む）

【課題】分布定数型増幅器を用いた光変調器の駆動回路であって、光変調器からの光出力の立ち上がり時間や立ち下がり時間を短くし得る駆動回路を提供する。
【解決手段】光変調器駆動回路は、複数の第１の非反転増幅器及び反転増幅器を備える。第１の非反転増幅器は、入力端と出力端との間に設けられている。第１の非反転増幅器はそれぞれ、入力端からの入力信号を固有の遅延時間で受け、出力端において第１の遅延時間で出力信号を与える。反転増幅器は、入力端と出力端との間に設けられている。反転増幅器は、入力信号を受け、出力端において第１の遅延時間より大きい第２の遅延時間で出力信号を与える。 （もっと読む）

【課題】広帯域での２倍波整合を取れず、高効率化できる周波数範囲が狭い。
【解決手段】伝送線路２から構成されるメイン線路と、抵抗６と伝送線路５、７とが直列接続された回路から構成され、メイン線路と並列接続されたサブ線路と、一端がメイン線路とサブ線路との接続点に接続されたオープンスタブ３、４とを含んで構成される。 （もっと読む）

【課題】入力信号を複数の信号に低損失で分配することができる分配回路を提供することを課題とする。
【解決手段】分配回路は、信号入力ノードに直列接続される複数のインダクタ（４０１〜４０ｎ＋１）と、入力容量を有する入力端子及び出力端子を有し、前記複数のインダクタのそれぞれの間に前記入力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子（４２１〜４２ｎ）と、前記複数の増幅素子の出力端子と複数の信号出力ノードとの間にそれぞれ接続される複数の整合回路（４３１〜４３ｎ）とを有する。 （もっと読む）

【課題】 電力合成器の横寸法を低減しつつ、横寸法の低減に伴う特性劣化を防止する。
【解決手段】 入力側から第１線路、折返し線路、第２線路、直線線路が接続される直列回路を構成し、入力側が入力端子に接続される第１インピーダンス変成器と、第１インピーダンス変成器と同構成の第２インピーダンス変成器と、第１及び第２インピーダンス変成器とループを構成するアイソレーション回路と、第１及び第２インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器とを有する電力合成器であって、第１線路と第２線路は互いに平行に配置され、ループの横縦アスペクト比が１より小さく、第１線路の線幅を第１折返し線路の線幅より狭くして入力信号位相を９０度回転し、アイソレーション回路で入力インピーダンスと整合し、出力インピーダンス変成器で出力インピーダンスと整合する。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても電力増幅器用バイアス回路のリップル電圧ΔＶが抑制されてバイアス回路電圧が平滑化され、マイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な電力増幅器用バイアス回路を提供する。
【解決手段】電力増幅器の出力側整合伝送線路のバイアス回路接続点に接続された第１ボンディングワイヤと、第１ボンディングワイヤの終端に接続された第２ボンディングワイヤと、第１ボンディングワイヤの終端に接続されたオープンスタブ伝送線路と、第２ボンディングワイヤの終端に接続されたバイパスリザバーキャパシタとを備える電力増幅器用バイアス回路。 （もっと読む）

【課題】電流共有増幅器を用いた信号増幅を提供する。
【解決手段】電力増幅器は増幅段を有する。増幅段はトランジスターを有する。また少なくとも１つの増幅段は駆動段を有する。増幅段は、第１のトランジスターと有し及び第１の出力電力と関連付けられた第１の増幅段、並びに第２の出力電力と関連付けられた第２のトランジスターを有する第２の増幅段、を有する。電流共有結合は、第１の増幅段と第２の増幅段を結合する。第１の増幅段と第２の増幅段は、電流共有結合を通じて電流を共有する。電流共有結合は、第１の出力電力と第２の出力電力のスケーリングを助ける。 （もっと読む）

【課題】分布定数線路の長さの誤差または製造ばらつき等による特性変動を抑制すること。
【解決手段】制御端子と、第１端子と、第２端子と、を有する第１トランジスタＴ１と、制御端子に前記第１トランジスタの第２端子が接続し、第２端子に直流電源が接続される第２トランジスタＴ２と、前記第２トランジスタの第１端子から前記第１トランジスタの第２端子に直流電流を供給する、互いに独立した配線からなる複数の直流経路１１、１２と、前記複数の直流経路内にそれぞれ直列に設けられた分布定数線路Ｌ１１、Ｌ１２と、を具備する電子回路。 （もっと読む）

【課題】発振抑制用の抵抗を備えながら高周波処理による高効率化を図る。
【解決手段】分配された高周波信号を伝送線路１４ａ，１４ｂの一端の入力部１３ａ，１３ｂに供給し、伝送線路１４ａは直列接続された伝送線路１５ａを介して被増幅用高周波信号として出力部１６ａから次段の増幅用トランジスタに供給する。伝送線路１４ｂは直列接続された伝送線路１５ｂを介して被増幅用高周波信号として出力部１６ｂから次段の増幅用トランジスタに供給する。伝送線路１４ａ，１５ａの接続点Ｐａに一端を接続したスタブ１９ａと伝送線路１４ｂ，１５ｂの接続点Ｐｂに一端を接続したスタブ１９ｂとの間に発振抑制用の抵抗Ｒ１を介挿接続した。接続点Ｐａ，Ｐｂの電位差がない場合は、抵抗Ｒ１が見えない状態となり、スタブ１９ａ，１９ｂは高周波信号処理の効率化に寄与し、抵抗Ｒ１はセルＡ，Ｂ間のループ発振の抑制させることが可能となる。 （もっと読む）