【課題】ＣＭＯＳインバータ水晶発振器は、電源を投入してから所定の発振周波数に達するまでの間、帰還ループを有する発振用のＣＭＯＳインバータ素子ＩＮＶ＿ＯＳＣが自励発振を行うため、定常発振になるまでの極僅かな時間ではあるが不要な信号が出力されてしまう。３ステート出力型のＣＭＯＳインバータ水晶発振器に於いても、電源を投入してから所定の発振周波数に達するまでの間、帰還ループを有する発振用のＣＭＯＳインバータ素子ＩＮＶ＿ＯＳＣが自励発振を行うため、定常発振になるまでの極僅かな時間ではあるが不要な信号が出力されてしまうという問題がある。
【解決手段】最終段のＣＭＯＳＦＥＴを両方ともＯＦＦさせることにより出力を遮断し、定常発振時には最終段のＣＭＯＳＦＥＴをプッシュプル動作させることにより自励発振を防止したことを特徴とする。 （もっと読む）

発振器を駆動する第１の電流を発生するよう構成された第１の手段と；第２の電流を発生し、それにより直流電流条件において、第２の電流が第１の電流の所定の比であるよう構成された第２の手段と、を備える発振器のための振幅レベル制御回路であって、第２の電流が、基準電流に加えられて、フィードバック電流を形成するよう構成され、それにより直流電流条件において、第１の電流が、基準電流、フィードバック電流と第１の電流との比、及び第１の電流と第２の電流との比により決定され；第２の手段が更に、発振器の発振が増大するにつれ第２の電流を低減するよう構成され、それにより第１の電流を低減する、振幅レベル制御回路である。
（もっと読む）

【課題】 従来の圧電発振回路では、例えば、周波数ｆｃが限界周波数の５３ＭＨｚを超過すると、抵抗成分Ｒｅ（Ｚｃ）は負性抵抗にならず、発振することができなかった。
【解決手段】 本発明に係る圧電発振回路は、圧電振動子と、当該圧電振動子の両端間に接続された増幅部であって、相互に縦続接続され、各々が前段、中段、後段の位置に設けられた第１の反転増幅器、第２の反転増幅器、第３の反転増幅器と、前記第１の反転増幅器の入力端及び前記第３の反転増幅器の出力端間に設けられた第１の帰還抵抗器Ｒｆと、前記第２の反転増幅器の入力端及び出力端間に設けられた第２の帰還抵抗器とを有する前記増幅部と、前記増幅部の前記第１の反転増幅器の入力端及び固定電位間に設けられた第１の容量性リアクタンス素子と、前記増幅部の前記第３の反転増幅器の出力端及び固定電位間に設けられた第２の容量性リアクタンス素子とを含む。 （もっと読む）

【課題】クロック生成回路の消費電力を低下させる。
【解決手段】クロック生成回路は、水晶振動子２８と差動増幅器１６とを備え、差動増幅器１６は、水晶振動子２８の第１ノードに接続された第１入力端子１２と、バイアス信号が印加される第２入力端子２０と、水晶振動子２８の第２ノードに接続された出力端子２４を有し、可変利得手段を備えている。差動増幅器１６の出力端子に接続されたピーク検出器の出力により差動増幅器１６の利得を可変し、起動時には利得を大きくし、通常動作時には利得を小さくする。これにより、消費電力を低下させる。 （もっと読む）

【課題】位相雑音を低減させるローパスフィルターを設けた電圧制御型の水晶発振器において、電源電圧によらず安定した発振起動特性を実現する。
【解決手段】水晶発振器の発振起動時にスタート回路１５よりスイッチング素子５を制御するパルスを発生し一定時間スイッチング素子５を短絡、コンデンサ２３を急速充電する。その直後にスイッチング素子５を開放することで、抵抗２，コンデンサ３がローパスフィルター４として働く。スタート回路１５内のコンパレータ２４のマイナス入力に接続するコンデンサ２３を定電流Ｉ０により充電する。定電流Ｉ０はバンドギャップ基準電圧回路１６にて発生した定電圧と抵抗２１により決定の電流をミラーすることで発生するトランジスタ２２を流れる電流であるため、定電流Ｉ０は電源電圧によらず常に一定となる。スイッチング素子５の切り替え時間を電源電圧によらず常に一定の値に設定でき、安定した起動特性を実現する。 （もっと読む）

【課題】 気体中と液体中とで確実に発振できるようにする。
【解決手段】 発振回路１０は、増幅回路２０と帰還回路３０とによって閉ループが形成してある。増幅回路２０は、インピーダンスのバッファを兼ねた一対の増幅器２２、２４と第１移相回路２６とからなっている。帰還回路３０は、第２移相回路３２と圧電振動子３４とから構成してある。第２移相回路３２は、帰還回路３０の位相と利得とを調整可能である。増幅回路２０の第１移相回路２６は、増幅回路２２、２４の間に設けられて第２移相回路３２とインピーダンス的に分離され、閉ループ全体の位相が調整可能となっている。 （もっと読む）