【課題】消費電流を低減すると共にクロック信号を早期に安定出力することができるクロック信号生成装置を提供する。
【解決手段】クロック信号生成装置は、水晶発振子からの発振信号を定電流値に応じて増幅して得られた増幅発振信号の振幅が閾値振幅を超過したと判別した場合に当該増幅発振信号に基づいてクロック信号を生成し、該クロック信号のクロックパルス総数が所定のパルス数を超過したと判別した場合に該定電流値を低減する。 （もっと読む）

【課題】初期状態では発振余裕度を最大にして発振停止が発生しないようにし、安定状態へ遷移するに従い発振余裕度も小さくし、高調波も減少させてシステムとしての受信感度を向上させる発振器を提供する。
【解決手段】振動子を備え、発振余裕度の異なる複数の発振回路を備えた発振部と、発振部の出力電圧のピークを検出するピーク検出部と、ピーク検出部の検出したピーク電圧をアナログ信号からディジタル信号に変換するアナログ／ディジタル変換部と、ディジタル信号に基づいて所定の時間を計測する計測部と、ディジタル信号と計測部の出力に基づいて発振部の出力の切り替えを制御する切替信号と、計測部を制御する制御部と、を備える発振器である。 （もっと読む）

【課題】同一のＩＣを用いて広範囲の周波数に対応した圧電発振器を得る。
【解決手段】圧電振動子と、発振回路と、定電流回路と、メモリ回路と、を備えた圧電発
振器であって、前記発振回路は、トランジスタのコレクタとベースとの間にコレクタ電位
を決める第１の可変抵抗回路を有し、前記定電流回路は、複数のカレントミラー回路から
なり、出力電流に関わるカレントミラー回路のトランジスタ素子に第２の可変抵抗回路が
接続され、前記メモリ回路の出力部は、前記発振回路の第１の可変抵抗回路と、前記定電
流回路の第２の可変抵抗回路と、に信号線で接続され、前記定電流回路の出力電流を制御
し、前記トランジスタのコレクタ電位を制御する圧電発振器を構成する。 （もっと読む）

【課題】 起動時に発振起動時間が遅くなったり、不発振となるのを防いで安定した発振動作を行うと共に、水晶振動子に流れる高周波電流を十分低減でき、更に、振動子に印加される電圧を調整可能として所望の発振周波数を得ることができる水晶発振器を提供する。
【解決手段】 インバータＩＣ１と、水晶振動子２と、帰還抵抗３とが並列に接続された水晶発振器で、インバータＩＣ１の出力側と水晶振動子２の一端とを直流阻止コンデンサ９を介して接続すると共に、水晶振動子２の当該一端に、調整用抵抗１０と、ダイオード７，８から構成されるクランプ回路とを直列に接続した回路を接続し、当該回路の他端を接地した水晶発振器である。 （もっと読む）

【課題】起動時の温度補償動作を良好にして周波数変動を防止した表面実装用の温度補償発振器の提供。
【解決手段】発振回路及び温度補償機構２を集積化したＩＣチップと、励振電極から引出電極が一端部両側に延出した水晶片とを、セラミックからなる容器本体内に収容して一体化してなり、前記温度補償機構２は少なくとも周囲温度を検出する温度センサ２ａを有し、前記温度センサ２ａによる検出温度に基づいて温度補償電圧を発生し、前記温度補償電圧を発振閉ループ内の電圧可変容量素子５に印加してなる表面実装用の温度補償水晶発振器１において、前記ＩＣチップの起動時における発熱によっての前記温度センサ２ａの検出温度と前記水晶片の動作温度との差温度に基づく前記温度補償電圧の補償誤差分を予め計測し、前記補償誤差分を補正する起動時補正電圧を前記電圧可変容量素子５に印加した構成とする。 （もっと読む）

【課題】被覆材を用いて振動子電極を両面とも絶縁することなく直接液体に浸漬可能で、液相中・気相中を問わず安定して発振可能な圧電発振器を提供する。
【解決手段】所定の周波数で励振される圧電振動子Ｚｘｔと、圧電振動子Ｚｘｔを励振させる論理素子ＩＮＶと、圧電振動子Ｚｘｔに並列接続される容量素子Ｃｅと、論理素子ＩＮＶの出力に接続される第１のインダクタｚ２および第１のパスコンデンサＣｐ１と、論理素子ＩＮＶの入力に接続される第２のインダクタｚ３および第２のパスコンデンサＣｐ２と、を備え、論理素子ＩＮＶの出力より第１のインダクタｚ２を介して接地すると共に、論理素子ＩＮＶの入力より第２のインダクタｚ３を介して接地することにより、容量素子Ｃｅと第１のインダクタｚ２と第２のインダクタｚ３とが、圧電振動子Ｚｘｔの発振周波数において共振するタンク回路を構成する。 （もっと読む）

【課題】低電圧動作が可能な圧電発振器を提供する。
【解決手段】圧電振動子１９と、前記圧電振動子１９に並列接続された増幅器４１を構成するNMOSトランジスタ１７とPMOSトランジスタ１５と、前記圧電振動子１９に並列接続された負荷容量２０、２１により構成される発振回路において、前記増幅器４１を構成するNMOSトランジスタ１７のゲート端子３２とPMOSトランジスタ１５のゲート端子３０はDCカット容量２２により接続され、NMOSトランジスタ１７のゲート端子３２と増幅器４１の出力端子３１は帰還抵抗１６によって接続され、PMOSトランジスタ１５のゲート端子３０は、高周波除去抵抗２３を介して任意のバイアス電圧が印加され、前記バイアス電圧は第2のPMOSトランジスタ２５をダイオード接続することにより構成した回路によって発生する。 （もっと読む）

【課題】発振起動性と定常安定動作を損ねることのない省電力化を図った発振回路を提供する。
【解決手段】ＣＭＯＳインバータを有する反転増幅器と、前記ＣＭＯＳインバータの入出力端間に接続された圧電振動子と、前記ＣＭＯＳインバータの入力端子及び出力端子と電源端子との間に接続された容量素子を有する発振回路において、前記ＣＭＯＳインバータのＰＭＯＳトランジスタのソースと第１の電源端子との間、および／または前記ＣＭＯＳインバータのＮＭＯＳトランジスタのソースと第２の電源端子との間に接続され、前記圧電振動子を励振する駆動電流を制限する駆動電流調整用抵抗素子を有し、前記容量素子は、前記駆動電流調整用抵抗素子の介在により生ずる前記ＣＭＯＳインバータの相互コンダクタンスｇｍの減少分に伴う発振余裕度の低下分を補う値の容量値を有する。 （もっと読む）

【課題】起動特性を良好とする水晶発振器を提供する。
【解決手段】インダクタ成分としての水晶振動子３と分割コンデンサＣ１、Ｃ３とからなる共振回路１の両端に発振用増幅器２を接続してなる水晶発振器において、前記発振用増幅器の出力側と前記水晶振動子との間に制限抵抗Ｒ１を接続し、さらに前記水晶振動子と前記制限抵抗との接続点と、前記発振用増幅器の後段に設けた緩衝用増幅器出力側との間に、帰還コンデンサＣ２を接続した構成とすることにより、帰還信号が水晶振動子を経由して行われるため、水晶振動子の基本周波数から外れることなく、起動特性の良好な水晶発振器を得ることができる。 （もっと読む）

【課題】回路構成を簡易にして、起動特性及びデューティー比を良好に維持した水晶発振器を提供する。
【解決手段】発振段におけるＣＭＯＳからなる発振インバータ１の出力に同じくＣＭＯＳからなる伝達インバータ２を接続した水晶発振器において、伝達インバータ２には、発振インバータ１の起動時よりも伝達インバータ２が遅れて起動する、スイッチング素子５とスイッチング素子の導通を発振インバータの起動時よりも遅らせるタイマー回路６とからなるスイッチングタイマー回路４が設けられる。このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。 （もっと読む）

【課題】電源電圧が所定の電圧より大きいとき、発振することができなかった。
【解決手段】インバータ素子と、前記インバータ素子の入力端及び出力端間に設けられた抵抗器と、一端が前記入力端に接続された第１のキャパシタと、一端が前記出力端に接続された第２のキャパシタと、一端が前記第１のキャパシタの他端及び前記第２のキャパシタの他端に接続され、他端が固定電位に接続された水晶振動子と、を含む。 （もっと読む）

【課題】回路面積を小さくし、低消費電流で安定した発振を行うことができる水晶発振回路を提供する。
【解決手段】トランジスタＭ１，Ｍ２から構成される発振用増幅部は、抵抗Ｒ１、水晶振動子Ｘ１、及びコンデンサＣ１，Ｃ２から構成される共振部を励振する。定電圧発生回路３１は、熱電圧と抵抗Ｒ４とに基づいてバイアス電圧を生成するバイアス回路と、バイアス電圧が供給されて、発振用増幅部に一定の電源電圧を供給する定電圧発生回路とを有する。定電圧発生回路は、バイアス電圧がゲートに入力されるトランジスタＭ３５と、トランジスタＭ３５と直列接続されたコンデンサＣ４とを有する。 （もっと読む）

【課題】発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力が少ない、定電流回路を用いたパルス発生回路を提供すること。
【解決手段】パルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、それらを定電圧回路１と並列に接続して構成されている。そして、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。使用する水晶振動子の周波数によっては、位相調整回路６の替わりに分周回路を並列に接続して構成されている。 （もっと読む）

【課題】消費電流が大きく、また、発振信号の振幅が小さかった。
【解決手段】第１のＮＰＮ型トランジスタと、第２のＮＰＮ型トランジスタと、水晶振動子と、第１の抵抗器と、第１のキャパシタと、第２のキャパシタと、を含み、第１のＮＰＮ型トランジスタのエミッタが、実質的に接地電位に接続され、第２のＮＰＮ型トランジスタのコレクタが、実質的に電源電位に接続され、第１のＮＰＮ型トランジスタのベースと第２のＮＰＮ型トランジスタのエミッタとが、接続され、水晶振動子及び第１の抵抗器は、第１のＮＰＮ型トランジスタのコレクタ及び第２のＮＰＮ型トランジスタのベース間で相互に並列接続され、第１のキャパシタは、第１のＮＰＮ型トランジスタのコレクタ及び電源電位間に接続され、第２のキャパシタは、第２のＮＰＮ型トランジスタのベース及びエミッタ間に接続されている。 （もっと読む）

【課題】 ベース電流を減少させることなく、発振装置の負性抵抗を大きくする。
【解決手段】バイポーラトランジスタと、当該バイポーラトランジスタのベースに接続さ
れた圧電振動子とを有する発振回路と、前記バイポーラトランジスタのベース電極に入力
端が接続されているインバータ素子と、前記インバータ素子の入力端及び出力端間に接続
された抵抗器と、を含む。 （もっと読む）

【課題】増幅手段の駆動電力を連続制御し、発振起動時間の短縮や動作の安定性を確保しながら定常時の消費電力を効率的に低減することのできる発振回路およびその制御方法を提供する。
【解決手段】発振回路が駆動する負荷容量への充放電電流に応じて発振回路の駆動電力を制御することとしたため、発振起動時間や発振の安定性を犠牲にすることなく定常時の消費電力を効果的に低減することが出来る。また本発明を採用したシステムにおいては、環境の変動に応じて最適な電力を発振回路に与えることが可能となり、システム全体での省エネルギー化、電池の長寿命化が実現出来る。 （もっと読む）

【課題】スイッチによる周波数の切り替え時に発生する発振波形の乱れを解消した発振回路を提供することにある。
【解決手段】第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの極性を反転する際に、スイッチ手段としてのスイッチＳＷ５〜ＳＷ８が遮断されて、第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの並列接続状態が解除される期間である期間Ｔｄにおいては、スイッチＳＷ５〜ＳＷ８がすべて遮断状態となる。期間Ｔｄを必要最小限にして十分な値に設定しておけば、何らかの要因で信号Ｖ１１または信号Ｖ２１のレベルが若干ずれたタイミングで切り替わったとしても、両信号が同時にハイレベルとなる事態を回避することができる。したがって、スイッチＳＷ５とスイッチＳＷ６、あるいは、スイッチＳＷ７とスイッチＳＷ８が、それぞれ同時に導通状態となることが回避される。 （もっと読む）

【課題】 簡素な構成で、発振ループ内の振幅制御を高精度で実現し、発振の起動時間を短縮できる発振回路、物理量トランスデューサ及び振動ジャイロセンサを提供する。
【解決手段】 発振回路１０は、発振ループ内の発振振幅を制御するためのゲインコントロールアンプ２０と、発振振幅に応じてゲインコントロールアンプ２０のゲインを調整するための制御電圧を出力するゲイン制御回路３０とを含む。制御電圧をＶｃ、ゲインをｋとした場合に、発振ループ内の発振が定常状態か起動過程かにかかわらず、Ｖｃ×ｋの値が一定である。 （もっと読む）

【目的】本発明は水晶共振子を設けて発振周波数の相雑音を小さくし、Ｑ値の高い水晶共振子である故にその帯域幅が狭くて発振周波数が通過しないことによって生ずる水晶発振器の発振停止を防止する。
【構成】インダクタ成分としての水晶振動子に分割コンデンサを接続してなる共振回路と、前記水晶振動子と分割コンデンサの接続点にベースを前記分割コンデンサの接続点にエミッタを接続した発振用トランジスタと、前記分割コンデンサの接続点とエミッタとの間に設けた負荷抵抗を有する帰還線路と、前記帰還線路に挿入された水晶共振子とからなる水晶発振器において、前記水晶共振子に並列に抵抗を接続した構成とする。 （もっと読む）

【課題】 コルピッツ型水晶発振器の発振を確実にすると共に位相雑音を改善する手段を得る。
【解決手段】 トランジスタのベース−接地間に水晶振動子を接続し、ベース−接地間に第１及び第２の容量を直列接続した回路を接続し、エミッタ−接地間に第１の抵抗を接続し、第１及び第２の容量の中点とエミッタ間に周波数選択素子を接続して構成したコルピッツ型水晶発振器であって、前記周波数選択素子に電界効果トランジスタのドレイン及びソースを並列接続し、ゲート接地間に第２の抵抗を接続し、ゲート電−源間に第３の容量を接続して圧電発振器を構成する。 （もっと読む）