水晶発振器
【課題】回路構成を簡易にして、起動特性及びデューティー比を良好に維持した水晶発振器を提供する。
【解決手段】発振段におけるＣＭＯＳからなる発振インバータ１の出力に同じくＣＭＯＳからなる伝達インバータ２を接続した水晶発振器において、伝達インバータ２には、発振インバータ１の起動時よりも伝達インバータ２が遅れて起動する、スイッチング素子５とスイッチング素子の導通を発振インバータの起動時よりも遅らせるタイマー回路６とからなるスイッチングタイマー回路４が設けられる。このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。
【解決手段】発振段におけるＣＭＯＳからなる発振インバータ１の出力に同じくＣＭＯＳからなる伝達インバータ２を接続した水晶発振器において、伝達インバータ２には、発振インバータ１の起動時よりも伝達インバータ２が遅れて起動する、スイッチング素子５とスイッチング素子の導通を発振インバータの起動時よりも遅らせるタイマー回路６とからなるスイッチングタイマー回路４が設けられる。このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳからなるインバータ型の水晶発振器を技術分野とし、特に起動特性及びデューティー比を良好にした水晶発振器に関する。
【背景技術】
【０００２】
（発明の背景）
ＣＭＯＳからなるインバータ型の水晶発振器は消費電力等に優れることから、各種の電子機器に周波数や時間の基準源として内蔵される。通常では、いずれもＣＭＯＳからなる発振用増幅器としての発振インバータに伝達用増幅器としての伝達インバータを接続し、さらに後段を接続して水晶発振器を構成する。一般にこれらのＣＭＯＳインバータの反転電位は等しく設定してある。
【０００３】
このようなものでは、発振初期における微小振幅の発振出力は、伝達インバータにて反転され、この出力により後段回路が動作状態になり、後段回路の動作にて生じるノイズにより微小振幅発振動作が不安定なものとなっていた。このため、発振初期の発振安定化を図る試みが成されており、このようなものには、特許文献１（特開平４−２７３６０２号公報）に開示されるようなものがある。
【０００４】
第９図（ａ）は一従来例を説明する水晶発振器の回路図で、水晶発振器は発振段における発振インバータ１に緩衝インバータ２を接続してなる。発振段は水晶振動子３の両端に、一端をアース接地とした分割コンデンサＣ1、Ｃ2を接続して共振回路を形成する。そして、水晶振動子３の両端（水晶振動子３と分割コンデンサの接続点）に、発振インバータ１が接続する。発振インバータ１の入出力端には帰還抵抗Ｒfが接続する。ここで、第９図（ａｂ）に示すように、発振インバータ１の反転電位を２．５Ｖとし、伝達インバータ２の反転電位は２．０Ｖとしてある。
【０００５】
つまり、伝達ＣＭＯＳインバータ２の反転電位を発振インバータ１の反転電位からずらして、発振が開始され、発振インバータ１の発振出力の振幅は次第に増加するが、伝達インバータ２の反転電位を越えるまで（第１０図のＰ領域）、伝達インバータ２の出力は一定なレベルに保持される。このため、発振初期の微小振幅発振出力は後段回路に出力されず、発振インバータ１の発振は後段回路の影響を受けることなく安定して増加することができる。
【特許文献１】特開平４−２７３６０２号公報
【特許文献２】特開平７−１９３４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
（従来技術の問題点）
しかしながら、いずれもＣＭＯＳとする発振インバータ１の反転電位と伝達インバータ２のそれとを異なったものとすると、定常発振時の出力のデューティーを１／２に設定することができない。このことから、特許文献２では、発振インバータ１と伝達インバータ２は、本来の反転電圧であるＶdd／２に設定する。そして、図示しない発振検出回路及びバイアス変更回路を発振段（発振インバータ１）に設ける。
【０００７】
このようなものでは、先ず、発振の初期状態では、発振検出回路の信号によってバイアス変更回路を動作させて発振インバータの入出力バイアスを反転電圧（Ｖdd／２）から低下させる。したがって、伝達インバータ２にはＬレベルが入力されて出力をＨレベルとし、微少振幅信号を出力しない。これにより、特許文献１と同様に、発振初期状態での次段回路の影響を排除する。
【０００８】
次に、発振段の安定状態では、発振検出回路の信号によってバイアス変更回路は発振インバータ１の入出力バイアスを反転電圧（Ｖdd／２）に戻す。したがって、発振が定常状態（安定状態）でのデューティー比を基本的に１／２として、しかも、初期状態では次段回路の影響を遮断することから起動特性を良好にする。
【０００９】
しかし、特許文献２の発明では、発振検出回路やバイアス変更回路を要して回路構成が複雑になる問題があった。また、発振の初期状態（微少振幅信号状態）では、発振インバータ１のバイアスを反転電位以下にずらした為、発振インバータ１の実効相互コンダクタンスが著しく減少され、発振インバータ１による負性抵抗が犠牲になる問題もあった。
【００１０】
（発明の目的）
本発明は回路構成を簡易にして、起動特性及びデューティー比を良好に維持した水晶発振器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、特許請求の範囲（請求項１）に示したように、ＣＭＯＳからなる発振インバータと前記発振インバータに並列に接続された水晶振動子とを有する発振回路と、前記発振インバータの出力にＣＭＯＳからなる伝達インバータを接続した水晶発振器において、前記伝達インバータには、前記発振インバータの起動よりも前記伝達インバータが遅れて起動するスイッチングタイマー回路が設けられ、前記スイッチングタイマー回路はスイッチング素子と前記スイッチング素子の導通を前記発振インバータの起動よりも遅らせるタイマー回路とからなる構成とする。
【発明の効果】
【００１２】
このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。発振が成長した後は伝達インバータが通常動作開始され、伝達インバータと発振インバータとの反転電圧とバイアスを電源電圧Ｖddの半値（Ｖdd／２）に設定できるので、デューティー比を良好に維持する。
【００１３】
（実施態様項）
本発明の請求項２では、請求項１において、前記スイッチングタイマー回路は前記伝達インバータと電源との間、前記伝達インバータとアースとの間、又は前記伝達インバータと前記電源及び前記アースとの間のいずれにも設けられた構成とする。これにより、スイッチングタイマー回路によって、発振の初期段階のみ、伝達インバータと電源、伝達インバータとアース、又は伝達インバータと電源及びアースとの間が遮断されるので、伝達インバータは発振インバータの起動よりも遅れて起動する。
【００１４】
同請求項３では、請求項１、及び２において、前記タイマー回路は少なくともスイッチング電圧発生回路を有し、前記スイッチング電圧発生回路は電源投入から、時間関数としての出力電圧特性を発生するとともに、前記電圧特性中には前記スイッチング素子を非導通から導通とする反転電圧を含む。これにより、電源投入直後の発振初期段階ではスイッチング素子を非導通としてそれ以降を導通とすることができる。
【００１５】
同請求項４では、請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと抵抗とを有する電圧印加型とする。これにより、コンデンサの充放電によって電源投入から時間関数の出力電圧特性を得る。
【００１６】
同請求項５では、請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと定電流源とを含む電流印加型とする。これにより、コンデンサの充放電によって電源投入から時間関数の出力電圧特性を得る。
【発明を実施するための最良の形態】
【００１７】
（第１実施形態）
第１図は本発明の第１実施形態を説明する概念的な図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
【００１８】
水晶発振器は、前述したように、水晶振動子３と分割コンデンサＣ1、Ｃ2からなる共振回路に接続した発振用増幅器としてＣＭＯＳからな発振インバータ１を、伝達用増幅器として同様のＣＭＯＳからなる伝達インバータ２を適用してなる。発振インバータ１と伝達インバータ２の反転電圧は電源電圧Ｖddの本来のＶdd／２とする。
【００１９】
そして、第１実施形態では、伝達インバータ２と電源Ｖddとの間にスイッチングタイマー回路４を設けてなる。スイッチングタイマー回路４は伝達インバータ２と電源Ｖddとの間に設けられたスイッチング素子５と、スイッチング素子５に動作信号を供給するタイマー回路６とからなる。
【００２０】
タイマー回路６は、先ず、電源投入からＴmsecまでは、スイッチング素子５を非導通とする信号を印加し、伝達インバータ２への電源供給を停止する。これにより、伝達インバータ２の出力はＬレベル（アース電位）に保持され、これ以降の次段回路には電源投入直後の発振段での微少振幅信号は供給されない。したがって、次段回路動作による雑音を発生しないので、発振段では微少振幅信号から安定振幅信号に順調に移行する。したがって、発振段での起動特性を良好にする。
【００２１】
次に、電源投入からＴmsec以降では、スイッチング素子５を導通とする動作信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は通常通りに動作し、発振段からの安定振幅信号を次段回路に供給する。この場合、伝達インバータ２は反転電圧をＶdd／２に設定されているので、デューティー比を基本的に１／２として良好に維持する。
【００２２】
（第１実施形態の具体例）
第２図（ａｂｃ）は本発明における第１実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）は電圧時定数回路の出力特性で、同図（ｃ）はタイマー回路の出力特性である。
【００２３】
第１実施形態の具体例では、スイッチングタイマー回路４は、スイッチング素子５をスイッチングＰＭＯＳとし、タイマー回路６は、スイッチング電圧発生回路として、電圧印加型とした時定数回路とＣＭＯＳとしたインバータ７（以下、反転インバータとする）からなる。時定数回路は第１抵抗Ｒ1とコンデンサＣとの並列回路をアース側として、第２抵抗Ｒ2を電源側とする。
【００２４】
このようなものでは、時定数回路における直列接続点での分圧電圧Ｖxは、下式（１）になる。但し、ｅは自然対数の底、ｔは時間、τは時定数であり、τ＝｛Ｒ1*Ｒ2／（Ｒ1＋Ｒ2）｝・Ｃである。
Ｖx＝｛Ｒ1／（Ｒ1＋Ｒ2）｝・Ｖdd・（１−ｅ−ｔ／τ） ・・（１）
【００２５】
これにより、分圧電圧Ｖxは電源投入後、時定数τに基づき、０Ｖ電圧から指数関数的に上昇する。そして電源投入からＴｍsec（1msec）後に、Ｖxは反転インバータ７の反転電圧（Ｖxo）を通過し、次第に第１抵抗Ｒ1と第２抵抗Ｒ2との分圧比による最小電圧Ｖmax「＝｛Ｒ1／（Ｒ1＋Ｒ2）｝・Ｖdd」へ収束する。なお、第１抵抗Ｒ1を無限大即ちコンデンサＣのみとした場合は最大電圧がＶｄｄになるが、この場合でも適用できる。
【００２６】
ここでは、電源投入からＴmsec（1msec）までの増加する分圧電圧Ｖxは、これが入力される反転インバータ７の反転電圧（Ｖxo）以下とする。そして、電源投入からＴmsec以降ではＶxは反転インバータ７の反転電圧（Ｖxo）以上となる。これにより、反転インバータ７の出力は、図２（ｃ）に示すように、入力電圧Ｖxが反転電圧以下ではＨレベルとなり、反転電圧以上ではＬレベルとなる。
【００２７】
したがって、反転インバータ７の出力がゲートに入力されるスイッチングＰＭＯＳのソース・ドレイン間は、反転インバータ７の出力がＨレベルのときは非導通となり、伝達インバータ２には電源Ｖddは供給されない。したがって、電源投入直後のＴmsecまでは、発振段の微少振幅信号は伝達インバータ２の次段回路には送出されない。これにより、次段回路による雑音を抑止し、発振段での起動特性を良好にする。
【００２８】
反転インバータ７の出力がＬレベルのときは、スイッチングＰＭＯＳ５Ａは導通となり、伝達インバータ２に電源Ｖddが供給される。したがって、電源投入直後のＴmsec以降では、伝達インバータ２は反転電圧をＶdd／２として通常通りに反転動作し、発振段の安定振幅信号を次段回路に送出する。したがって、デューティー比を１／２として良好に維持する。
【００２９】
（第２実施形態）
第３図は本発明の第２実施形態を説明する概念的な図である。第２実施形態では、前記第１実施形態での伝達インバータ２の電源側に設けたスイッチングタイマー回路４を、伝達インバータ２のアース側に設けた例である。
【００３０】
水晶発振器は、前述したように、水晶振動子３と分割コンデンサＣ1、Ｃ2からなる共振回路に接続した発振用増幅器を発振インバータ１とし、伝達用増幅器を伝達インバータ２とする。発振インバータ１と伝達インバータ２との反転電圧は電源電圧Ｖddの本来のＶdd／２とする。
【００３１】
そして、第２実施形態では、伝達インバータ２とアースとの間に設けられたスイッチングタイマー回路４は、第１実施形態と同様に、スイッチング素子５と、スイッチング素子５に動作信号を供給するタイマー回路６とからなる。但し、スイッチング素子５は発振インバータ２とアースとの間に設けられる。
【００３２】
この場合でも、タイマー回路６は、先ず、電源投入からＴmsecまでは、スイッチング素子５を非導通とする信号を印加し、伝達インバータ２への電源供給を停止する。これにより、伝達インバータ２の次段回路へは微少振幅信号は送出せず、雑音の発生を抑止して発振段での起動特性を良好にする。
【００３３】
次に、電源投入からＴmsec以降では、スイッチング素子５を導通とする信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は通常通りに動作し、反転電圧をＶdd／２とするので、デューティー比を基本的に１／２として良好に維持する。
【００３４】
（第２実施形態の具体例）
第４図（ａｂｃ）は本発明における第２実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）は電圧時定数回路の出力特性で、同図（ｃ）はタイマー回路の出力特性である。
【００３５】
第２実施形態の具体例では、スイッチング素子５をスイッチングＮＭＯＳ５Ｂとし、タイマー回路６はスイッチング電圧発生回路として、時定数回路６Ｂに反転インバータ７を付加してなる。時定数回路６Ｂは、第１抵抗Ｒ1とコンデンサＣ１の並列回路を電源側とし、第２抵抗Ｒ2をアース側とする。
【００３６】
この場合では、時定数回路における直列接続点での分圧電圧Ｖxは、下式（２）になる。但し、ｅは自然対数の底、ｔは時間、τは時定数であり、τ＝｛Ｒ1*Ｒ2／（Ｒ1＋Ｒ2）｝・Ｃである。
Ｖx＝｛Ｒ2／（Ｒ1＋Ｒ2）｝・Ｖdd・（ｅ−ｔ／τ） ・・（２）
【００３７】
これにより、第４図（ｂ）に示したように、分圧電圧Ｖxは電源投入後、時定数τに基づき、電源電圧Ｖddから指数関数的に減少する。そして、電源投入からＴｍsec（1msec）後に、Ｖxは反転インバータ７の反転電圧（Ｖxo）を通過し、次第に第１抵抗Ｒ1と第２抵抗Ｒ2との分圧比による最小電圧Ｖmini「＝｛Ｒ2／（Ｒ1＋Ｒ2）｝・Ｖdd」へ収束する。
【００３８】
これにより、電源投入からＴｍsec（1msec）間は反転インバータ７の出力をＬレベルとし、スイッチングＮＭＯＳ５Ｂのドレイン・ソース間を非導通とする。したがって、前述同様に、電源投入直後（Ｔmsec）までは、伝達インバータ２とアース間が遮断されて、伝達インバータ２の出力はＨレベルに維持される。したがって、次段回路には微少振幅信号は送出されず、発振段の起動特性を良好にする。
【００３９】
そして電源投入からＴmsec以降では、時定数回路６Ｂの分圧電圧Ｖxは反転インバータ７の反転電圧（Ｖxo）以下になる。これにより、反転インバータ７の出力がＨレベルになって、スイッチングＮＭＯＳ５Ｂを導通する。したがって、伝達インバータ２とアース間が導通して、伝達インバータ２が通常通りに動作し、安定振幅信号を次段回路に送出する。
【００４０】
（第３実施形態）
第５図は本発明の第３実施形態を説明する概念的な図である。第３実施形態では、伝達インバータ２の電源側及びアース側のいずれにもスイッチングタイマー回路４を設けた例である。
【００４１】
すなわち、第３実施形態では、伝達インバータ２と電源Ｖdd及びアースとの間のいずれにもスイッチング素子５を設ける。そして、スイッチング素子５には共通としたタイマー回路６を接続して、スイッチング素子５を導通及び非導通とする。
【００４２】
この場合でも、タイマー回路６は、先ず、電源投入からＴmsecまでは、電源Ｖdd及びアース側のスイッチング素子５を非導通とする信号を印加する。これにより、伝達インバータ２への電源供給を停止するとともにアース電位との接続も遮断する。したがって、伝達インバータ２の次段回路へは微少振幅信号は送出せず、雑音の発生を抑止して発振段での起動特性を良好にする。
【００４３】
次に、電源投入からＴmsec以降では、電源Ｖdd及びアース側でのスイッチング素子５を導通とする信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は反転電圧をＶdd／２として通常通りに動作し、デューティー比を基本的に１／２として良好に維持する。
【００４４】
（第３実施形態の具体例）
第６図は第３実施形態の具体例を説明する特にスイッチングタイマー回路の図である。
【００４５】
この具体例でのスイッチングタイマー回路４は、緩衝インバータ２の電源側のスイッチング素子５をスイッチングＰＭＯＳ５Ａとして、アース側をスイッチングＮＭＯＳ５Ｂとする。タイマー回路６は、電圧印加型とした時定数回路と反転インバータ７ａ、ｂからなる。
【００４６】
時定数回路は第１実施例と同様、第１抵抗Ｒ1とコンデンサＣとの並列回路をアース側として、第２抵抗Ｒ2を電源側とする。そして、電源側のスイッチングＰＭＯＳ５Ａには第１反転インバータ７ａからの出力電圧を印加する。アース側のスイッチングＮＭＯＳ５Ｂには第２反転インバータ７ｂからの出力電圧を印加する。ここでは、第２反転インバータ７ｂの入力には、前述の第１反転インバータ７ａの出力が印加される。
【００４７】
このようなものでは、電源投入後、時定数回路出力電圧Ｖxは時定数τに基づき、０Ｖ電圧から指数関数的に上昇する。そして電源投入からＴｍsec（1msec）時に、Ｖxは反転インバータ７ａの反転電圧（Ｖxo）を通過し、第１反転インバータ7ａの出力をＨレベルからＬレベルに、第２インバータ７ｂの出力をＬレベルからＨレベルに切り替わる。
【００４８】
従って、電源投入直後のＴmsecまでは、電源側のスイッチングＰＭＯＳ５Ａには、第１反転回路７ａからのＨレベルが印加され、伝達用インバータ２と電源間を遮断する。一方、アース側のスイッチングＮＭＯＳ５Ｂには第２反転インバータ７ｂからのＬレベルが印加され、スイッチングＮＭＯＳ５Ｂのソース・ゲート間を非導通として、伝達インバータ２とアース間は電気的に遮断される。
【００４９】
そして、電源投入からＴmsec後は第１反転インバータ７ａからのＬレベルによってスイッチングＰＭＯＳ５ａのソース・ドレイン間を導通し、電源Ｖddと伝達インバータ２とは電気的に接続する。同時に、第2反転インバータ７ｂからのＨレベルによってスイッチングＮＭＯＳ５ｂのソース・ドレイン間を導通し、伝達インバータ２とアース間を電気的に接続する。
【００５０】
したがって、第３実施形態の具体例Ｂでも、電源投入直後のＴmsecまでは、伝達インバータ２の動作を停止して次段回路の雑音の影響を受けずに、発振段の起動特性を良好にするとともに、Ｔmsec以降は伝達インバータ２が反転電圧をＶdd／２として通常通りに動作するので、デューテー比を良好に維持する。
【００５１】
（その他の実施形態）
以上の実施形態では、時定数回路を全て電圧印加型としたが、それを電流印加型としてもよい。第７図及び第８図は定電流印加型時定数回路を説明する図である。
【００５２】
第７図（ａ）は、定電流源ＩとコンデンサＣとを直列接続し、直列接続点から時定数関数電圧Ｖxを得る。但し、定電流源Ｉを電源側としてコンデンサＣをアース側とする。この場合、直列接続点からの出力電圧Ｖxは、Ｖx＝Ｉ・（ｔ／Ｃ）となって、アース電位から電源電圧Ｖddまで、直線的に増加する特性となる「第７図（ｂ）」。これは、例えば第１実施形態での具体例「第２図（ｂ）」の電圧印加型とする時定数回路６Ｂに相当する。
【００５３】
第８図（ａ）は、定電流源Ｉをアース側としてコンデンサＣを電源側とする。この場合は、直列接続点での出力電圧Ｖxは、Ｖx＝Ｖdd−Ｉ・（ｔ／Ｃ）となって電源電圧Ｖddからアース電位まで直線的に減少する特性となる「第８図（ｂ）」。これは、例えば第２実施形態での具体例「第４図（ｂ）」に相当する。
【００５４】
又、上記の実施形態では時定数回路の出力電圧はインバータを経由してスイッチング素子のオン・オフをコントロールとしていましたが、スイッチング素子の導通抵抗の影響が無視できる場合は、時定数回路の出力電圧にて直接スイッチング素子のオン・オフをさせてもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１実施形態を説明する水晶発振器の概念的な図である。
【図２】本発明の第１実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）（c）はスイッチング電圧発生回路（電圧時定数回路）の出力特性である。
【図３】本発明の第２実施形態を説明する水晶発振器の概念的な図である。
【図４】本発明の第２実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）（c）はスイッチング電圧発生回路（電圧時定数回路）の出力特性である。の図である。
【図５】本発明の第３実施形態を説明する水晶発振器の概念的な図である。
【図６】本発明の第３実施形態の具体例を説明する水晶発振器特にスイッチングタイマー回路の図である。
【図７】本発明のその他の実施形態の一例を説明する図で、電流印加型時定数回路を説明する図である。
【図８】本発明のその他の実施形態の他例を説明する図で、電流印加型時定数回路を説明する図である。
【図９】従来例を説明する水晶発振器の回路図で、同図（ａ）は発振インバータ及び伝達インバータを記号化して示した回路図、同図（ｂ）（ｃ）従来例を説明するＣＭＯＳインバータの入出力特性である。
【図１０】従来例を説明する水晶発振器の信号伝送特性である。
【符号の説明】
【００５６】
１ 発振インバータ、２ 伝達インバータ、３ 水晶振動子、４ スイッチングタイマー回路、５ スイッチング素子、６ タイマー回路、７ 反転インバータ。
【技術分野】
【０００１】
本発明はＣＭＯＳからなるインバータ型の水晶発振器を技術分野とし、特に起動特性及びデューティー比を良好にした水晶発振器に関する。
【背景技術】
【０００２】
（発明の背景）
ＣＭＯＳからなるインバータ型の水晶発振器は消費電力等に優れることから、各種の電子機器に周波数や時間の基準源として内蔵される。通常では、いずれもＣＭＯＳからなる発振用増幅器としての発振インバータに伝達用増幅器としての伝達インバータを接続し、さらに後段を接続して水晶発振器を構成する。一般にこれらのＣＭＯＳインバータの反転電位は等しく設定してある。
【０００３】
このようなものでは、発振初期における微小振幅の発振出力は、伝達インバータにて反転され、この出力により後段回路が動作状態になり、後段回路の動作にて生じるノイズにより微小振幅発振動作が不安定なものとなっていた。このため、発振初期の発振安定化を図る試みが成されており、このようなものには、特許文献１（特開平４−２７３６０２号公報）に開示されるようなものがある。
【０００４】
第９図（ａ）は一従来例を説明する水晶発振器の回路図で、水晶発振器は発振段における発振インバータ１に緩衝インバータ２を接続してなる。発振段は水晶振動子３の両端に、一端をアース接地とした分割コンデンサＣ1、Ｃ2を接続して共振回路を形成する。そして、水晶振動子３の両端（水晶振動子３と分割コンデンサの接続点）に、発振インバータ１が接続する。発振インバータ１の入出力端には帰還抵抗Ｒfが接続する。ここで、第９図（ａｂ）に示すように、発振インバータ１の反転電位を２．５Ｖとし、伝達インバータ２の反転電位は２．０Ｖとしてある。
【０００５】
つまり、伝達ＣＭＯＳインバータ２の反転電位を発振インバータ１の反転電位からずらして、発振が開始され、発振インバータ１の発振出力の振幅は次第に増加するが、伝達インバータ２の反転電位を越えるまで（第１０図のＰ領域）、伝達インバータ２の出力は一定なレベルに保持される。このため、発振初期の微小振幅発振出力は後段回路に出力されず、発振インバータ１の発振は後段回路の影響を受けることなく安定して増加することができる。
【特許文献１】特開平４−２７３６０２号公報
【特許文献２】特開平７−１９３４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
（従来技術の問題点）
しかしながら、いずれもＣＭＯＳとする発振インバータ１の反転電位と伝達インバータ２のそれとを異なったものとすると、定常発振時の出力のデューティーを１／２に設定することができない。このことから、特許文献２では、発振インバータ１と伝達インバータ２は、本来の反転電圧であるＶdd／２に設定する。そして、図示しない発振検出回路及びバイアス変更回路を発振段（発振インバータ１）に設ける。
【０００７】
このようなものでは、先ず、発振の初期状態では、発振検出回路の信号によってバイアス変更回路を動作させて発振インバータの入出力バイアスを反転電圧（Ｖdd／２）から低下させる。したがって、伝達インバータ２にはＬレベルが入力されて出力をＨレベルとし、微少振幅信号を出力しない。これにより、特許文献１と同様に、発振初期状態での次段回路の影響を排除する。
【０００８】
次に、発振段の安定状態では、発振検出回路の信号によってバイアス変更回路は発振インバータ１の入出力バイアスを反転電圧（Ｖdd／２）に戻す。したがって、発振が定常状態（安定状態）でのデューティー比を基本的に１／２として、しかも、初期状態では次段回路の影響を遮断することから起動特性を良好にする。
【０００９】
しかし、特許文献２の発明では、発振検出回路やバイアス変更回路を要して回路構成が複雑になる問題があった。また、発振の初期状態（微少振幅信号状態）では、発振インバータ１のバイアスを反転電位以下にずらした為、発振インバータ１の実効相互コンダクタンスが著しく減少され、発振インバータ１による負性抵抗が犠牲になる問題もあった。
【００１０】
（発明の目的）
本発明は回路構成を簡易にして、起動特性及びデューティー比を良好に維持した水晶発振器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、特許請求の範囲（請求項１）に示したように、ＣＭＯＳからなる発振インバータと前記発振インバータに並列に接続された水晶振動子とを有する発振回路と、前記発振インバータの出力にＣＭＯＳからなる伝達インバータを接続した水晶発振器において、前記伝達インバータには、前記発振インバータの起動よりも前記伝達インバータが遅れて起動するスイッチングタイマー回路が設けられ、前記スイッチングタイマー回路はスイッチング素子と前記スイッチング素子の導通を前記発振インバータの起動よりも遅らせるタイマー回路とからなる構成とする。
【発明の効果】
【００１２】
このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。発振が成長した後は伝達インバータが通常動作開始され、伝達インバータと発振インバータとの反転電圧とバイアスを電源電圧Ｖddの半値（Ｖdd／２）に設定できるので、デューティー比を良好に維持する。
【００１３】
（実施態様項）
本発明の請求項２では、請求項１において、前記スイッチングタイマー回路は前記伝達インバータと電源との間、前記伝達インバータとアースとの間、又は前記伝達インバータと前記電源及び前記アースとの間のいずれにも設けられた構成とする。これにより、スイッチングタイマー回路によって、発振の初期段階のみ、伝達インバータと電源、伝達インバータとアース、又は伝達インバータと電源及びアースとの間が遮断されるので、伝達インバータは発振インバータの起動よりも遅れて起動する。
【００１４】
同請求項３では、請求項１、及び２において、前記タイマー回路は少なくともスイッチング電圧発生回路を有し、前記スイッチング電圧発生回路は電源投入から、時間関数としての出力電圧特性を発生するとともに、前記電圧特性中には前記スイッチング素子を非導通から導通とする反転電圧を含む。これにより、電源投入直後の発振初期段階ではスイッチング素子を非導通としてそれ以降を導通とすることができる。
【００１５】
同請求項４では、請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと抵抗とを有する電圧印加型とする。これにより、コンデンサの充放電によって電源投入から時間関数の出力電圧特性を得る。
【００１６】
同請求項５では、請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと定電流源とを含む電流印加型とする。これにより、コンデンサの充放電によって電源投入から時間関数の出力電圧特性を得る。
【発明を実施するための最良の形態】
【００１７】
（第１実施形態）
第１図は本発明の第１実施形態を説明する概念的な図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
【００１８】
水晶発振器は、前述したように、水晶振動子３と分割コンデンサＣ1、Ｃ2からなる共振回路に接続した発振用増幅器としてＣＭＯＳからな発振インバータ１を、伝達用増幅器として同様のＣＭＯＳからなる伝達インバータ２を適用してなる。発振インバータ１と伝達インバータ２の反転電圧は電源電圧Ｖddの本来のＶdd／２とする。
【００１９】
そして、第１実施形態では、伝達インバータ２と電源Ｖddとの間にスイッチングタイマー回路４を設けてなる。スイッチングタイマー回路４は伝達インバータ２と電源Ｖddとの間に設けられたスイッチング素子５と、スイッチング素子５に動作信号を供給するタイマー回路６とからなる。
【００２０】
タイマー回路６は、先ず、電源投入からＴmsecまでは、スイッチング素子５を非導通とする信号を印加し、伝達インバータ２への電源供給を停止する。これにより、伝達インバータ２の出力はＬレベル（アース電位）に保持され、これ以降の次段回路には電源投入直後の発振段での微少振幅信号は供給されない。したがって、次段回路動作による雑音を発生しないので、発振段では微少振幅信号から安定振幅信号に順調に移行する。したがって、発振段での起動特性を良好にする。
【００２１】
次に、電源投入からＴmsec以降では、スイッチング素子５を導通とする動作信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は通常通りに動作し、発振段からの安定振幅信号を次段回路に供給する。この場合、伝達インバータ２は反転電圧をＶdd／２に設定されているので、デューティー比を基本的に１／２として良好に維持する。
【００２２】
（第１実施形態の具体例）
第２図（ａｂｃ）は本発明における第１実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）は電圧時定数回路の出力特性で、同図（ｃ）はタイマー回路の出力特性である。
【００２３】
第１実施形態の具体例では、スイッチングタイマー回路４は、スイッチング素子５をスイッチングＰＭＯＳとし、タイマー回路６は、スイッチング電圧発生回路として、電圧印加型とした時定数回路とＣＭＯＳとしたインバータ７（以下、反転インバータとする）からなる。時定数回路は第１抵抗Ｒ1とコンデンサＣとの並列回路をアース側として、第２抵抗Ｒ2を電源側とする。
【００２４】
このようなものでは、時定数回路における直列接続点での分圧電圧Ｖxは、下式（１）になる。但し、ｅは自然対数の底、ｔは時間、τは時定数であり、τ＝｛Ｒ1*Ｒ2／（Ｒ1＋Ｒ2）｝・Ｃである。
Ｖx＝｛Ｒ1／（Ｒ1＋Ｒ2）｝・Ｖdd・（１−ｅ−ｔ／τ） ・・（１）
【００２５】
これにより、分圧電圧Ｖxは電源投入後、時定数τに基づき、０Ｖ電圧から指数関数的に上昇する。そして電源投入からＴｍsec（1msec）後に、Ｖxは反転インバータ７の反転電圧（Ｖxo）を通過し、次第に第１抵抗Ｒ1と第２抵抗Ｒ2との分圧比による最小電圧Ｖmax「＝｛Ｒ1／（Ｒ1＋Ｒ2）｝・Ｖdd」へ収束する。なお、第１抵抗Ｒ1を無限大即ちコンデンサＣのみとした場合は最大電圧がＶｄｄになるが、この場合でも適用できる。
【００２６】
ここでは、電源投入からＴmsec（1msec）までの増加する分圧電圧Ｖxは、これが入力される反転インバータ７の反転電圧（Ｖxo）以下とする。そして、電源投入からＴmsec以降ではＶxは反転インバータ７の反転電圧（Ｖxo）以上となる。これにより、反転インバータ７の出力は、図２（ｃ）に示すように、入力電圧Ｖxが反転電圧以下ではＨレベルとなり、反転電圧以上ではＬレベルとなる。
【００２７】
したがって、反転インバータ７の出力がゲートに入力されるスイッチングＰＭＯＳのソース・ドレイン間は、反転インバータ７の出力がＨレベルのときは非導通となり、伝達インバータ２には電源Ｖddは供給されない。したがって、電源投入直後のＴmsecまでは、発振段の微少振幅信号は伝達インバータ２の次段回路には送出されない。これにより、次段回路による雑音を抑止し、発振段での起動特性を良好にする。
【００２８】
反転インバータ７の出力がＬレベルのときは、スイッチングＰＭＯＳ５Ａは導通となり、伝達インバータ２に電源Ｖddが供給される。したがって、電源投入直後のＴmsec以降では、伝達インバータ２は反転電圧をＶdd／２として通常通りに反転動作し、発振段の安定振幅信号を次段回路に送出する。したがって、デューティー比を１／２として良好に維持する。
【００２９】
（第２実施形態）
第３図は本発明の第２実施形態を説明する概念的な図である。第２実施形態では、前記第１実施形態での伝達インバータ２の電源側に設けたスイッチングタイマー回路４を、伝達インバータ２のアース側に設けた例である。
【００３０】
水晶発振器は、前述したように、水晶振動子３と分割コンデンサＣ1、Ｃ2からなる共振回路に接続した発振用増幅器を発振インバータ１とし、伝達用増幅器を伝達インバータ２とする。発振インバータ１と伝達インバータ２との反転電圧は電源電圧Ｖddの本来のＶdd／２とする。
【００３１】
そして、第２実施形態では、伝達インバータ２とアースとの間に設けられたスイッチングタイマー回路４は、第１実施形態と同様に、スイッチング素子５と、スイッチング素子５に動作信号を供給するタイマー回路６とからなる。但し、スイッチング素子５は発振インバータ２とアースとの間に設けられる。
【００３２】
この場合でも、タイマー回路６は、先ず、電源投入からＴmsecまでは、スイッチング素子５を非導通とする信号を印加し、伝達インバータ２への電源供給を停止する。これにより、伝達インバータ２の次段回路へは微少振幅信号は送出せず、雑音の発生を抑止して発振段での起動特性を良好にする。
【００３３】
次に、電源投入からＴmsec以降では、スイッチング素子５を導通とする信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は通常通りに動作し、反転電圧をＶdd／２とするので、デューティー比を基本的に１／２として良好に維持する。
【００３４】
（第２実施形態の具体例）
第４図（ａｂｃ）は本発明における第２実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）は電圧時定数回路の出力特性で、同図（ｃ）はタイマー回路の出力特性である。
【００３５】
第２実施形態の具体例では、スイッチング素子５をスイッチングＮＭＯＳ５Ｂとし、タイマー回路６はスイッチング電圧発生回路として、時定数回路６Ｂに反転インバータ７を付加してなる。時定数回路６Ｂは、第１抵抗Ｒ1とコンデンサＣ１の並列回路を電源側とし、第２抵抗Ｒ2をアース側とする。
【００３６】
この場合では、時定数回路における直列接続点での分圧電圧Ｖxは、下式（２）になる。但し、ｅは自然対数の底、ｔは時間、τは時定数であり、τ＝｛Ｒ1*Ｒ2／（Ｒ1＋Ｒ2）｝・Ｃである。
Ｖx＝｛Ｒ2／（Ｒ1＋Ｒ2）｝・Ｖdd・（ｅ−ｔ／τ） ・・（２）
【００３７】
これにより、第４図（ｂ）に示したように、分圧電圧Ｖxは電源投入後、時定数τに基づき、電源電圧Ｖddから指数関数的に減少する。そして、電源投入からＴｍsec（1msec）後に、Ｖxは反転インバータ７の反転電圧（Ｖxo）を通過し、次第に第１抵抗Ｒ1と第２抵抗Ｒ2との分圧比による最小電圧Ｖmini「＝｛Ｒ2／（Ｒ1＋Ｒ2）｝・Ｖdd」へ収束する。
【００３８】
これにより、電源投入からＴｍsec（1msec）間は反転インバータ７の出力をＬレベルとし、スイッチングＮＭＯＳ５Ｂのドレイン・ソース間を非導通とする。したがって、前述同様に、電源投入直後（Ｔmsec）までは、伝達インバータ２とアース間が遮断されて、伝達インバータ２の出力はＨレベルに維持される。したがって、次段回路には微少振幅信号は送出されず、発振段の起動特性を良好にする。
【００３９】
そして電源投入からＴmsec以降では、時定数回路６Ｂの分圧電圧Ｖxは反転インバータ７の反転電圧（Ｖxo）以下になる。これにより、反転インバータ７の出力がＨレベルになって、スイッチングＮＭＯＳ５Ｂを導通する。したがって、伝達インバータ２とアース間が導通して、伝達インバータ２が通常通りに動作し、安定振幅信号を次段回路に送出する。
【００４０】
（第３実施形態）
第５図は本発明の第３実施形態を説明する概念的な図である。第３実施形態では、伝達インバータ２の電源側及びアース側のいずれにもスイッチングタイマー回路４を設けた例である。
【００４１】
すなわち、第３実施形態では、伝達インバータ２と電源Ｖdd及びアースとの間のいずれにもスイッチング素子５を設ける。そして、スイッチング素子５には共通としたタイマー回路６を接続して、スイッチング素子５を導通及び非導通とする。
【００４２】
この場合でも、タイマー回路６は、先ず、電源投入からＴmsecまでは、電源Ｖdd及びアース側のスイッチング素子５を非導通とする信号を印加する。これにより、伝達インバータ２への電源供給を停止するとともにアース電位との接続も遮断する。したがって、伝達インバータ２の次段回路へは微少振幅信号は送出せず、雑音の発生を抑止して発振段での起動特性を良好にする。
【００４３】
次に、電源投入からＴmsec以降では、電源Ｖdd及びアース側でのスイッチング素子５を導通とする信号を印加し、伝達インバータ２へ電源を供給する。これにより、伝達インバータ２は反転電圧をＶdd／２として通常通りに動作し、デューティー比を基本的に１／２として良好に維持する。
【００４４】
（第３実施形態の具体例）
第６図は第３実施形態の具体例を説明する特にスイッチングタイマー回路の図である。
【００４５】
この具体例でのスイッチングタイマー回路４は、緩衝インバータ２の電源側のスイッチング素子５をスイッチングＰＭＯＳ５Ａとして、アース側をスイッチングＮＭＯＳ５Ｂとする。タイマー回路６は、電圧印加型とした時定数回路と反転インバータ７ａ、ｂからなる。
【００４６】
時定数回路は第１実施例と同様、第１抵抗Ｒ1とコンデンサＣとの並列回路をアース側として、第２抵抗Ｒ2を電源側とする。そして、電源側のスイッチングＰＭＯＳ５Ａには第１反転インバータ７ａからの出力電圧を印加する。アース側のスイッチングＮＭＯＳ５Ｂには第２反転インバータ７ｂからの出力電圧を印加する。ここでは、第２反転インバータ７ｂの入力には、前述の第１反転インバータ７ａの出力が印加される。
【００４７】
このようなものでは、電源投入後、時定数回路出力電圧Ｖxは時定数τに基づき、０Ｖ電圧から指数関数的に上昇する。そして電源投入からＴｍsec（1msec）時に、Ｖxは反転インバータ７ａの反転電圧（Ｖxo）を通過し、第１反転インバータ7ａの出力をＨレベルからＬレベルに、第２インバータ７ｂの出力をＬレベルからＨレベルに切り替わる。
【００４８】
従って、電源投入直後のＴmsecまでは、電源側のスイッチングＰＭＯＳ５Ａには、第１反転回路７ａからのＨレベルが印加され、伝達用インバータ２と電源間を遮断する。一方、アース側のスイッチングＮＭＯＳ５Ｂには第２反転インバータ７ｂからのＬレベルが印加され、スイッチングＮＭＯＳ５Ｂのソース・ゲート間を非導通として、伝達インバータ２とアース間は電気的に遮断される。
【００４９】
そして、電源投入からＴmsec後は第１反転インバータ７ａからのＬレベルによってスイッチングＰＭＯＳ５ａのソース・ドレイン間を導通し、電源Ｖddと伝達インバータ２とは電気的に接続する。同時に、第2反転インバータ７ｂからのＨレベルによってスイッチングＮＭＯＳ５ｂのソース・ドレイン間を導通し、伝達インバータ２とアース間を電気的に接続する。
【００５０】
したがって、第３実施形態の具体例Ｂでも、電源投入直後のＴmsecまでは、伝達インバータ２の動作を停止して次段回路の雑音の影響を受けずに、発振段の起動特性を良好にするとともに、Ｔmsec以降は伝達インバータ２が反転電圧をＶdd／２として通常通りに動作するので、デューテー比を良好に維持する。
【００５１】
（その他の実施形態）
以上の実施形態では、時定数回路を全て電圧印加型としたが、それを電流印加型としてもよい。第７図及び第８図は定電流印加型時定数回路を説明する図である。
【００５２】
第７図（ａ）は、定電流源ＩとコンデンサＣとを直列接続し、直列接続点から時定数関数電圧Ｖxを得る。但し、定電流源Ｉを電源側としてコンデンサＣをアース側とする。この場合、直列接続点からの出力電圧Ｖxは、Ｖx＝Ｉ・（ｔ／Ｃ）となって、アース電位から電源電圧Ｖddまで、直線的に増加する特性となる「第７図（ｂ）」。これは、例えば第１実施形態での具体例「第２図（ｂ）」の電圧印加型とする時定数回路６Ｂに相当する。
【００５３】
第８図（ａ）は、定電流源Ｉをアース側としてコンデンサＣを電源側とする。この場合は、直列接続点での出力電圧Ｖxは、Ｖx＝Ｖdd−Ｉ・（ｔ／Ｃ）となって電源電圧Ｖddからアース電位まで直線的に減少する特性となる「第８図（ｂ）」。これは、例えば第２実施形態での具体例「第４図（ｂ）」に相当する。
【００５４】
又、上記の実施形態では時定数回路の出力電圧はインバータを経由してスイッチング素子のオン・オフをコントロールとしていましたが、スイッチング素子の導通抵抗の影響が無視できる場合は、時定数回路の出力電圧にて直接スイッチング素子のオン・オフをさせてもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１実施形態を説明する水晶発振器の概念的な図である。
【図２】本発明の第１実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）（c）はスイッチング電圧発生回路（電圧時定数回路）の出力特性である。
【図３】本発明の第２実施形態を説明する水晶発振器の概念的な図である。
【図４】本発明の第２実施形態の具体例を説明する図で、同図（ａ）は水晶発振器特にスイッチングタイマー回路の図、同図（ｂ）（c）はスイッチング電圧発生回路（電圧時定数回路）の出力特性である。の図である。
【図５】本発明の第３実施形態を説明する水晶発振器の概念的な図である。
【図６】本発明の第３実施形態の具体例を説明する水晶発振器特にスイッチングタイマー回路の図である。
【図７】本発明のその他の実施形態の一例を説明する図で、電流印加型時定数回路を説明する図である。
【図８】本発明のその他の実施形態の他例を説明する図で、電流印加型時定数回路を説明する図である。
【図９】従来例を説明する水晶発振器の回路図で、同図（ａ）は発振インバータ及び伝達インバータを記号化して示した回路図、同図（ｂ）（ｃ）従来例を説明するＣＭＯＳインバータの入出力特性である。
【図１０】従来例を説明する水晶発振器の信号伝送特性である。
【符号の説明】
【００５６】
１ 発振インバータ、２ 伝達インバータ、３ 水晶振動子、４ スイッチングタイマー回路、５ スイッチング素子、６ タイマー回路、７ 反転インバータ。
【特許請求の範囲】
【請求項１】
ＣＭＯＳからなる発振インバータと前記発振インバータに並列に接続された水晶振動子とを有する発振回路と、前記発振インバータの出力にＣＭＯＳからなる伝達インバータを接続した水晶発振器において、前記伝達インバータには、前記発振インバータの起動よりも前記伝達インバータが遅れて起動するスイッチングタイマー回路が設けられ、前記スイッチングタイマー回路はスイッチング素子と前記スイッチング素子の導通を前記発振インバータの起動よりも遅らせるタイマー回路とからなることを特徴とする水晶発振器。
【請求項２】
請求項１において、前記スイッチングタイマー回路は前記伝達インバータと電源との間、前記伝達インバータとアースとの間、又は前記伝達インバータと前記電源及び前記アースとの間のいずれにも設けられた水晶発振器。
【請求項３】
請求項１及び２において、前記タイマー回路は少なくともスイッチング電圧発生回路を有し、前記スイッチング電圧発生回路は電源投入から時間の関数とした出力電圧特性を発生するとともに前記電圧特性中には前記スイッチング素子を非導通から導通とする反転電圧を含む水晶発振器。
【請求項４】
請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと抵抗とを有する電圧印加型とする。これにより、コンデンサの充放電によって電源投入から時間の関数とした出力電圧特性を得る水晶発振器。
【請求項５】
請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと定電流源とを含む電流印加型とする水晶発振器。
【請求項１】
ＣＭＯＳからなる発振インバータと前記発振インバータに並列に接続された水晶振動子とを有する発振回路と、前記発振インバータの出力にＣＭＯＳからなる伝達インバータを接続した水晶発振器において、前記伝達インバータには、前記発振インバータの起動よりも前記伝達インバータが遅れて起動するスイッチングタイマー回路が設けられ、前記スイッチングタイマー回路はスイッチング素子と前記スイッチング素子の導通を前記発振インバータの起動よりも遅らせるタイマー回路とからなることを特徴とする水晶発振器。
【請求項２】
請求項１において、前記スイッチングタイマー回路は前記伝達インバータと電源との間、前記伝達インバータとアースとの間、又は前記伝達インバータと前記電源及び前記アースとの間のいずれにも設けられた水晶発振器。
【請求項３】
請求項１及び２において、前記タイマー回路は少なくともスイッチング電圧発生回路を有し、前記スイッチング電圧発生回路は電源投入から時間の関数とした出力電圧特性を発生するとともに前記電圧特性中には前記スイッチング素子を非導通から導通とする反転電圧を含む水晶発振器。
【請求項４】
請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと抵抗とを有する電圧印加型とする。これにより、コンデンサの充放電によって電源投入から時間の関数とした出力電圧特性を得る水晶発振器。
【請求項５】
請求項３において、前記スイッチング電圧発生回路は少なくともコンデンサと定電流源とを含む電流印加型とする水晶発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−１６７２３６（Ｐ２００８−１６７２３６Ａ）
【公開日】平成２０年７月１７日（２００８．７．１７）
【国際特許分類】
【出願番号】特願２００６−３５５４８１（Ｐ２００６−３５５４８１）
【出願日】平成１８年１２月２８日（２００６．１２．２８）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２０年７月１７日（２００８．７．１７）
【国際特許分類】
【出願日】平成１８年１２月２８日（２００６．１２．２８）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]