【課題】消費電力の低減と、製造コストの低減とを両立する発振回路を提供する。
【解決手段】本発明の半導体装置によれば、直列に接続されて、かつ、それぞれがダイオード接続された複数のＭＯＳトランジスタを用いて、発振回路部を駆動させる電圧を生成する。このとき、複数のＭＯＳトランジスタで生成される電圧の値は、電源電圧と、各ＭＯＳトランジスタのスレッショルド電圧の比率とに基づいて得られる。したがって、各ＭＯＳトランジスタのスレッショルド電圧を小さく抑えることが出来て、各ＭＯＳトランジスタの面積を節約することが出来て、発振回路部の消費電力を削減することが出来る。 （もっと読む）

【課題】負荷のドライブ能力を変更できる、発振回路を提供すること。
【解決手段】定電圧生成回路７０と、発振出力Ｖｏｓｃを生成する発振出力生成回路８０と、定電圧生成回路７０によって生成された定電圧Ｖｒｅｆ’が電源電圧として供給される複数のＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３を並列に有し、複数のＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３のそれぞれの出力点Ｐ１，Ｐ２，Ｐ３が互いに接続された出力回路９０と、複数のＭＯＳＦＥＴ回路Ｄ１，Ｄ２，Ｄ３の中から選択入力に応じて選択されたＭＯＳＦＥＴ回路を発振出力Ｖｏｓｃに従って駆動する駆動回路９１とを備え、前記選択入力に応じて選択されていないＭＯＳＦＥＴ回路の出力が、ハイインピーダンスである、発振回路。 （もっと読む）

【課題】無駄な電力消費やノイズの悪影響等を抑制できる回路装置及び電子機器等の提供。
【解決手段】回路装置は発振回路１０とバッファー回路２０を含む。バッファー回路２０は、プリバッファーＰＢＦと第１、第２の出力バッファーＱＢＦ１、ＱＢＦ２を含む。第１のモードでは、第１の出力バッファーＱＢＦ１が動作イネーブル状態に設定され、第２の出力バッファーＱＢＦ２が動作ディスエーブル状態に設定される。第２のモードでは、第１の出力バッファーＱＢＦ１及び第２の出力バッファーＱＢＦ２が動作イネーブル状態に設定される。第１のモードでは、プリバッファーＰＢＦの駆動能力が、第２のモードに比べて低い駆動能力に設定される。 （もっと読む）

【課題】短い発振安定時間を確保するとともに、低消費電流な発振回路を提供することを主たる目的とする。
【解決手段】発振回路１０は、増幅回路（インバータ回路１１）を有し、インバータ回路１１の出力端子を介してクロック信号ＣＬＫが出力される。インバータ回路１１は、第１のインバータ１２と第２のインバータ１３とから構成されている。インバータ回路１１は制御回路３０と接続され、制御信号Ｃｔｒｌに応じてその駆動能力が調節されている。具体的には例えば、発振回路１０の動作開始直後から発振が安定するまでの一定期間は、制御回路３０からハイレベルの制御信号Ｃｔｒｌ１（Ｈ），Ｃｔｒｌ２（Ｈ）が第１及び第２のインバータ１２，１３に供給され、両者が同時に動作する。そして発振安定時間経過後は、第１及び第２のインバータ１２，１３のいずれか一方のみが動作を継続し、他方は動作を停止する。 （もっと読む）

【課題】発振信号の発振周波数の可変範囲が狭く、また、回路抵抗が小さかった。
【解決手段】第１のＮＰＮ型トランジスタと、コレクタと第１のＮＰＮ型トランジスタのエミッタとの接続により第１のＮＰＮ型トランジスタにカスコード接続された第２のＮＰＮ型トランジスタと、第２のＮＰＮ型トランジスタのベース及びエミッタ間に接続された第１のキャパシタと、第２のＮＰＮ型トランジスタのエミッタ及び接地電位間に接続された第１の抵抗器と、第２のＮＰＮ型トランジスタのエミッタ及びコレクタ間に接続された第２のキャパシタと、第１のＮＰＮ型トランジスタのベース及びエミッタ間に接続された第３のキャパシタと、第２のＮＰＮ型トランジスタのベース及び接地電位間に接続された水晶振動子とを含む。 （もっと読む）

【課題】確実な発振動作を得るとともに、高周波数帯で発振の実現と、周波数安定度がより高いピアース型発振回路を提供する。
【解決手段】反転増幅回路と、この反転増幅回路の出力回路と入力回路の間に圧電振動子を設けたピアース型発振回路において、
反転増幅回路は、水晶振動子を通した入力を反転増幅するエミッタ接地型のトランジスタＱ_１と、このトランジスタのコレクタと出力回路との間でカスコード接続され、該トランジスタＱ_１のコレクタからみて低入力インピーダンスを呈し、かつ出力回路からみて高出力インピーダンスを呈するベース接地型のトランジスタＱ_２で構成する。Ｒ_２は負帰還抵抗。 （もっと読む）