水晶発振回路
【課題】回路面積を小さくし、低消費電流で安定した発振を行うことができる水晶発振回路を提供する。
【解決手段】トランジスタＭ１，Ｍ２から構成される発振用増幅部は、抵抗Ｒ１、水晶振動子Ｘ１、及びコンデンサＣ１，Ｃ２から構成される共振部を励振する。定電圧発生回路３１は、熱電圧と抵抗Ｒ４とに基づいてバイアス電圧を生成するバイアス回路と、バイアス電圧が供給されて、発振用増幅部に一定の電源電圧を供給する定電圧発生回路とを有する。定電圧発生回路は、バイアス電圧がゲートに入力されるトランジスタＭ３５と、トランジスタＭ３５と直列接続されたコンデンサＣ４とを有する。
【解決手段】トランジスタＭ１，Ｍ２から構成される発振用増幅部は、抵抗Ｒ１、水晶振動子Ｘ１、及びコンデンサＣ１，Ｃ２から構成される共振部を励振する。定電圧発生回路３１は、熱電圧と抵抗Ｒ４とに基づいてバイアス電圧を生成するバイアス回路と、バイアス電圧が供給されて、発振用増幅部に一定の電源電圧を供給する定電圧発生回路とを有する。定電圧発生回路は、バイアス電圧がゲートに入力されるトランジスタＭ３５と、トランジスタＭ３５と直列接続されたコンデンサＣ４とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は水晶発振回路に関し、特に水晶振動子の振動周波数に基づいて発振する水晶発振回路に関する。
【背景技術】
【０００２】
時計や携帯電話、コンピュータ端末などには、水晶振動子を用いた発振回路が、その周波数安定性ゆえに広く用いられている。これらの携帯用電子機器では、電池寿命が重要な機器の性能指標となるので、それらの機器で常に動作している水晶発振回路の低消費電力化が重要な技術課題となっている。
【０００３】
従来では、この水晶発振回路の低消費電力化という課題を解決するために、水晶発振回路専用の定電圧発生回路を設けて、発振用増幅部に一定の電源電圧を供給し、消費電力を削減する方法が知られていた（例えば、特許文献１〜特許文献４参照）。図１０は、従来の水晶発振回路の回路図（その１）である。図に示すように、水晶発振回路は、ＰＭＯＳのトランジスタＭ１０１、ＮＭＯＳのトランジスタＭ１０２、抵抗Ｒ１０１、水晶振動子Ｘ１０１、コンデンサＣ１０１，Ｃ１０２、及び定電圧発生回路１０１を有している。
【０００４】
定電圧発生回路１０１は、オペアンプＺ１０１から構成されている。オペアンプＺ１０１は、電源Ｖｄｄの電圧が供給されている。また、オペアンプＺ１０１の正相入力端子には、リファレンス電圧Ｖｒｅｆが入力されている。オペアンプＺ１０１は、定電圧Ｖｒｅｇを出力している。
【０００５】
定電圧発生回路１０１は、例えば２Ｖから１．２Ｖ程度の定電圧ＶｒｅｇをトランジスタＭ１０１，トランジスタＭ１０２に供給する。定電圧発生回路１０１は、図に示すようにオペアンプＺ１０１によって電圧ホロワ回路を構成するのが一般的である。
【０００６】
コンデンサＣ１０１、Ｃ１０２は、水晶振動子Ｘ１０１とともに、正帰還回路を構成している。トランジスタＭ１０１，Ｍ１０２は、コンデンサＣ１０１，Ｃ１０２、水晶振動子Ｘ１０１で構成される共振部を励振する発振用増幅部（発振用インバータ）として作用している。抵抗Ｒ１０１は、発振用インバータとして働くトランジスタＭ１０１，Ｍ１０２の動作点を設定するための帰還抵抗である。
【０００７】
トランジスタＭ１０１，Ｍ１０２、コンデンサＣ１０１，Ｃ１０２、及び水晶振動子Ｘ１０１により、発振回路が構成され、ほぼ水晶振動子Ｘ１０１によって決定される共振周波数で、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔの電位が振動する。発振を維持するためには、発振電圧ａｍｐｉｎを増幅し、水晶振動子Ｘ１０１での損失を補うトランジスタＭ１０１，Ｍ１０２の存在が必要不可欠である。トランジスタＭ１０１、Ｍ１０２は、定電圧発生回路１０１から定電圧Ｖｒｅｇが供給されて、コンデンサＣ１０１，Ｃ１０２、水晶振動子Ｘ１０１を駆動する。発振を維持するのに十分でかつ、無駄な貫通電流が大きくなりすぎないように、トランジスタＭ１０１，Ｍ１０２の定電圧Ｖｒｅｇが設定される。
【０００８】
定電圧Ｖｒｅｇは、図１０に示すように、リファレンス電圧Ｖｒｅｆを入力とする電圧ホロワ回路（オペアンプＺ１０１）で発生することができる。電圧ホロワ回路は、電源Ｖｄｄの電圧値によらず、例えば、２Ｖから１．２Ｖ程度の定電圧Ｖｒｅｇを発生し、トランジスタＭ１０１，Ｍ１０２に供給することで、発振を維持しつつ、トランジスタＭ１０１，Ｍ１０２で無駄に電力が消費されないようにする。
【０００９】
図１１は、図１０の電圧ホロワを構成するオペアンプの回路例である。図に示すように、電圧ホロワを構成するオペアンプは、ＰＭＯＳのトランジスタＭ１０３，Ｍ１０４，Ｍ１０７、ＮＭＯＳのトランジスタＭ１０５，Ｍ１０６，Ｍ１０８，Ｍ１０９、及びコンデンサＣ１０３，Ｃ１０４によって構成されている。
【００１０】
トランジスタＭ１０５には、リファレンス電圧Ｖｒｅｆが、トランジスタＭ１０３，Ｍ１０４，Ｍ１０７のソースには、電源Ｖｄｄの電圧が入力されている。トランジスタＭ１０７のドレインからは、定電圧Ｖｒｅｇが出力されている。トランジスタＭ１０８、Ｍ１０９のゲートには、バイアス電圧ＮＢ１０１が入力されている。
【００１１】
図１１に示すような一般に２段オペアンプと呼ばれる回路の、マイナス入力側（逆相入力端子）を、出力電位と等しく結線することで（トランジスタＭ１０６のゲート電位を定電圧Ｖｒｅｇとすることで）、電圧ホロワが構成され、定電圧Ｖｒｅｇの値は、リファレンス電圧Ｖｒｅｆにほぼ等しくなる。
【００１２】
リファレンス電圧Ｖｒｅｆの値を、電源Ｖｄｄの電圧値によらない、例えば、２Ｖから１．２Ｖ程度の電圧とすることで、電源Ｖｄｄの電圧値によらない、２Ｖから１．２Ｖ程度の定電圧Ｖｒｅｇを発生することができる。２段オペアンプの利得は大きいので、定電圧Ｖｒｅｇの電位を精度よく、リファレンス電圧Ｖｒｅｆの電位とすることができる。
【００１３】
このように電圧ホロワを用いることによって、水晶発振回路の低消費電力化を図っていた。
また、一定電流を発振用インバータに供給することにより、回路電力の削減を図る方法がある（例えば、特許文献５〜特許文献９参照）。図１２は、従来の水晶発振回路の回路図（その２）である。図に示すように、水晶発振回路は、ＰＭＯＳのトランジスタＭ１１０，Ｍ１１２，Ｍ１１３、ＮＭＯＳのトランジスタＭ１１１、ディプリーションＮＭＯＳのトランジスタＭ１１４、抵抗Ｒ１０２、水晶振動子Ｘ１０２、コンデンサＣ１０５，Ｃ１０６を有している。トランジスタＭ１１０，Ｍ１１１は、発振用インバータを構成している。
【００１４】
図１３は、従来の水晶発振回路の回路図（その３）である。図１３に示す水晶発振回路において、図１２に示す水晶発振回路と同じものには同じ符号を付し、その説明を省略する。図１３に示すように、発振用インバータを構成しているトランジスタＭ１１０には、電流を供給するトランジスタＭ１１５が接続されている。
【００１５】
図１４は、従来の水晶発振回路の回路図（その４）である。図１４に示す水晶発振回路において、図１２に示す水晶発振回路と同じものには同じ符号を付し、その説明を省略する。図１４に示すように、発振用インバータを構成しているトランジスタＭ１１０，Ｍ１１１のゲートには、コンデンサＣ１０７，Ｃ１０８が接続されている。また、トランジスタＭ１１１のゲート−ドレイン間には、抵抗Ｒ１０３が接続されている。さらに、トランジスタＭ１１０のゲートには、抵抗Ｒ１０４を介して、ＰＭＯＳのトランジスタＭ１１６，Ｍ１１７、ＮＭＯＳのトランジスタＭ１１８，Ｍ１１９、及び抵抗Ｒ１０５から構成されている定電圧出力回路のバイアス電圧が供給されている。
【００１６】
図１２〜図１４において、発振用インバータを構成するトランジスタＭ１１０，Ｍ１１１、コンデンサＣ１０５，Ｃ１０６、及び水晶振動子Ｘ１０２の作用は、図１０の水晶発振回路と同様でありその説明を省略し、トランジスタＭ１１０，Ｍ１１１への電流の供給動作について説明する。
【００１７】
図１２の水晶発振回路では、発振用インバータを構成しているトランジスタＭ１１０，Ｍ１１１に、ディプリーションＮＭＯＳのトランジスタＭ１１４で決まる電流を供給し、発振させている。
【００１８】
図１３の水晶発振回路では、トランジスタＭ１１５のゲート電位をＧＮＤ（電源Ｖｄｄのグランド）とすることで、発振用インバータを構成しているトランジスタＭ１１０，Ｍ１１１に電流を供給し、発振させている。
【００１９】
図１４の水晶発振回路では、発振用インバータを構成しているトランジスタＭ１１０のゲートに、抵抗Ｒ１０４を介してバイアス電圧を与えることで、トランジスタＭ１１０，Ｍ１１１の電流を制御し、発振させている。
【００２０】
このように、一定電流を発振用インバータに供給することで、水晶発振回路の低消費電力化を図っていた。
ところで、近年の電子機器の小型化とともに、携帯型電子機器への性能向上の要求もますます強くなっている。上記で述べたように、携帯用電子機器あるいは時計などでは、電池寿命が重要な機器の性能指標となり、それらの機器で常に動作している水晶発振回路の低消費電力化はますます重要な技術課題となっている。
【特許文献１】特開平１０−２１３６８６号公報（第８，９頁、第２図）
【特許文献２】特開平４−９４２０１号公報（第３頁、第１図）
【特許文献３】特開平６−５９７５６号公報（第３頁、第２図）
【特許文献４】特開２００２−３５９５２４号公報（第３頁、第１図）
【特許文献５】特開平７−７３２５号公報（第５頁、第２図）
【特許文献６】特開平１１−１５０４１９号公報（第３頁、第１図）
【特許文献７】特開２００２−３５９５２４号公報（第７頁、第４図）
【特許文献８】特開平１１−１５０４２０号公報（第３頁、第１図）
【特許文献９】特開平６−１７７６４６号公報（第２頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、図１１に示すような２段オペアンプを電圧ホロワとして使用する場合、電圧ホロワが発振あるいは不安定にならないよう負帰還ループの周波数特性を設計する必要がある。そのため、２段オペアンプでは位相補償のためのコンデンサが用いられるが、一般にこのコンデンサは大きな容量を必要とし、回路面積が大きくなるといった問題点があった。
【００２２】
具体的には、図１１に示すように、２段オペアンプの１段目出力（トランジスタＭ１０３，Ｍ１０５のドレイン）と、２段オペアンプの２段目出力（トランジスタＭ１０７，Ｍ１０９のドレイン）にコンデンサＣ１０３を設ける必要がある。これにより、ドミナント・ポールとセカンド・ポールを周波数軸上で十分離すことができ、容量性の負荷（コンデンサＣ１０４）を駆動する場合でも、位相余裕を確保することができる。
【００２３】
この位相補償用のコンデンサＣ１０３は、トランジスタＭ１０７，Ｍ１０９のドレインに接続される負荷が容量性の場合は、その容量値に応じて設ける必要がある。ただし、負荷の容量が小さい場合あるいは、特別に定電圧Ｖｒｅｇの安定化容量を設けない場合には、位相補償用のコンデンサは必要でない場合がある。つまり、負荷の容量が大きい場合には、コンデンサＣ１０３の容量を大きくする必要がある。一方、占有面積の増大を避けるため、定電圧Ｖｒｅｇの過渡変動を抑制するためのコンデンサＣ１０４の値を小さくすることが考えられるが、定電圧Ｖｒｅｇの電位の過渡変動が大きくなり、過渡変動により降下した定電圧Ｖｒｅｇの電位でも発振を維持できるようあらかじめ設定電位を高めにしておく必要があり、これにより消費電力が増加してしまう。
【００２４】
また、一定電流を発振用インバータに供給することにより、回路電力の削減を図る方法では、図１２においては、ディプリーションＮＭＯＳのトランジスタＭ１１４で決まる電流を、トランジスタＭ１１０，Ｍ１１１に、供給しているために、トランジスタＭ１１４の製造ばらつきの影響を受けやすく不安定であり、また、ＣＭＯＳプロセスでは一般的でないディプリーションＭＯＳトランジスタを用意する必要があるという問題点があった。
【００２５】
図１３においては、トランジスタＭ１１５のゲート電位をＧＮＤとすることによって、発振用インバータを構成するトランジスタＭ１１０，Ｍ１１１に、電源Ｖｄｄによる電流を供給している。この電流は電源Ｖｄｄの電圧に依存し、電源Ｖｄｄの電圧が低い場合に電流が減少する。このため、低い電圧でも発振を維持できるよう設計すると、電源Ｖｄｄの電圧が高い場合に電流が必要以上に大きくなり、また、トランジスタＭ１１５の製造ばらつきの影響を受けやすいという問題点があった。
【００２６】
図１４においては、発振用インバータ回路のトランジスタＭ１１０に、バイアス電圧を供給する回路として、熱電圧を基準とする回路（トランジスタＭ１１６〜Ｍ１１９、抵抗Ｒ１０５によって構成されている回路）を採用し、バイアス電流の電源電圧依存性を改善している。また、ＭＯＳトランジスタの製造ばらつきにも比較的影響を受けないバイアス回路となっている。しかしながら、発振用インバータを構成しているトランジスタＭ１１０のゲートに電流を制御するバイアス電圧を供給する構成のために、トランジスタＭ１１０，Ｍ１１１の出力振幅は、電源Ｖｄｄの電圧となり、信号振幅を制御するためには、一定の電源Ｖｄｄの電圧を供給する必要がある。つまり、図１４の回路では、バイアス電流の電源電圧依存性を解決する回路を採用しながら、信号振幅を制御するためには、別に一定電圧を発生する回路を用意する必要があり、回路が複雑になる問題点があった。
【００２７】
本発明はこのような点に鑑みてなされたものであり、回路構成が簡単で面積が小さく、安定した発振を行う低消費電流の水晶発振回路を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明では上記課題を解決するために、水晶振動子の振動周波数に基づいて発振する水晶発振回路において、水晶振動子が接続される共振部と、前記共振部を励振する発振用増幅部と、前記発振用増幅部に一定の電源電圧を供給する定電圧発生回路と、を有し、前記定電圧発生回路は、熱電圧と抵抗とに基づいてバイアス電圧を生成するバイアス回路と、前記バイアス電圧が供給されて、前記バイアス電圧に基づいて前記一定の電源電圧を生成する電圧発生部と、を有し、前記電圧発生部は、前記バイアス電圧がゲートに入力される定電流トランジスタと、前記定電流トランジスタと直列接続されたコンデンサとを有する、ことを特徴とする水晶発振回路が提供される。
【００２９】
このような水晶発振回路によれば、バイアス電圧がゲートに入力される定電流トランジスタと、定電流トランジスタと直列接続されたコンデンサとを有し、発振用増幅部に一定の電源電圧を供給する。
【発明の効果】
【００３０】
開示の水晶発振回路によれば、電源電圧の発振を防止するための位相補償用の容量が不要となり、回路構成が簡単で面積を小さくでき、低消費電流で安定した発振を行うことができる。
【００３１】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態に係る水晶発振回路の回路図である。図に示すように、水晶発振回路は、発振用増幅部１１、定電圧発生回路１２、レプリカ回路１３、抵抗Ｒ１、コンデンサＣ１，Ｃ２、及び水晶振動子Ｘ１を有している。発振用増幅部１１は、トランジスタＭ１，Ｍ２から構成されている。定電圧発生回路１２は、ＰＭＯＳのトランジスタＭ３，Ｍ４、ＮＭＯＳのトランジスタＭ５〜Ｍ７、及びコンデンサＣ３から構成されている。レプリカ回路１３は、ＰＭＯＳのトランジスタＭ８，Ｍ９、ＮＭＯＳのトランジスタＭ１０から構成されている。
【００３３】
発振用増幅部１１のトランジスタＭ１，Ｍ２は、コンデンサＣ１，Ｃ２、水晶振動子Ｘ１で構成される共振部（正帰還回路）を励振する。抵抗Ｒ１は、発振用増幅部１１のトランジスタＭ１，Ｍ２の動作点を設定するための帰還抵抗である。
【００３４】
発振用増幅部１１と、コンデンサＣ１，Ｃ２、水晶振動子Ｘ１により、発振回路が構成され、ほぼ水晶振動子Ｘ１によって決定される共振周波数で、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔが振動する。発振用増幅部１１は、発振を維持するために、発振電圧ａｍｐｉｎの信号を増幅し、水晶振動子Ｘ１でのエネルギの損失を補う。発振用増幅部１１は、定電圧Ｖｒｅｇからエネルギを供給されて、コンデンサＣ１，Ｃ２、水晶振動子Ｘ１を駆動する。発振を維持するのに十分でかつ、無駄な貫通電流が大きくなりすぎないよう、発振用増幅部１１に供給される定電圧Ｖｒｅｇは設定される。
【００３５】
定電圧発生回路１２は、リファレンス電圧Ｖｒｅｆが入力され、定電圧Ｖｒｅｇを発生して発振用増幅部１１に供給する。定電圧Ｖｒｅｇは、図に示すように、リファレンス電圧Ｖｒｅｆを入力とする電圧ホロワで発生される。電源Ｖｄｄの電圧の値によらず、例えば、１．３Ｖ程度の定電圧Ｖｒｅｇを発生し、発振用増幅部１１に供給することで、発振を維持しつつ、発振用増幅部１１で無駄に電力を消費することを避けることができる。
【００３６】
レプリカ回路１３のトランジスタＭ９，Ｍ１０は、発振用増幅部１１のトランジスタＭ１，Ｍ２と同じサイズのＭＯＳトランジスタとする。トランジスタＭ９，Ｍ１０のゲート、ドレインは共通に接続され、入力、出力が同電位のインバータ回路として働く。これは、発振用増幅部１１のトランジスタＭ１，Ｍ２の発振が停止している状態に相当する。例えば、電源投入直後は、発振が成長していないので、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔの電位は、抵抗Ｒ１の作用により、同じ電位となっている。この状態から、発振用増幅部１１に電流が流れて発振が始まる。
【００３７】
レプリカ回路１３のトランジスタＭ８のゲートには、バイアス電圧ＰＢ１が入力される。トランジスタＭ８のソース−ドレイン間は、ゲートに入力されたバイアス電圧ＰＢ１によって電流が流れる。これにより、リファレンス電圧Ｖｒｅｆは、トランジスタＭ９のしきい値電圧とトランジスタＭ１０のしきい値電圧を加算した値となり、リファレンス電圧Ｖｒｅｆと定電圧Ｖｒｅｇの電位が等しいとすると、レプリカ回路１３のトランジスタＭ８〜Ｍ１０に流れる電流と同じ値の電流が、発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる。
【００３８】
定電圧発生回路１２のトランジスタＭ７のゲートには、ＮＭＯＳトランジスタのバイアス電圧ＮＢ１が入力され、トランジスタＭ７は定電流源として作用する。定電圧発生回路１２のトランジスタＭ３〜Ｍ７は差動回路として働く。リファレンス電圧Ｖｒｅｆの電位が、定電圧Ｖｒｅｇの電位に対して高い場合、トランジスタＭ５により電流が流れ、トランジスタＭ３のドレイン及び、トランジスタＭ３，Ｍ４のゲートの電位が下がることで、定電圧Ｖｒｅｇに流れ込む電流が増える。リファレンス電圧Ｖｒｅｆの電位が、定電圧Ｖｒｅｇの電位に対して低い場合、トランジスタＭ５に流れる電流は減少し、トランジスタＭ３のドレイン及び、トランジスタＭ３，Ｍ４のゲートの電位が上がることで、定電圧Ｖｒｅｇに流れ込む電流が減少する。このようなフィードバック作用により、リファレンス電圧Ｖｒｅｆの電位と定電圧Ｖｒｅｇの電位は近い電位となる。
【００３９】
負荷電流を発振用増幅部１１に供給するトランジスタＭ４のＷ（ゲート幅）を、対をなすトランジスタＭ３のそれより大きくし、ミラー比を大きくすることで、１段の差動回路を使用しながら、供給できる負荷電流を大きくすることができる。
【００４０】
トランジスタＭ３〜Ｍ７で構成される差動回路は１段の差動回路なので、定電圧Ｖｒｅｇの電位の過渡変動を抑制するコンデンサＣ３を設けても、位相の遅れは９０度でとどまり、位相の遅れが１８０度に達することはないので、位相補償の必要はない。
【００４１】
従来の水晶発振回路と異なり、位相補償容量が必要ないので、コンデンサによる回路の占有面積を削減できる。同一面積で比較した場合、従来の水晶発振回路の位相補償の面積を、出力負荷のコンデンサＣ３の面積として利用できるので、より大容量の容量を置くことができ、定電圧Ｖｒｅｇの電位の過渡変動を抑制できる。
【００４２】
図１に示す水晶発振回路では、１段の差動回路を構成しているトランジスタＭ３〜Ｍ７の、ゲートが逆相入力端子（−側）となるトランジスタＭ６のドレインを、トランジスタＭ４のドレインではなく、電源Ｖｄｄに接続している。これにより、ゲートが−側の入力となるトランジスタＭ６を通って流れる差動回路のテイル電流（トランジスタＭ７の電流）は、電源Ｖｄｄから流れ、トランジスタＭ４からは流れ込まない。トランジスタＭ４の電流は、全て発振用増幅部１１に流すことができる。
【００４３】
従来技術でも述べたように、電圧ホロワにより、発振用増幅部１１に電源Ｖｄｄの電圧より低い定電圧Ｖｒｅｇを供給するのは、発振用インバータを構成しているトランジスタＭ１，Ｍ２の増幅率を、発振を成長、維持できる程度に確保しながら、無駄な貫通電流を削減することにある。つまり、定電圧Ｖｒｅｇの電位の絶対精度は問題ではなく、電流が制御できればよい。このため、本発明では、従来の回路と異なり、２段の差動回路ではなく１段の差動回路を使用した。１段の差動回路により定電圧Ｖｒｅｇを発生しても、トランジスタＭ１，Ｍ２の増幅率を、発振を成長、維持できる程度に確保しながら、貫通電流を制御できれば、低消費電力化を達成できる。さらに、従来技術で示したような２段の差動回路では、定電圧Ｖｒｅｇの電位の設定精度は高いが、定電圧Ｖｒｅｇのインピーダンスが低いために、例えば、水晶振動子の損失が想定しているよりも大きい場合でも、定電圧Ｖｒｅｇの電位は設計電位となり、それにともなって消費する電流が増加する。つまり、図１０、図１１に示した回路では、定電圧Ｖｒｅｇを電源Ｖｄｄの電圧で設定するために、電位の設定精度は高いが、各部の定数がずれた場合の、消費電流の増加の程度が大きい。一方、本発明の水晶発振回路では、トランジスタＭ４が供給する電流は、トランジスタＭ４，Ｍ３のミラー比と、電流源を構成しているトランジスタＭ７で決まる値を超えて流れることはなく最大電流を設計することができる。
【００４４】
例えば、電流源を構成しているトランジスタＭ７に流す電流を、０．１μＡ、トランジスタＭ３，Ｍ４のミラー比を１０（トランジスタＭ４のＷが、トランジスタＭ３のＷの１０倍）とする。水晶振動子Ｘ１の損失が、想定しているより大きく、定電圧Ｖｒｅｇの電位が、リファレンス電圧Ｖｒｅｆの電位より低い電位でつりあった場合でも、（最大で）トランジスタＭ５に０．１μＡの電流しか流れないので、トランジスタＭ３には、０．１μＡの電流しか流れない。これにより、トランジスタＭ４には、最大で１μＡの電流しか流れないように設計できる。なお、図１１に示した従来の回路では、定電圧Ｖｒｅｇの電位が、リファレンス電圧Ｖｒｅｆの電位より低い電位となった場合、トランジスタＭ１０３，Ｍ１０５のドレイン、トランジスタＭ１０７のゲートの電位が電圧増幅されて、大きく下がるので、供給される電流の最大値は設計できない。
【００４５】
発振が定常状態に達したときの消費電流は、発振用インバータを構成しているトランジスタＭ１，Ｍ２での貫通電流だけではなく、水晶振動子Ｘ１での損失にも依存する。このため、発振が定常状態に達したときの消費電流を理想的な電源電圧で設定しようとすると、発振の開始時に十分なバイアス電流を供給できなくなる恐れがある。
【００４６】
これは、例えば、最終的な消費電流を、トランジスタＭ１，Ｍ２での貫通電流と水晶振動子Ｘ１等での損失を補給するための電流で近似すると、発振の開始時には、同じ定電圧Ｖｒｅｇの電位であっても、水晶振動子Ｘ１等での損失はないため、発振の開始時に流れる電流は最終値より小さい場合がある。最終的な消費電流を目標に、従来回路のように利得の高いアンプで理想に近い電圧源をつくり、それで、定電圧Ｖｒｅｇの電位を設定すると、最終的な消費電流より、発振開始時のバイアス電流が小さくなる。
【００４７】
例えば、特開平４−９４２０１の回路では、この問題を緩和するために、発振開始時の定電圧Ｖｒｅｇの電位を、定常状態の定電圧Ｖｒｅｇの電位より高くする対策がとられている。本発明の水晶発振回路では、あらかじめ、発振開始時のバイアス電流を十分大きくしておいても、問題は生じない。なぜなら、発振が成長し、水晶振動子Ｘ１等での損失が増加するに従って、定電圧Ｖｒｅｇは多少低下してくるが、アンプの電圧利得が大きくないので、無理に定電圧Ｖｒｅｇとリファレンス電圧Ｖｒｅｆの電位を一致させるように回路が作用することはなく、電流の増加は緩やかである。また、最大電流も、ミラー比により設計できるので、問題の生じない程度に発振開始時のバイアス電流を大きくしておく設計が可能となる。
【００４８】
このように、１段の差動回路を使用し、位相補償用のコンデンサを省略したことによって、回路構成を簡単に、かつ面積を小さくすることができ、低消費電力で、安定した発振を行うことができる。
【００４９】
次に、図１の水晶発振回路を適用した発振回路について説明する。図２は、図１の水晶発振回路を適用した発振回路のブロック構成図である。図に示すように、発振回路は、発振用増幅部１１、定電圧発生回路１２、レプリカ回路１３、バイアス回路２１、シュミット回路２２、レベル変換回路２３から構成されている。
【００５０】
発振用増幅部１１、定電圧発生回路１２、レプリカ回路１３は、図１に示したものと同様であり、その説明を省略する。また、図１に示した発振用増幅部１１に接続される抵抗Ｒ１、コンデンサＣ１，Ｃ２、及び水晶振動子Ｘ１の図示は省略している。
【００５１】
バイアス回路２１は、図１に示したバイアス電圧ＰＢ１を生成し、レプリカ回路１３に供給する。また、バイアス回路２１は、図１に示したバイアス電圧ＮＢ１を生成し、定電圧発生回路１２に供給する。
【００５２】
シュミット回路２２は、定電圧発生回路１２から出力される定電圧Ｖｒｅｇが入力される。また、シュミット回路２２は、発振用増幅部１１から出力される発振電圧ａｍｐｏｕｔが入力される。シュミット回路２２は、発振電圧ａｍｐｏｕｔの波形を整形し、レベル変換回路２３に出力する。
【００５３】
レベル変換回路２３は、シュミット回路２２から出力される信号を、電源Ｖｄｄの電圧レベルにして出力する。
バイアス回路２１の詳細について説明する。図３は、図２のバイアス回路の回路図である。図に示すように、バイアス回路２１は、ＰＭＯＳのトランジスタＭ１１〜Ｍ１３，Ｍ１８、ＮＭＯＳのトランジスタＭ１４〜Ｍ１７，Ｍ１９、抵抗Ｒ２、及びインバータ回路Ｚ１を有している。
【００５４】
インバータ回路Ｚ１に入力される制御信号ＥＮが‘Ｈ’のときに、バイアス電圧ＰＢ１，ＮＢ１を発生する。トランジスタＭ１４，Ｍ１５は、サブスレッショルド領域で動作するようにサイズが決定される。サブスレッショルド領域ではドレイン電流ＩＤは、ゲート電圧Ｖｇｓの指数関数に比例し、概略次の式（１）で表わされる。
ＩＤ＝Ｉｏｅｘｐ（ｑＶｇｓ／ｎｋＴ） ……（１）
（ｑ：電子の電荷、ｎ：比例定数（１．３程度）、Ｖｇｓ：ゲート−ソース間電圧、ｋ：ボルツマン定数、Ｔ：絶対温度、ＩＤ：ドレイン電流、Ｉｏ：比例定数）
例えば、トランジスタＭ１４とトランジスタＭ１５のＷ比を５とする（トランジスタＭ１５のＷ/トランジスタＭ１４のＷ＝５）。トランジスタＭ１２とトランジスタＭ１３のサイズは同じとする。トランジスタＭ１２とトランジスタＭ１３に同じ電流が流れるので、トランジスタＭ１４とトランジスタＭ１５にも同じ電流が流れる点で回路がつりあう。式（１）とトランジスタＭ１４とトランジスタＭ１５のＷ比を５として考慮すると、流れる電流は次の式（２）で表される。
ＩＤ＝（（ｎｋＴ／ｑ）ｌｎ（５））／Ｒ２ ……（２）
（なお、Ｒ２は抵抗Ｒ２の抵抗値を表わす。）
つまり流れる電流は、熱電圧ｋＴ／ｑとサイズ比から決まる定数ｌｎ（５）、と抵抗Ｒ２の抵抗値で設計できる。二次的な効果を除けば、電流は電源Ｖｄｄの電圧によらないように、また、ＭＯＳトランジスタに依存せず、決定できる（ただし、抵抗Ｒ２の温度依存性がないと仮定すると、ＩＤはＴに比例する）。
【００５５】
トランジスタＭ１７〜Ｍ１９はスタートアップ回路として働く。トランジスタＭ１２〜Ｍ１５で構成されるループ回路には、式（２）で表わされる安定点とは別に、電流が０の点にも安定点が存在する。この望ましくない安定点を避けるために、トランジスタＭ１４とトランジスタＭ１５に電流が流れず、バイアス電圧ＮＢ１が０のときには、トランジスタＭ１８，Ｍ１９のドレインの電位が電源Ｖｄｄの電圧となって、トランジスタＭ１７により、初期電流が流れるようになっている。トランジスタＭ１４とトランジスタＭ１５に電流が流れ、バイアス電圧ＮＢ１が発生されると、トランジスタＭ１９にも電流が流れて、トランジスタＭ１８，Ｍ１９のドレインはＧＮＤとなり、スタートアップ回路が切り離される。
【００５６】
制御信号ＥＮが‘Ｌ’になると、トランジスタＭ１８がオフし、スタートアップ回路に電流は流れなくなる。また、バイアス電圧ＰＢ１の電位は電源Ｖｄｄの電圧、バイアス電圧ＮＢ１の電位は０となり、各部の電流は流れなくなる。そして、バイアス電圧ＰＢ１、ＮＢ１が供給された先の回路においても、電流は流れなくなるよう制御できる。
【００５７】
シュミット回路２２の詳細について説明する。図４は、図２のシュミット回路の回路図である。図に示すように、シュミット回路２２は、ＰＭＯＳのトランジスタＭ２０，Ｍ２１，Ｍ２５、ＮＭＯＳのトランジスタＭ２２〜Ｍ２４を有している。
【００５８】
トランジスタＭ２０〜Ｍ２３のゲートには、発振電圧ａｍｐｏｕｔが入力される。トランジスタＭ２０のソース、トランジスタＭ２４のドレインに定電圧Ｖｒｅｇが入力される。シュミット回路２２は、発振電圧ａｍｐｏｕｔを整形して出力する。
【００５９】
ところで、ＭＣＵ（Micro Controller Unit）で用いられる時計用の水晶発振回路では、発振周波数は３２７６８Ｈｚ（３２ｋＨｚ）が一般的である。その周期は約３０．５μｓとなる。図１０，１１で説明した回路において、発振用インバータの平均電流を例えば１μＡ程度とすると、発振時の発振用インバータのピーク電流は２μＡを超える。この発振用インバータのピーク電流が例えば、１／４周期程度の期間流れるとすると、その電流による電荷は２μＡ×３０．５μｓ×１／４＝１５．３ｐＣにも達する。平均電流を供給できるように、図１１の電圧ホロワでは、トランジスタＭ１０３，Ｍ１０５のドレインの電位が定まるようにフィードバックが働くので、平均電流を超えて流れる電流は、出力電位の安定化用のコンデンサＣ１０４から供給されることになる。コンデンサＣ１０４から供給される電荷量は、１μＡ×３０．５μｓ×１／４＝７．６ｐＣとなる。定電圧Ｖｒｅｇの過渡変動が大きいと、過渡的には、定電圧Ｖｒｅｇの電位が下がってしまい、それでも、発振が維持できるように、もともとのリファレンス電圧Ｖｒｅｆの値自体を高めに設定する必要が生じる。これは、電力の増加につながるので、定電圧Ｖｒｅｇの電位の過渡変動を抑制することが望ましい。例えば、上の数値例で、定電圧Ｖｒｅｇの電位の降下を、例えば、０．２Ｖ程度に抑えようとすると、必要な容量値は、７．６ｐＣ／０．２Ｖ＝３８ｐＦとなる。この値は、集積回路中では、寄生容量でまかないきれない程度の大きな値で、専用に容量を設ける必要がある値である。
【００６０】
上記数値例のように大きな容量のコンデンサＣ１０４を電圧ホロワの出力に設けると、少なくとも数ｐＦの大きさの、位相補償用のコンデンサＣ１０３を設けることが必要になる。このため、定電圧Ｖｒｅｇの電位の精度を確保しようとすると、電位の過渡変動を抑制するコンデンサＣ１０４と位相補償用のコンデンサＣ１０３が必要となる。しかし、本発明では１段の差動回路を使用することによって、位相補償用のコンデンサを省略し、回路構成を簡単に、かつ面積を小さくすることができ、低消費電力で、安定した発振を行うことができる。
【００６１】
本発明の水晶発振回路の第２の実施の形態について説明する。図５は、本発明の第２の実施の形態に係る水晶発振回路の回路図である。第２の実施の形態に係る水晶発振回路では、発振を停止する場合に、各部に電流が流れないように回路が構成されている。図５において、図１と同じものには同じ符号を付し、その説明を省略する。
【００６２】
図に示すように、トランジスタＭ１，Ｍ２のドレインの間にトランジスタＭ２６が接続されている。トランジスタＭ１のソースとドレインの間にトランジスタＭ２７が接続されている。電源ＶｄｄとトランジスタＭ１，Ｍ２７のソースの間にトランジスタＭ２８が接続されている。トランジスタＭ２６〜Ｍ２８のゲートには、制御信号ＥＮが入力される。トランジスタＭ８のドレインとトランジスタＭ９のソースの間に抵抗Ｒ３が接続されている。トランジスタＭ９，Ｍ１０の間にトランジスタＭ２９が接続されている。
【００６３】
図５に示す水晶発振回路は、制御信号ＥＮが‘Ｈ’のときに、発振動作をする。制御信号ＥＮが‘Ｈ’のとき、トランジスタＭ２６がオンし、トランジスタＭ２７，Ｍ２８がオフするので、図１の水晶発振回路と同様の動作をする。制御信号ＥＮが‘Ｌ’のときは、トランジスタＭ２６がオフし、トランジスタＭ２７，Ｍ２８がオンする。トランジスタＭ２８がオンするので、定電圧Ｖｒｅｇの電位は電源Ｖｄｄの電圧となる。また、トランジスタＭ２７がオンするので、発振電圧ａｍｐｏｕｔの電位も電源Ｖｄｄの電圧となる。トランジスタＭ２６がオフするので、抵抗Ｒ１をスイッチにより切り離しておけば、発振電圧ａｍｐｉｎの電位はどのような値であっても、トランジスタＭ１，Ｍ２、コンデンサＣ１，Ｃ２、及び水晶振動子Ｘ１に電流は流れなくなる。
【００６４】
リファレンス電圧Ｖｒｅｆを発生する、トランジスタＭ８〜Ｍ１０，Ｍ２９、抵抗Ｒ３で構成されるレプリカ回路も、制御信号ＥＮが‘Ｈ’のときは、トランジスタＭ２９がオンするので、レプリカ回路は入出力が同電位のインバータとして働く。制御信号ＥＮが‘Ｌ’のときは、トランジスタＭ２９がオフするので、電流は流れない。
【００６５】
ところで、図１の水晶発振回路の説明では、レプリカ回路１３のトランジスタＭ９，Ｍ１０は、発振用増幅部１１のトランジスタＭ１，Ｍ２と同じサイズのＭＯＳトランジスタとして説明した。回路動作としては、もちろんレプリカ回路１３のトランジスタＭ９，Ｍ１０は、発振用増幅部１１のトランジスタＭ１，Ｍ２と同じサイズのＭＯＳトランジスタでよいが、この場合、レプリカ回路１３に流れる電流と、発振開始時に、発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる電流は同じ値となる。つまり、発振開始時に、発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる電流と同じ値の電流が、レプリカ回路１３で消費されてしまう。発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる電流は、安定な発振起動を実現するためには、ある値より小さくできない。回路全体の消費電力を削減するためには、レプリカ回路１３に流れる電流を小さくする必要がある。
【００６６】
そこで、図５の水晶発振回路では、レプリカ回路を、トランジスタＭ８、Ｍ９、Ｍ１０と直列に接続した抵抗Ｒ３で構成する。トランジスタＭ８から流れ込む電流により、リファレンス電圧Ｖｒｅｆの電位は、トランジスタＭ９のしきい値電圧と、トランジスタＭ２９，Ｍ１０のしきい値電圧と、抵抗Ｒ３での電圧降下を合計した電位となる。抵抗Ｒ３での電圧降下分、同じ電流でリファレンス電圧Ｖｒｅｆの電位を、図１の水晶発振回路より高くできる。これにより、レプリカ回路に流す電流を小さくしても、発振用増幅部（トランジスタＭ１，Ｍ２，Ｍ２６）に、所望の電流が流れるようリファレンス電圧Ｖｒｅｆを発生することが可能になる。
【００６７】
リファレンス電圧Ｖｒｅｆを少ない電流で発生するために、抵抗Ｒ３を利用して発生すると、トランジスタＭ９，Ｍ２９，Ｍ１０、抵抗Ｒ３で構成されるレプリカ回路は、発振用増幅部を構成するトランジスタＭ１，Ｍ２６，Ｍ２の完全なレプリカではなくなり、レプリカ回路に流れる電流と発振用増幅部に流れる電流の関係が単純ではなくなる。しかしながら、図１で述べたように、定電圧発生回路１２は、シミュレーションで設定しようとした、電流と実際の電流が完全に一致しなくとも、最大の発振用増幅部の電流を設計できるので、目標電流と実際の電流が大幅にずれることはないようにできる。
【００６８】
このように、１段アンプで電圧ホロワを構成することから、最大電流を容易に設計でき、このため、多少設計値と実際の消費電流がずれても、大幅に電力が増加しない特性を実現できる。この特性を利用して、第２の実施の形態に係る水晶発振回路では、レプリカ回路に抵抗Ｒ３を導入することで、レプリカ回路の電流を削減することができる。
【００６９】
なお、第２の実施の形態に係る水晶発振回路は、第１の実施の形態に係る水晶発振回路と同様、図２に示すバイアス回路２１、シュミット回路２２、レベル変換回路２３と組み合わせて使用することができる。
【００７０】
本発明の水晶発振回路の第３の実施の形態について説明する。図６は、本発明の第３の実施の形態に係る水晶発振回路の回路図である。第３の実施の形態に係る水晶発振回路では、図５に示した水晶発振回路のトランジスタＭ６のドレインに、電源Ｖｄｄではなく定電圧Ｖｒｅｇが供給されるようになっている。図６において、図５と同じものには同じ符号を付し、その説明を省略する。
【００７１】
図に示すように、ＮＭＯＳのトランジスタＭ３０のドレインは、トランジスタＭ４のドレインと接続されている。トランジスタＭ３０のソースは、トランジスタＭ５のソース、トランジスタＭ７のドレインと接続されている。トランジスタＭ３０のゲートは、トランジスタＭ４のドレイン、コンデンサＣ３、トランジスタＭ２８のドレインと接続されている。
【００７２】
図に示すようにトランジスタＭ３０のドレインに、定電圧Ｖｒｅｇが供給されるようになっている点が、図５に示した水晶発振回路と異なっている。図６において、リファレンス電圧Ｖｒｅｆと定電圧Ｖｒｅｇの電位が近い場合には、トランジスタＭ５とトランジスタＭ３０に同じ程度の電流が流れるので、その分トランジスタＭ４から、発振用増幅部を構成しているトランジスタＭ１，Ｍ２に供給される電流が減少する。従って、この電流の減少が問題にならない場合には、図６に示すようにトランジスタＭ３０のドレインに定電圧Ｖｒｅｇが供給されるよう接続してもかまわない。
【００７３】
なお、その他は図５に示した水晶発振回路と同様であり、その説明を省略する。また、図２に示したバイアス回路２１、シュミット回路２２、レベル変換回路２３と組み合わせて使用することができる。
【００７４】
本発明の水晶発振回路の第４の実施の形態について説明する。図７は、本発明の第４の実施の形態に係る水晶発振回路の回路図である。図７において、図１と同じものには同じ符号を付し、その説明を省略する。
【００７５】
図に示すように、定電圧発生回路３１は、ＰＭＯＳのトランジスタＭ３１，Ｍ３２，Ｍ３５、ＮＭＯＳのトランジスタＭ３３，Ｍ３４、抵抗Ｒ４、及びコンデンサＣ４から構成されている。
【００７６】
定電圧発生回路３１は、図３に示したバイアス回路と同様に動作する。ただし、制御信号ＥＮに関する回路部分、スタートアップ回路部分は図を簡単にするために図示せず、省略してある。トランジスタＭ３５のゲートに流れる電流は、熱電圧ｋＴ／ｑとサイズ比と抵抗Ｒ４の抵抗値で設計できる。二次的な効果を除けば、電流は電源Ｖｄｄの電圧によらないように、また、ＭＯＳトランジスタに依存せず、決定できる（ただし、抵抗Ｒ４の温度依存性がないと仮定すると、電流はＴに比例する）。
【００７７】
トランジスタＭ３２，Ｍ３４のドレインに発生するバイアス電圧ＰＢ２を、トランジスタＭ３５のゲートに供給し、トランジスタＭ３５のドレインから出力される定電圧Ｖｒｅｇを、発振用増幅部を構成しているトランジスタＭ１，Ｍ２に供給する。発振が成長あるいは、定常状態で維持されている場合には、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔの電位は振動し、トランジスタＭ１に流れる電流も過渡的に大きく変動する。この過渡的な電位の変動を抑える目的で、コンデンサＣ４が設けられている。コンデンサＣ４の必要な容量値は、第１の実施例で説明した数値例において、発振用インバータの平均電流を、例えば１μＡ程度、定電圧Ｖｒｅｇの電位の過渡変動を例えば、０．２Ｖ程度とすると３８ｐＦとなる。
【００７８】
図７の水晶発振回路では、熱電圧を基準とするトランジスタＭ３１〜Ｍ３４、抵抗Ｒ４を用いることで、図１２、図１３で説明したＭＯＳトランジスタの製造ばらつき、あるいは、バイアス電流の電源電圧依存性が大きい問題を解決している。
【００７９】
また、図７の水晶発振回路では、定電圧Ｖｒｅｇの電位は、発振用増幅部を構成するトランジスタＭ１，Ｍ２に流れる平均電流が、トランジスタＭ３５の電流とつりあう電圧に定まる。例えば、トランジスタＭ３５の電流を１μＡ、そのときの定電圧Ｖｒｅｇの電位を１．５Ｖとすると、定電圧Ｖｒｅｇの電位は電源Ｖｄｄの電圧が３Ｖあるいは２Ｖであっても、定電圧Ｖｒｅｇの電位は１．５Ｖとなる。
【００８０】
図１４で説明した水晶発振回路では、熱電圧を基準とするバイアス回路（トランジスタＭ１１６〜Ｍ１１９、抵抗Ｒ１０５によって構成されている回路）を採用しているが、発振電圧ａｍｐｏｕｔの振幅は電源Ｖｄｄの電圧に依存していた。シュミット回路、レベル変換回路と組み合わせて、全体の回路を構成するためには、発振電圧ａｍｐｏｕｔの振幅がよく制御されていることが望ましい。そのため、図１４の水晶発振回路では、一定の電源Ｖｄｄの電圧を供給する必要があった。本発明の図７に示す水晶発振回路では、定電圧発生回路３１を、トランジスタＭ３５とコンデンサＣ４、熱電圧と抵抗により電流を決定するトランジスタＭ３１〜Ｍ３４、抵抗Ｒ４で構成される回路で構成し、発振用増幅部を構成するトランジスタＭ１，Ｍ２をＣＭＯＳ構成とすることで、単純な回路構成で、定電圧発生回路を実現できる。
【００８１】
図７の回路も、図２に示したバイアス回路２１、シュミット回路２２、レベル変換回路２３と組み合わせて、使用することができる。また、図７においても図５で示した水晶発振回路と同様、各部に電流が流れないように制御信号ＥＮで制御することもできる。
【００８２】
ここで、図１の水晶発振回路と図７の水晶発振回路とを比較説明する。図１の水晶発振回路では、定電圧発生回路１２を、１段の差動回路（トランジスタＭ３〜Ｍ７で構成された回路）とコンデンサＣ３で構成した。１段の差動回路を用いることで、位相補償用のコンデンサが不要となるようにした。一方、図７の水晶発振回路では、定電圧発生回路３１を、定電流を流すトランジスタＭ３５とコンデンサＣ４、熱電圧を基準とするバイアス回路（トランジスタＭ３１〜Ｍ３４、抵抗Ｒ４で構成される回路）で構成し、発振用増幅部を構成するトランジスタＭ１，Ｍ２をＣＭＯＳ構成とした。
【００８３】
図１に示す定電圧発生回路１２は、１段の差動回路を用いるので、コンデンサＣ３の値を多少減らしても、フィードバック効果により、定電圧Ｖｒｅｇの電位を一定に保つよう回路が働くことが期待できる。反面、レプリカ回路１３により、リファレンス電圧Ｖｒｅｆを発生する必要があり、このレプリカ回路での消費電流分、回路の消費電流が大きくなる。
【００８４】
図７の定電圧発生回路３１では、定電流を流すトランジスタＭ３５とコンデンサＣ４で構成しているので、リファレンス電圧Ｖｒｅｆを発生するレプリカ回路は必要ない。このため、レプリカ回路での消費電流は原理的に発生せず、より全体の電力を小さく設計するのに適している。また、発振用増幅部（トランジスタＭ１，Ｍ２で構成された回路）での消費電流は、トランジスタＭ３５の電流にほぼ、等しいので、全体の消費電流を、トランジスタＭ３５の電流により直接設計できるという設計のしやすさも得られる。反面、定電流源と容量を組み合わせた定電圧発生回路３１に電圧の増幅作用はないので、電源Ｖｄｄの電圧が低い側で、バイアス電流が減少すると、そのまま、発振用増幅回路のバイアス電流の減少となり、発振の安定な起動に問題が生じる可能性がある。このため、電源Ｖｄｄの電圧が低い場合でも、バイアス電流が減少しない、図７、図３のようなバイアス回路との組み合わせが必須となる。また、定電圧Ｖｒｅｇの変動を抑制するようなフィードバック作用をもたないので、十分容量の大きなコンデンサＣ４を用意しておく必要がある。
【００８５】
すなわち、図１の水晶発振回路は、コンデンサＣ３の容量を多少減らしても、動作に大きな影響はないことから、容量面積を削減してコストを低減したい場合に適している。図７の水晶発振回路は図１の回路に対して、より大きな容量のコンデンサＣ４を用意する必要があるので、面積は図１の水晶発振回路より大きくなり、コストは上昇するが、レプリカ回路１３の電力を削減できるので、低消費電流特性がより優先する場合に適している。
【００８６】
このように、図７に示した水晶発振回路により、トランジスタの製造ばらつき、電源電圧依存性を低減し、低消費電力かつ簡単な回路構成を実現することができる。
次に、バイアス回路の他の例を以下に示す。図８は、バイアス回路の他の回路図（その１）である。図に示すように、バイアス回路は、ＰＭＯＳのトランジスタＭ３６，Ｍ３７、ＮＭＯＳのトランジスタＭ３８，Ｍ３９、及び抵抗Ｒ５を有している。バイアス電圧ＰＢ２は、図７のトランジスタＭ３５のゲートに供給される。
【００８７】
トランジスタＭ３７，Ｍ３９に流れる電流は、図３のバイアス回路と同様、熱電圧ｋＴ／ｑとサイズ比から決まる定数、及び抵抗Ｒ５の抵抗値で設計できる。トランジスタＭ３９のゲート電圧は、トランジスタＭ３８に対して、ドレイン電流ＩＤ×Ｒ５（抵抗Ｒ５の抵抗値）だけ低くなる。トランジスタＭ３８，Ｍ３９は，サブスレッショルド領域で動作するようにサイズを決定する。トランジスタＭ３６とトランジスタＭ３７のサイズを同じとすると、トランジスタＭ３８，Ｍ３９に流れる電流は等しくなる。例えば、トランジスタＭ３８とトランジスタＭ３９のＷ比を５とする（トランジスタＭ３９のＷ/トランジスタＭ３８のＷ＝５）。トランジスタＭ３８とトランジスタＭ３９にも同じ電流が流れる点で回路がつりあう。前述した式（１）とトランジスタＭ３８とトランジスタＭ３９のＷ比の５を考慮すると、流れる電流は、次の式（３）で表される。
ＩＤ＝（（ｎｋＴ／ｑ）ｌｎ（５））／Ｒ５ ……（３）
（なお、ｑ：電子の電荷、ｎ：比例定数（１．３程度）、ｋ：ボルツマン定数、Ｔ：絶対温度、ＩＤドレイン電流）
つまり流れる電流は、熱電圧ｋＴ／ｑとサイズ比から決まる定数ｌｎ（５）、と抵抗Ｒ５の抵抗値で設計できる。二次的な効果を除けば、電流は電源電圧によらないように、また、ＭＯＳトランジスタに依存せず決定できる（ただし、Ｒ５の温度依存性がないと仮定すると、ＩＤはＴに比例する。）。
【００８８】
すなわち、ＭＯＳトランジスタの製造ばらつき、電源電圧の依存によることなく、安定したバイアス電圧を出力することができる。
図９は、バイアス回路の他の回路図（その２）である。図に示すように、バイアス回路は、ＰＭＯＳのトランジスタＭ４０，Ｍ４１、ＮＭＯＳのトランジスタＭ４２〜Ｍ４５、抵抗Ｒ６，Ｒ７を有している。
【００８９】
図９に示すバイアス回路は、カスコード回路とした例を示している。トランジスタＭ４１，Ｍ４３に流れる電流は、熱電圧ｋＴ／ｑとサイズ比から決まる定数、及び抵抗Ｒ７の抵抗値で決定される。図８のバイアス回路と異なる点は、抵抗Ｒ７、トランジスタＭ４２，Ｍ４３を設けることで、トランジスタＭ４４，Ｍ４５をカスコード回路としている点である。図９のバイアス回路のようにカスコード回路を用いた場合でも、例えば、図７の定電圧発生回路３１に供給するためのバイアス電圧ＰＢ２を発生することができる。
【００９０】
このように、バイアス回路をカスコード回路とすることで、バイアス電流の電源電圧依存性をさらに改善できる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１の実施の形態に係る水晶発振回路の回路図である。
【図２】図１の水晶発振回路を適用した発振回路のブロック構成図である。
【図３】図２のバイアス回路の回路図である。
【図４】図２のシュミット回路の回路図である。
【図５】本発明の第２の実施の形態に係る水晶発振回路の回路図である。
【図６】本発明の第３の実施の形態に係る水晶発振回路の回路図である。
【図７】本発明の第４の実施の形態に係る水晶発振回路の回路図である。
【図８】バイアス回路の他の回路図（その１）である。
【図９】バイアス回路の他の回路図（その２）である。
【図１０】従来の水晶発振回路の回路図（その１）である。
【図１１】図１０の電圧ホロワを構成するオペアンプの回路例である。
【図１２】従来の水晶発振回路の回路図（その２）である。
【図１３】従来の水晶発振回路の回路図（その３）である。
【図１４】従来の水晶発振回路の回路図（その４）である。
【符号の説明】
【００９２】
１１ 発振用増幅部
１２ 定電圧発生回路
１３ レプリカ回路
Ｍ１〜Ｍ４５ トランジスタ
Ｒ１〜Ｒ７ 抵抗
Ｃ１〜Ｃ４ コンデンサ
Ｘ１ 水晶振動子
【技術分野】
【０００１】
本発明は水晶発振回路に関し、特に水晶振動子の振動周波数に基づいて発振する水晶発振回路に関する。
【背景技術】
【０００２】
時計や携帯電話、コンピュータ端末などには、水晶振動子を用いた発振回路が、その周波数安定性ゆえに広く用いられている。これらの携帯用電子機器では、電池寿命が重要な機器の性能指標となるので、それらの機器で常に動作している水晶発振回路の低消費電力化が重要な技術課題となっている。
【０００３】
従来では、この水晶発振回路の低消費電力化という課題を解決するために、水晶発振回路専用の定電圧発生回路を設けて、発振用増幅部に一定の電源電圧を供給し、消費電力を削減する方法が知られていた（例えば、特許文献１〜特許文献４参照）。図１０は、従来の水晶発振回路の回路図（その１）である。図に示すように、水晶発振回路は、ＰＭＯＳのトランジスタＭ１０１、ＮＭＯＳのトランジスタＭ１０２、抵抗Ｒ１０１、水晶振動子Ｘ１０１、コンデンサＣ１０１，Ｃ１０２、及び定電圧発生回路１０１を有している。
【０００４】
定電圧発生回路１０１は、オペアンプＺ１０１から構成されている。オペアンプＺ１０１は、電源Ｖｄｄの電圧が供給されている。また、オペアンプＺ１０１の正相入力端子には、リファレンス電圧Ｖｒｅｆが入力されている。オペアンプＺ１０１は、定電圧Ｖｒｅｇを出力している。
【０００５】
定電圧発生回路１０１は、例えば２Ｖから１．２Ｖ程度の定電圧ＶｒｅｇをトランジスタＭ１０１，トランジスタＭ１０２に供給する。定電圧発生回路１０１は、図に示すようにオペアンプＺ１０１によって電圧ホロワ回路を構成するのが一般的である。
【０００６】
コンデンサＣ１０１、Ｃ１０２は、水晶振動子Ｘ１０１とともに、正帰還回路を構成している。トランジスタＭ１０１，Ｍ１０２は、コンデンサＣ１０１，Ｃ１０２、水晶振動子Ｘ１０１で構成される共振部を励振する発振用増幅部（発振用インバータ）として作用している。抵抗Ｒ１０１は、発振用インバータとして働くトランジスタＭ１０１，Ｍ１０２の動作点を設定するための帰還抵抗である。
【０００７】
トランジスタＭ１０１，Ｍ１０２、コンデンサＣ１０１，Ｃ１０２、及び水晶振動子Ｘ１０１により、発振回路が構成され、ほぼ水晶振動子Ｘ１０１によって決定される共振周波数で、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔの電位が振動する。発振を維持するためには、発振電圧ａｍｐｉｎを増幅し、水晶振動子Ｘ１０１での損失を補うトランジスタＭ１０１，Ｍ１０２の存在が必要不可欠である。トランジスタＭ１０１、Ｍ１０２は、定電圧発生回路１０１から定電圧Ｖｒｅｇが供給されて、コンデンサＣ１０１，Ｃ１０２、水晶振動子Ｘ１０１を駆動する。発振を維持するのに十分でかつ、無駄な貫通電流が大きくなりすぎないように、トランジスタＭ１０１，Ｍ１０２の定電圧Ｖｒｅｇが設定される。
【０００８】
定電圧Ｖｒｅｇは、図１０に示すように、リファレンス電圧Ｖｒｅｆを入力とする電圧ホロワ回路（オペアンプＺ１０１）で発生することができる。電圧ホロワ回路は、電源Ｖｄｄの電圧値によらず、例えば、２Ｖから１．２Ｖ程度の定電圧Ｖｒｅｇを発生し、トランジスタＭ１０１，Ｍ１０２に供給することで、発振を維持しつつ、トランジスタＭ１０１，Ｍ１０２で無駄に電力が消費されないようにする。
【０００９】
図１１は、図１０の電圧ホロワを構成するオペアンプの回路例である。図に示すように、電圧ホロワを構成するオペアンプは、ＰＭＯＳのトランジスタＭ１０３，Ｍ１０４，Ｍ１０７、ＮＭＯＳのトランジスタＭ１０５，Ｍ１０６，Ｍ１０８，Ｍ１０９、及びコンデンサＣ１０３，Ｃ１０４によって構成されている。
【００１０】
トランジスタＭ１０５には、リファレンス電圧Ｖｒｅｆが、トランジスタＭ１０３，Ｍ１０４，Ｍ１０７のソースには、電源Ｖｄｄの電圧が入力されている。トランジスタＭ１０７のドレインからは、定電圧Ｖｒｅｇが出力されている。トランジスタＭ１０８、Ｍ１０９のゲートには、バイアス電圧ＮＢ１０１が入力されている。
【００１１】
図１１に示すような一般に２段オペアンプと呼ばれる回路の、マイナス入力側（逆相入力端子）を、出力電位と等しく結線することで（トランジスタＭ１０６のゲート電位を定電圧Ｖｒｅｇとすることで）、電圧ホロワが構成され、定電圧Ｖｒｅｇの値は、リファレンス電圧Ｖｒｅｆにほぼ等しくなる。
【００１２】
リファレンス電圧Ｖｒｅｆの値を、電源Ｖｄｄの電圧値によらない、例えば、２Ｖから１．２Ｖ程度の電圧とすることで、電源Ｖｄｄの電圧値によらない、２Ｖから１．２Ｖ程度の定電圧Ｖｒｅｇを発生することができる。２段オペアンプの利得は大きいので、定電圧Ｖｒｅｇの電位を精度よく、リファレンス電圧Ｖｒｅｆの電位とすることができる。
【００１３】
このように電圧ホロワを用いることによって、水晶発振回路の低消費電力化を図っていた。
また、一定電流を発振用インバータに供給することにより、回路電力の削減を図る方法がある（例えば、特許文献５〜特許文献９参照）。図１２は、従来の水晶発振回路の回路図（その２）である。図に示すように、水晶発振回路は、ＰＭＯＳのトランジスタＭ１１０，Ｍ１１２，Ｍ１１３、ＮＭＯＳのトランジスタＭ１１１、ディプリーションＮＭＯＳのトランジスタＭ１１４、抵抗Ｒ１０２、水晶振動子Ｘ１０２、コンデンサＣ１０５，Ｃ１０６を有している。トランジスタＭ１１０，Ｍ１１１は、発振用インバータを構成している。
【００１４】
図１３は、従来の水晶発振回路の回路図（その３）である。図１３に示す水晶発振回路において、図１２に示す水晶発振回路と同じものには同じ符号を付し、その説明を省略する。図１３に示すように、発振用インバータを構成しているトランジスタＭ１１０には、電流を供給するトランジスタＭ１１５が接続されている。
【００１５】
図１４は、従来の水晶発振回路の回路図（その４）である。図１４に示す水晶発振回路において、図１２に示す水晶発振回路と同じものには同じ符号を付し、その説明を省略する。図１４に示すように、発振用インバータを構成しているトランジスタＭ１１０，Ｍ１１１のゲートには、コンデンサＣ１０７，Ｃ１０８が接続されている。また、トランジスタＭ１１１のゲート−ドレイン間には、抵抗Ｒ１０３が接続されている。さらに、トランジスタＭ１１０のゲートには、抵抗Ｒ１０４を介して、ＰＭＯＳのトランジスタＭ１１６，Ｍ１１７、ＮＭＯＳのトランジスタＭ１１８，Ｍ１１９、及び抵抗Ｒ１０５から構成されている定電圧出力回路のバイアス電圧が供給されている。
【００１６】
図１２〜図１４において、発振用インバータを構成するトランジスタＭ１１０，Ｍ１１１、コンデンサＣ１０５，Ｃ１０６、及び水晶振動子Ｘ１０２の作用は、図１０の水晶発振回路と同様でありその説明を省略し、トランジスタＭ１１０，Ｍ１１１への電流の供給動作について説明する。
【００１７】
図１２の水晶発振回路では、発振用インバータを構成しているトランジスタＭ１１０，Ｍ１１１に、ディプリーションＮＭＯＳのトランジスタＭ１１４で決まる電流を供給し、発振させている。
【００１８】
図１３の水晶発振回路では、トランジスタＭ１１５のゲート電位をＧＮＤ（電源Ｖｄｄのグランド）とすることで、発振用インバータを構成しているトランジスタＭ１１０，Ｍ１１１に電流を供給し、発振させている。
【００１９】
図１４の水晶発振回路では、発振用インバータを構成しているトランジスタＭ１１０のゲートに、抵抗Ｒ１０４を介してバイアス電圧を与えることで、トランジスタＭ１１０，Ｍ１１１の電流を制御し、発振させている。
【００２０】
このように、一定電流を発振用インバータに供給することで、水晶発振回路の低消費電力化を図っていた。
ところで、近年の電子機器の小型化とともに、携帯型電子機器への性能向上の要求もますます強くなっている。上記で述べたように、携帯用電子機器あるいは時計などでは、電池寿命が重要な機器の性能指標となり、それらの機器で常に動作している水晶発振回路の低消費電力化はますます重要な技術課題となっている。
【特許文献１】特開平１０−２１３６８６号公報（第８，９頁、第２図）
【特許文献２】特開平４−９４２０１号公報（第３頁、第１図）
【特許文献３】特開平６−５９７５６号公報（第３頁、第２図）
【特許文献４】特開２００２−３５９５２４号公報（第３頁、第１図）
【特許文献５】特開平７−７３２５号公報（第５頁、第２図）
【特許文献６】特開平１１−１５０４１９号公報（第３頁、第１図）
【特許文献７】特開２００２−３５９５２４号公報（第７頁、第４図）
【特許文献８】特開平１１−１５０４２０号公報（第３頁、第１図）
【特許文献９】特開平６−１７７６４６号公報（第２頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、図１１に示すような２段オペアンプを電圧ホロワとして使用する場合、電圧ホロワが発振あるいは不安定にならないよう負帰還ループの周波数特性を設計する必要がある。そのため、２段オペアンプでは位相補償のためのコンデンサが用いられるが、一般にこのコンデンサは大きな容量を必要とし、回路面積が大きくなるといった問題点があった。
【００２２】
具体的には、図１１に示すように、２段オペアンプの１段目出力（トランジスタＭ１０３，Ｍ１０５のドレイン）と、２段オペアンプの２段目出力（トランジスタＭ１０７，Ｍ１０９のドレイン）にコンデンサＣ１０３を設ける必要がある。これにより、ドミナント・ポールとセカンド・ポールを周波数軸上で十分離すことができ、容量性の負荷（コンデンサＣ１０４）を駆動する場合でも、位相余裕を確保することができる。
【００２３】
この位相補償用のコンデンサＣ１０３は、トランジスタＭ１０７，Ｍ１０９のドレインに接続される負荷が容量性の場合は、その容量値に応じて設ける必要がある。ただし、負荷の容量が小さい場合あるいは、特別に定電圧Ｖｒｅｇの安定化容量を設けない場合には、位相補償用のコンデンサは必要でない場合がある。つまり、負荷の容量が大きい場合には、コンデンサＣ１０３の容量を大きくする必要がある。一方、占有面積の増大を避けるため、定電圧Ｖｒｅｇの過渡変動を抑制するためのコンデンサＣ１０４の値を小さくすることが考えられるが、定電圧Ｖｒｅｇの電位の過渡変動が大きくなり、過渡変動により降下した定電圧Ｖｒｅｇの電位でも発振を維持できるようあらかじめ設定電位を高めにしておく必要があり、これにより消費電力が増加してしまう。
【００２４】
また、一定電流を発振用インバータに供給することにより、回路電力の削減を図る方法では、図１２においては、ディプリーションＮＭＯＳのトランジスタＭ１１４で決まる電流を、トランジスタＭ１１０，Ｍ１１１に、供給しているために、トランジスタＭ１１４の製造ばらつきの影響を受けやすく不安定であり、また、ＣＭＯＳプロセスでは一般的でないディプリーションＭＯＳトランジスタを用意する必要があるという問題点があった。
【００２５】
図１３においては、トランジスタＭ１１５のゲート電位をＧＮＤとすることによって、発振用インバータを構成するトランジスタＭ１１０，Ｍ１１１に、電源Ｖｄｄによる電流を供給している。この電流は電源Ｖｄｄの電圧に依存し、電源Ｖｄｄの電圧が低い場合に電流が減少する。このため、低い電圧でも発振を維持できるよう設計すると、電源Ｖｄｄの電圧が高い場合に電流が必要以上に大きくなり、また、トランジスタＭ１１５の製造ばらつきの影響を受けやすいという問題点があった。
【００２６】
図１４においては、発振用インバータ回路のトランジスタＭ１１０に、バイアス電圧を供給する回路として、熱電圧を基準とする回路（トランジスタＭ１１６〜Ｍ１１９、抵抗Ｒ１０５によって構成されている回路）を採用し、バイアス電流の電源電圧依存性を改善している。また、ＭＯＳトランジスタの製造ばらつきにも比較的影響を受けないバイアス回路となっている。しかしながら、発振用インバータを構成しているトランジスタＭ１１０のゲートに電流を制御するバイアス電圧を供給する構成のために、トランジスタＭ１１０，Ｍ１１１の出力振幅は、電源Ｖｄｄの電圧となり、信号振幅を制御するためには、一定の電源Ｖｄｄの電圧を供給する必要がある。つまり、図１４の回路では、バイアス電流の電源電圧依存性を解決する回路を採用しながら、信号振幅を制御するためには、別に一定電圧を発生する回路を用意する必要があり、回路が複雑になる問題点があった。
【００２７】
本発明はこのような点に鑑みてなされたものであり、回路構成が簡単で面積が小さく、安定した発振を行う低消費電流の水晶発振回路を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明では上記課題を解決するために、水晶振動子の振動周波数に基づいて発振する水晶発振回路において、水晶振動子が接続される共振部と、前記共振部を励振する発振用増幅部と、前記発振用増幅部に一定の電源電圧を供給する定電圧発生回路と、を有し、前記定電圧発生回路は、熱電圧と抵抗とに基づいてバイアス電圧を生成するバイアス回路と、前記バイアス電圧が供給されて、前記バイアス電圧に基づいて前記一定の電源電圧を生成する電圧発生部と、を有し、前記電圧発生部は、前記バイアス電圧がゲートに入力される定電流トランジスタと、前記定電流トランジスタと直列接続されたコンデンサとを有する、ことを特徴とする水晶発振回路が提供される。
【００２９】
このような水晶発振回路によれば、バイアス電圧がゲートに入力される定電流トランジスタと、定電流トランジスタと直列接続されたコンデンサとを有し、発振用増幅部に一定の電源電圧を供給する。
【発明の効果】
【００３０】
開示の水晶発振回路によれば、電源電圧の発振を防止するための位相補償用の容量が不要となり、回路構成が簡単で面積を小さくでき、低消費電流で安定した発振を行うことができる。
【００３１】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態に係る水晶発振回路の回路図である。図に示すように、水晶発振回路は、発振用増幅部１１、定電圧発生回路１２、レプリカ回路１３、抵抗Ｒ１、コンデンサＣ１，Ｃ２、及び水晶振動子Ｘ１を有している。発振用増幅部１１は、トランジスタＭ１，Ｍ２から構成されている。定電圧発生回路１２は、ＰＭＯＳのトランジスタＭ３，Ｍ４、ＮＭＯＳのトランジスタＭ５〜Ｍ７、及びコンデンサＣ３から構成されている。レプリカ回路１３は、ＰＭＯＳのトランジスタＭ８，Ｍ９、ＮＭＯＳのトランジスタＭ１０から構成されている。
【００３３】
発振用増幅部１１のトランジスタＭ１，Ｍ２は、コンデンサＣ１，Ｃ２、水晶振動子Ｘ１で構成される共振部（正帰還回路）を励振する。抵抗Ｒ１は、発振用増幅部１１のトランジスタＭ１，Ｍ２の動作点を設定するための帰還抵抗である。
【００３４】
発振用増幅部１１と、コンデンサＣ１，Ｃ２、水晶振動子Ｘ１により、発振回路が構成され、ほぼ水晶振動子Ｘ１によって決定される共振周波数で、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔが振動する。発振用増幅部１１は、発振を維持するために、発振電圧ａｍｐｉｎの信号を増幅し、水晶振動子Ｘ１でのエネルギの損失を補う。発振用増幅部１１は、定電圧Ｖｒｅｇからエネルギを供給されて、コンデンサＣ１，Ｃ２、水晶振動子Ｘ１を駆動する。発振を維持するのに十分でかつ、無駄な貫通電流が大きくなりすぎないよう、発振用増幅部１１に供給される定電圧Ｖｒｅｇは設定される。
【００３５】
定電圧発生回路１２は、リファレンス電圧Ｖｒｅｆが入力され、定電圧Ｖｒｅｇを発生して発振用増幅部１１に供給する。定電圧Ｖｒｅｇは、図に示すように、リファレンス電圧Ｖｒｅｆを入力とする電圧ホロワで発生される。電源Ｖｄｄの電圧の値によらず、例えば、１．３Ｖ程度の定電圧Ｖｒｅｇを発生し、発振用増幅部１１に供給することで、発振を維持しつつ、発振用増幅部１１で無駄に電力を消費することを避けることができる。
【００３６】
レプリカ回路１３のトランジスタＭ９，Ｍ１０は、発振用増幅部１１のトランジスタＭ１，Ｍ２と同じサイズのＭＯＳトランジスタとする。トランジスタＭ９，Ｍ１０のゲート、ドレインは共通に接続され、入力、出力が同電位のインバータ回路として働く。これは、発振用増幅部１１のトランジスタＭ１，Ｍ２の発振が停止している状態に相当する。例えば、電源投入直後は、発振が成長していないので、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔの電位は、抵抗Ｒ１の作用により、同じ電位となっている。この状態から、発振用増幅部１１に電流が流れて発振が始まる。
【００３７】
レプリカ回路１３のトランジスタＭ８のゲートには、バイアス電圧ＰＢ１が入力される。トランジスタＭ８のソース−ドレイン間は、ゲートに入力されたバイアス電圧ＰＢ１によって電流が流れる。これにより、リファレンス電圧Ｖｒｅｆは、トランジスタＭ９のしきい値電圧とトランジスタＭ１０のしきい値電圧を加算した値となり、リファレンス電圧Ｖｒｅｆと定電圧Ｖｒｅｇの電位が等しいとすると、レプリカ回路１３のトランジスタＭ８〜Ｍ１０に流れる電流と同じ値の電流が、発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる。
【００３８】
定電圧発生回路１２のトランジスタＭ７のゲートには、ＮＭＯＳトランジスタのバイアス電圧ＮＢ１が入力され、トランジスタＭ７は定電流源として作用する。定電圧発生回路１２のトランジスタＭ３〜Ｍ７は差動回路として働く。リファレンス電圧Ｖｒｅｆの電位が、定電圧Ｖｒｅｇの電位に対して高い場合、トランジスタＭ５により電流が流れ、トランジスタＭ３のドレイン及び、トランジスタＭ３，Ｍ４のゲートの電位が下がることで、定電圧Ｖｒｅｇに流れ込む電流が増える。リファレンス電圧Ｖｒｅｆの電位が、定電圧Ｖｒｅｇの電位に対して低い場合、トランジスタＭ５に流れる電流は減少し、トランジスタＭ３のドレイン及び、トランジスタＭ３，Ｍ４のゲートの電位が上がることで、定電圧Ｖｒｅｇに流れ込む電流が減少する。このようなフィードバック作用により、リファレンス電圧Ｖｒｅｆの電位と定電圧Ｖｒｅｇの電位は近い電位となる。
【００３９】
負荷電流を発振用増幅部１１に供給するトランジスタＭ４のＷ（ゲート幅）を、対をなすトランジスタＭ３のそれより大きくし、ミラー比を大きくすることで、１段の差動回路を使用しながら、供給できる負荷電流を大きくすることができる。
【００４０】
トランジスタＭ３〜Ｍ７で構成される差動回路は１段の差動回路なので、定電圧Ｖｒｅｇの電位の過渡変動を抑制するコンデンサＣ３を設けても、位相の遅れは９０度でとどまり、位相の遅れが１８０度に達することはないので、位相補償の必要はない。
【００４１】
従来の水晶発振回路と異なり、位相補償容量が必要ないので、コンデンサによる回路の占有面積を削減できる。同一面積で比較した場合、従来の水晶発振回路の位相補償の面積を、出力負荷のコンデンサＣ３の面積として利用できるので、より大容量の容量を置くことができ、定電圧Ｖｒｅｇの電位の過渡変動を抑制できる。
【００４２】
図１に示す水晶発振回路では、１段の差動回路を構成しているトランジスタＭ３〜Ｍ７の、ゲートが逆相入力端子（−側）となるトランジスタＭ６のドレインを、トランジスタＭ４のドレインではなく、電源Ｖｄｄに接続している。これにより、ゲートが−側の入力となるトランジスタＭ６を通って流れる差動回路のテイル電流（トランジスタＭ７の電流）は、電源Ｖｄｄから流れ、トランジスタＭ４からは流れ込まない。トランジスタＭ４の電流は、全て発振用増幅部１１に流すことができる。
【００４３】
従来技術でも述べたように、電圧ホロワにより、発振用増幅部１１に電源Ｖｄｄの電圧より低い定電圧Ｖｒｅｇを供給するのは、発振用インバータを構成しているトランジスタＭ１，Ｍ２の増幅率を、発振を成長、維持できる程度に確保しながら、無駄な貫通電流を削減することにある。つまり、定電圧Ｖｒｅｇの電位の絶対精度は問題ではなく、電流が制御できればよい。このため、本発明では、従来の回路と異なり、２段の差動回路ではなく１段の差動回路を使用した。１段の差動回路により定電圧Ｖｒｅｇを発生しても、トランジスタＭ１，Ｍ２の増幅率を、発振を成長、維持できる程度に確保しながら、貫通電流を制御できれば、低消費電力化を達成できる。さらに、従来技術で示したような２段の差動回路では、定電圧Ｖｒｅｇの電位の設定精度は高いが、定電圧Ｖｒｅｇのインピーダンスが低いために、例えば、水晶振動子の損失が想定しているよりも大きい場合でも、定電圧Ｖｒｅｇの電位は設計電位となり、それにともなって消費する電流が増加する。つまり、図１０、図１１に示した回路では、定電圧Ｖｒｅｇを電源Ｖｄｄの電圧で設定するために、電位の設定精度は高いが、各部の定数がずれた場合の、消費電流の増加の程度が大きい。一方、本発明の水晶発振回路では、トランジスタＭ４が供給する電流は、トランジスタＭ４，Ｍ３のミラー比と、電流源を構成しているトランジスタＭ７で決まる値を超えて流れることはなく最大電流を設計することができる。
【００４４】
例えば、電流源を構成しているトランジスタＭ７に流す電流を、０．１μＡ、トランジスタＭ３，Ｍ４のミラー比を１０（トランジスタＭ４のＷが、トランジスタＭ３のＷの１０倍）とする。水晶振動子Ｘ１の損失が、想定しているより大きく、定電圧Ｖｒｅｇの電位が、リファレンス電圧Ｖｒｅｆの電位より低い電位でつりあった場合でも、（最大で）トランジスタＭ５に０．１μＡの電流しか流れないので、トランジスタＭ３には、０．１μＡの電流しか流れない。これにより、トランジスタＭ４には、最大で１μＡの電流しか流れないように設計できる。なお、図１１に示した従来の回路では、定電圧Ｖｒｅｇの電位が、リファレンス電圧Ｖｒｅｆの電位より低い電位となった場合、トランジスタＭ１０３，Ｍ１０５のドレイン、トランジスタＭ１０７のゲートの電位が電圧増幅されて、大きく下がるので、供給される電流の最大値は設計できない。
【００４５】
発振が定常状態に達したときの消費電流は、発振用インバータを構成しているトランジスタＭ１，Ｍ２での貫通電流だけではなく、水晶振動子Ｘ１での損失にも依存する。このため、発振が定常状態に達したときの消費電流を理想的な電源電圧で設定しようとすると、発振の開始時に十分なバイアス電流を供給できなくなる恐れがある。
【００４６】
これは、例えば、最終的な消費電流を、トランジスタＭ１，Ｍ２での貫通電流と水晶振動子Ｘ１等での損失を補給するための電流で近似すると、発振の開始時には、同じ定電圧Ｖｒｅｇの電位であっても、水晶振動子Ｘ１等での損失はないため、発振の開始時に流れる電流は最終値より小さい場合がある。最終的な消費電流を目標に、従来回路のように利得の高いアンプで理想に近い電圧源をつくり、それで、定電圧Ｖｒｅｇの電位を設定すると、最終的な消費電流より、発振開始時のバイアス電流が小さくなる。
【００４７】
例えば、特開平４−９４２０１の回路では、この問題を緩和するために、発振開始時の定電圧Ｖｒｅｇの電位を、定常状態の定電圧Ｖｒｅｇの電位より高くする対策がとられている。本発明の水晶発振回路では、あらかじめ、発振開始時のバイアス電流を十分大きくしておいても、問題は生じない。なぜなら、発振が成長し、水晶振動子Ｘ１等での損失が増加するに従って、定電圧Ｖｒｅｇは多少低下してくるが、アンプの電圧利得が大きくないので、無理に定電圧Ｖｒｅｇとリファレンス電圧Ｖｒｅｆの電位を一致させるように回路が作用することはなく、電流の増加は緩やかである。また、最大電流も、ミラー比により設計できるので、問題の生じない程度に発振開始時のバイアス電流を大きくしておく設計が可能となる。
【００４８】
このように、１段の差動回路を使用し、位相補償用のコンデンサを省略したことによって、回路構成を簡単に、かつ面積を小さくすることができ、低消費電力で、安定した発振を行うことができる。
【００４９】
次に、図１の水晶発振回路を適用した発振回路について説明する。図２は、図１の水晶発振回路を適用した発振回路のブロック構成図である。図に示すように、発振回路は、発振用増幅部１１、定電圧発生回路１２、レプリカ回路１３、バイアス回路２１、シュミット回路２２、レベル変換回路２３から構成されている。
【００５０】
発振用増幅部１１、定電圧発生回路１２、レプリカ回路１３は、図１に示したものと同様であり、その説明を省略する。また、図１に示した発振用増幅部１１に接続される抵抗Ｒ１、コンデンサＣ１，Ｃ２、及び水晶振動子Ｘ１の図示は省略している。
【００５１】
バイアス回路２１は、図１に示したバイアス電圧ＰＢ１を生成し、レプリカ回路１３に供給する。また、バイアス回路２１は、図１に示したバイアス電圧ＮＢ１を生成し、定電圧発生回路１２に供給する。
【００５２】
シュミット回路２２は、定電圧発生回路１２から出力される定電圧Ｖｒｅｇが入力される。また、シュミット回路２２は、発振用増幅部１１から出力される発振電圧ａｍｐｏｕｔが入力される。シュミット回路２２は、発振電圧ａｍｐｏｕｔの波形を整形し、レベル変換回路２３に出力する。
【００５３】
レベル変換回路２３は、シュミット回路２２から出力される信号を、電源Ｖｄｄの電圧レベルにして出力する。
バイアス回路２１の詳細について説明する。図３は、図２のバイアス回路の回路図である。図に示すように、バイアス回路２１は、ＰＭＯＳのトランジスタＭ１１〜Ｍ１３，Ｍ１８、ＮＭＯＳのトランジスタＭ１４〜Ｍ１７，Ｍ１９、抵抗Ｒ２、及びインバータ回路Ｚ１を有している。
【００５４】
インバータ回路Ｚ１に入力される制御信号ＥＮが‘Ｈ’のときに、バイアス電圧ＰＢ１，ＮＢ１を発生する。トランジスタＭ１４，Ｍ１５は、サブスレッショルド領域で動作するようにサイズが決定される。サブスレッショルド領域ではドレイン電流ＩＤは、ゲート電圧Ｖｇｓの指数関数に比例し、概略次の式（１）で表わされる。
ＩＤ＝Ｉｏｅｘｐ（ｑＶｇｓ／ｎｋＴ） ……（１）
（ｑ：電子の電荷、ｎ：比例定数（１．３程度）、Ｖｇｓ：ゲート−ソース間電圧、ｋ：ボルツマン定数、Ｔ：絶対温度、ＩＤ：ドレイン電流、Ｉｏ：比例定数）
例えば、トランジスタＭ１４とトランジスタＭ１５のＷ比を５とする（トランジスタＭ１５のＷ/トランジスタＭ１４のＷ＝５）。トランジスタＭ１２とトランジスタＭ１３のサイズは同じとする。トランジスタＭ１２とトランジスタＭ１３に同じ電流が流れるので、トランジスタＭ１４とトランジスタＭ１５にも同じ電流が流れる点で回路がつりあう。式（１）とトランジスタＭ１４とトランジスタＭ１５のＷ比を５として考慮すると、流れる電流は次の式（２）で表される。
ＩＤ＝（（ｎｋＴ／ｑ）ｌｎ（５））／Ｒ２ ……（２）
（なお、Ｒ２は抵抗Ｒ２の抵抗値を表わす。）
つまり流れる電流は、熱電圧ｋＴ／ｑとサイズ比から決まる定数ｌｎ（５）、と抵抗Ｒ２の抵抗値で設計できる。二次的な効果を除けば、電流は電源Ｖｄｄの電圧によらないように、また、ＭＯＳトランジスタに依存せず、決定できる（ただし、抵抗Ｒ２の温度依存性がないと仮定すると、ＩＤはＴに比例する）。
【００５５】
トランジスタＭ１７〜Ｍ１９はスタートアップ回路として働く。トランジスタＭ１２〜Ｍ１５で構成されるループ回路には、式（２）で表わされる安定点とは別に、電流が０の点にも安定点が存在する。この望ましくない安定点を避けるために、トランジスタＭ１４とトランジスタＭ１５に電流が流れず、バイアス電圧ＮＢ１が０のときには、トランジスタＭ１８，Ｍ１９のドレインの電位が電源Ｖｄｄの電圧となって、トランジスタＭ１７により、初期電流が流れるようになっている。トランジスタＭ１４とトランジスタＭ１５に電流が流れ、バイアス電圧ＮＢ１が発生されると、トランジスタＭ１９にも電流が流れて、トランジスタＭ１８，Ｍ１９のドレインはＧＮＤとなり、スタートアップ回路が切り離される。
【００５６】
制御信号ＥＮが‘Ｌ’になると、トランジスタＭ１８がオフし、スタートアップ回路に電流は流れなくなる。また、バイアス電圧ＰＢ１の電位は電源Ｖｄｄの電圧、バイアス電圧ＮＢ１の電位は０となり、各部の電流は流れなくなる。そして、バイアス電圧ＰＢ１、ＮＢ１が供給された先の回路においても、電流は流れなくなるよう制御できる。
【００５７】
シュミット回路２２の詳細について説明する。図４は、図２のシュミット回路の回路図である。図に示すように、シュミット回路２２は、ＰＭＯＳのトランジスタＭ２０，Ｍ２１，Ｍ２５、ＮＭＯＳのトランジスタＭ２２〜Ｍ２４を有している。
【００５８】
トランジスタＭ２０〜Ｍ２３のゲートには、発振電圧ａｍｐｏｕｔが入力される。トランジスタＭ２０のソース、トランジスタＭ２４のドレインに定電圧Ｖｒｅｇが入力される。シュミット回路２２は、発振電圧ａｍｐｏｕｔを整形して出力する。
【００５９】
ところで、ＭＣＵ（Micro Controller Unit）で用いられる時計用の水晶発振回路では、発振周波数は３２７６８Ｈｚ（３２ｋＨｚ）が一般的である。その周期は約３０．５μｓとなる。図１０，１１で説明した回路において、発振用インバータの平均電流を例えば１μＡ程度とすると、発振時の発振用インバータのピーク電流は２μＡを超える。この発振用インバータのピーク電流が例えば、１／４周期程度の期間流れるとすると、その電流による電荷は２μＡ×３０．５μｓ×１／４＝１５．３ｐＣにも達する。平均電流を供給できるように、図１１の電圧ホロワでは、トランジスタＭ１０３，Ｍ１０５のドレインの電位が定まるようにフィードバックが働くので、平均電流を超えて流れる電流は、出力電位の安定化用のコンデンサＣ１０４から供給されることになる。コンデンサＣ１０４から供給される電荷量は、１μＡ×３０．５μｓ×１／４＝７．６ｐＣとなる。定電圧Ｖｒｅｇの過渡変動が大きいと、過渡的には、定電圧Ｖｒｅｇの電位が下がってしまい、それでも、発振が維持できるように、もともとのリファレンス電圧Ｖｒｅｆの値自体を高めに設定する必要が生じる。これは、電力の増加につながるので、定電圧Ｖｒｅｇの電位の過渡変動を抑制することが望ましい。例えば、上の数値例で、定電圧Ｖｒｅｇの電位の降下を、例えば、０．２Ｖ程度に抑えようとすると、必要な容量値は、７．６ｐＣ／０．２Ｖ＝３８ｐＦとなる。この値は、集積回路中では、寄生容量でまかないきれない程度の大きな値で、専用に容量を設ける必要がある値である。
【００６０】
上記数値例のように大きな容量のコンデンサＣ１０４を電圧ホロワの出力に設けると、少なくとも数ｐＦの大きさの、位相補償用のコンデンサＣ１０３を設けることが必要になる。このため、定電圧Ｖｒｅｇの電位の精度を確保しようとすると、電位の過渡変動を抑制するコンデンサＣ１０４と位相補償用のコンデンサＣ１０３が必要となる。しかし、本発明では１段の差動回路を使用することによって、位相補償用のコンデンサを省略し、回路構成を簡単に、かつ面積を小さくすることができ、低消費電力で、安定した発振を行うことができる。
【００６１】
本発明の水晶発振回路の第２の実施の形態について説明する。図５は、本発明の第２の実施の形態に係る水晶発振回路の回路図である。第２の実施の形態に係る水晶発振回路では、発振を停止する場合に、各部に電流が流れないように回路が構成されている。図５において、図１と同じものには同じ符号を付し、その説明を省略する。
【００６２】
図に示すように、トランジスタＭ１，Ｍ２のドレインの間にトランジスタＭ２６が接続されている。トランジスタＭ１のソースとドレインの間にトランジスタＭ２７が接続されている。電源ＶｄｄとトランジスタＭ１，Ｍ２７のソースの間にトランジスタＭ２８が接続されている。トランジスタＭ２６〜Ｍ２８のゲートには、制御信号ＥＮが入力される。トランジスタＭ８のドレインとトランジスタＭ９のソースの間に抵抗Ｒ３が接続されている。トランジスタＭ９，Ｍ１０の間にトランジスタＭ２９が接続されている。
【００６３】
図５に示す水晶発振回路は、制御信号ＥＮが‘Ｈ’のときに、発振動作をする。制御信号ＥＮが‘Ｈ’のとき、トランジスタＭ２６がオンし、トランジスタＭ２７，Ｍ２８がオフするので、図１の水晶発振回路と同様の動作をする。制御信号ＥＮが‘Ｌ’のときは、トランジスタＭ２６がオフし、トランジスタＭ２７，Ｍ２８がオンする。トランジスタＭ２８がオンするので、定電圧Ｖｒｅｇの電位は電源Ｖｄｄの電圧となる。また、トランジスタＭ２７がオンするので、発振電圧ａｍｐｏｕｔの電位も電源Ｖｄｄの電圧となる。トランジスタＭ２６がオフするので、抵抗Ｒ１をスイッチにより切り離しておけば、発振電圧ａｍｐｉｎの電位はどのような値であっても、トランジスタＭ１，Ｍ２、コンデンサＣ１，Ｃ２、及び水晶振動子Ｘ１に電流は流れなくなる。
【００６４】
リファレンス電圧Ｖｒｅｆを発生する、トランジスタＭ８〜Ｍ１０，Ｍ２９、抵抗Ｒ３で構成されるレプリカ回路も、制御信号ＥＮが‘Ｈ’のときは、トランジスタＭ２９がオンするので、レプリカ回路は入出力が同電位のインバータとして働く。制御信号ＥＮが‘Ｌ’のときは、トランジスタＭ２９がオフするので、電流は流れない。
【００６５】
ところで、図１の水晶発振回路の説明では、レプリカ回路１３のトランジスタＭ９，Ｍ１０は、発振用増幅部１１のトランジスタＭ１，Ｍ２と同じサイズのＭＯＳトランジスタとして説明した。回路動作としては、もちろんレプリカ回路１３のトランジスタＭ９，Ｍ１０は、発振用増幅部１１のトランジスタＭ１，Ｍ２と同じサイズのＭＯＳトランジスタでよいが、この場合、レプリカ回路１３に流れる電流と、発振開始時に、発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる電流は同じ値となる。つまり、発振開始時に、発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる電流と同じ値の電流が、レプリカ回路１３で消費されてしまう。発振用増幅部１１のトランジスタＭ１，Ｍ２に流れる電流は、安定な発振起動を実現するためには、ある値より小さくできない。回路全体の消費電力を削減するためには、レプリカ回路１３に流れる電流を小さくする必要がある。
【００６６】
そこで、図５の水晶発振回路では、レプリカ回路を、トランジスタＭ８、Ｍ９、Ｍ１０と直列に接続した抵抗Ｒ３で構成する。トランジスタＭ８から流れ込む電流により、リファレンス電圧Ｖｒｅｆの電位は、トランジスタＭ９のしきい値電圧と、トランジスタＭ２９，Ｍ１０のしきい値電圧と、抵抗Ｒ３での電圧降下を合計した電位となる。抵抗Ｒ３での電圧降下分、同じ電流でリファレンス電圧Ｖｒｅｆの電位を、図１の水晶発振回路より高くできる。これにより、レプリカ回路に流す電流を小さくしても、発振用増幅部（トランジスタＭ１，Ｍ２，Ｍ２６）に、所望の電流が流れるようリファレンス電圧Ｖｒｅｆを発生することが可能になる。
【００６７】
リファレンス電圧Ｖｒｅｆを少ない電流で発生するために、抵抗Ｒ３を利用して発生すると、トランジスタＭ９，Ｍ２９，Ｍ１０、抵抗Ｒ３で構成されるレプリカ回路は、発振用増幅部を構成するトランジスタＭ１，Ｍ２６，Ｍ２の完全なレプリカではなくなり、レプリカ回路に流れる電流と発振用増幅部に流れる電流の関係が単純ではなくなる。しかしながら、図１で述べたように、定電圧発生回路１２は、シミュレーションで設定しようとした、電流と実際の電流が完全に一致しなくとも、最大の発振用増幅部の電流を設計できるので、目標電流と実際の電流が大幅にずれることはないようにできる。
【００６８】
このように、１段アンプで電圧ホロワを構成することから、最大電流を容易に設計でき、このため、多少設計値と実際の消費電流がずれても、大幅に電力が増加しない特性を実現できる。この特性を利用して、第２の実施の形態に係る水晶発振回路では、レプリカ回路に抵抗Ｒ３を導入することで、レプリカ回路の電流を削減することができる。
【００６９】
なお、第２の実施の形態に係る水晶発振回路は、第１の実施の形態に係る水晶発振回路と同様、図２に示すバイアス回路２１、シュミット回路２２、レベル変換回路２３と組み合わせて使用することができる。
【００７０】
本発明の水晶発振回路の第３の実施の形態について説明する。図６は、本発明の第３の実施の形態に係る水晶発振回路の回路図である。第３の実施の形態に係る水晶発振回路では、図５に示した水晶発振回路のトランジスタＭ６のドレインに、電源Ｖｄｄではなく定電圧Ｖｒｅｇが供給されるようになっている。図６において、図５と同じものには同じ符号を付し、その説明を省略する。
【００７１】
図に示すように、ＮＭＯＳのトランジスタＭ３０のドレインは、トランジスタＭ４のドレインと接続されている。トランジスタＭ３０のソースは、トランジスタＭ５のソース、トランジスタＭ７のドレインと接続されている。トランジスタＭ３０のゲートは、トランジスタＭ４のドレイン、コンデンサＣ３、トランジスタＭ２８のドレインと接続されている。
【００７２】
図に示すようにトランジスタＭ３０のドレインに、定電圧Ｖｒｅｇが供給されるようになっている点が、図５に示した水晶発振回路と異なっている。図６において、リファレンス電圧Ｖｒｅｆと定電圧Ｖｒｅｇの電位が近い場合には、トランジスタＭ５とトランジスタＭ３０に同じ程度の電流が流れるので、その分トランジスタＭ４から、発振用増幅部を構成しているトランジスタＭ１，Ｍ２に供給される電流が減少する。従って、この電流の減少が問題にならない場合には、図６に示すようにトランジスタＭ３０のドレインに定電圧Ｖｒｅｇが供給されるよう接続してもかまわない。
【００７３】
なお、その他は図５に示した水晶発振回路と同様であり、その説明を省略する。また、図２に示したバイアス回路２１、シュミット回路２２、レベル変換回路２３と組み合わせて使用することができる。
【００７４】
本発明の水晶発振回路の第４の実施の形態について説明する。図７は、本発明の第４の実施の形態に係る水晶発振回路の回路図である。図７において、図１と同じものには同じ符号を付し、その説明を省略する。
【００７５】
図に示すように、定電圧発生回路３１は、ＰＭＯＳのトランジスタＭ３１，Ｍ３２，Ｍ３５、ＮＭＯＳのトランジスタＭ３３，Ｍ３４、抵抗Ｒ４、及びコンデンサＣ４から構成されている。
【００７６】
定電圧発生回路３１は、図３に示したバイアス回路と同様に動作する。ただし、制御信号ＥＮに関する回路部分、スタートアップ回路部分は図を簡単にするために図示せず、省略してある。トランジスタＭ３５のゲートに流れる電流は、熱電圧ｋＴ／ｑとサイズ比と抵抗Ｒ４の抵抗値で設計できる。二次的な効果を除けば、電流は電源Ｖｄｄの電圧によらないように、また、ＭＯＳトランジスタに依存せず、決定できる（ただし、抵抗Ｒ４の温度依存性がないと仮定すると、電流はＴに比例する）。
【００７７】
トランジスタＭ３２，Ｍ３４のドレインに発生するバイアス電圧ＰＢ２を、トランジスタＭ３５のゲートに供給し、トランジスタＭ３５のドレインから出力される定電圧Ｖｒｅｇを、発振用増幅部を構成しているトランジスタＭ１，Ｍ２に供給する。発振が成長あるいは、定常状態で維持されている場合には、発振電圧ａｍｐｉｎ，ａｍｐｏｕｔの電位は振動し、トランジスタＭ１に流れる電流も過渡的に大きく変動する。この過渡的な電位の変動を抑える目的で、コンデンサＣ４が設けられている。コンデンサＣ４の必要な容量値は、第１の実施例で説明した数値例において、発振用インバータの平均電流を、例えば１μＡ程度、定電圧Ｖｒｅｇの電位の過渡変動を例えば、０．２Ｖ程度とすると３８ｐＦとなる。
【００７８】
図７の水晶発振回路では、熱電圧を基準とするトランジスタＭ３１〜Ｍ３４、抵抗Ｒ４を用いることで、図１２、図１３で説明したＭＯＳトランジスタの製造ばらつき、あるいは、バイアス電流の電源電圧依存性が大きい問題を解決している。
【００７９】
また、図７の水晶発振回路では、定電圧Ｖｒｅｇの電位は、発振用増幅部を構成するトランジスタＭ１，Ｍ２に流れる平均電流が、トランジスタＭ３５の電流とつりあう電圧に定まる。例えば、トランジスタＭ３５の電流を１μＡ、そのときの定電圧Ｖｒｅｇの電位を１．５Ｖとすると、定電圧Ｖｒｅｇの電位は電源Ｖｄｄの電圧が３Ｖあるいは２Ｖであっても、定電圧Ｖｒｅｇの電位は１．５Ｖとなる。
【００８０】
図１４で説明した水晶発振回路では、熱電圧を基準とするバイアス回路（トランジスタＭ１１６〜Ｍ１１９、抵抗Ｒ１０５によって構成されている回路）を採用しているが、発振電圧ａｍｐｏｕｔの振幅は電源Ｖｄｄの電圧に依存していた。シュミット回路、レベル変換回路と組み合わせて、全体の回路を構成するためには、発振電圧ａｍｐｏｕｔの振幅がよく制御されていることが望ましい。そのため、図１４の水晶発振回路では、一定の電源Ｖｄｄの電圧を供給する必要があった。本発明の図７に示す水晶発振回路では、定電圧発生回路３１を、トランジスタＭ３５とコンデンサＣ４、熱電圧と抵抗により電流を決定するトランジスタＭ３１〜Ｍ３４、抵抗Ｒ４で構成される回路で構成し、発振用増幅部を構成するトランジスタＭ１，Ｍ２をＣＭＯＳ構成とすることで、単純な回路構成で、定電圧発生回路を実現できる。
【００８１】
図７の回路も、図２に示したバイアス回路２１、シュミット回路２２、レベル変換回路２３と組み合わせて、使用することができる。また、図７においても図５で示した水晶発振回路と同様、各部に電流が流れないように制御信号ＥＮで制御することもできる。
【００８２】
ここで、図１の水晶発振回路と図７の水晶発振回路とを比較説明する。図１の水晶発振回路では、定電圧発生回路１２を、１段の差動回路（トランジスタＭ３〜Ｍ７で構成された回路）とコンデンサＣ３で構成した。１段の差動回路を用いることで、位相補償用のコンデンサが不要となるようにした。一方、図７の水晶発振回路では、定電圧発生回路３１を、定電流を流すトランジスタＭ３５とコンデンサＣ４、熱電圧を基準とするバイアス回路（トランジスタＭ３１〜Ｍ３４、抵抗Ｒ４で構成される回路）で構成し、発振用増幅部を構成するトランジスタＭ１，Ｍ２をＣＭＯＳ構成とした。
【００８３】
図１に示す定電圧発生回路１２は、１段の差動回路を用いるので、コンデンサＣ３の値を多少減らしても、フィードバック効果により、定電圧Ｖｒｅｇの電位を一定に保つよう回路が働くことが期待できる。反面、レプリカ回路１３により、リファレンス電圧Ｖｒｅｆを発生する必要があり、このレプリカ回路での消費電流分、回路の消費電流が大きくなる。
【００８４】
図７の定電圧発生回路３１では、定電流を流すトランジスタＭ３５とコンデンサＣ４で構成しているので、リファレンス電圧Ｖｒｅｆを発生するレプリカ回路は必要ない。このため、レプリカ回路での消費電流は原理的に発生せず、より全体の電力を小さく設計するのに適している。また、発振用増幅部（トランジスタＭ１，Ｍ２で構成された回路）での消費電流は、トランジスタＭ３５の電流にほぼ、等しいので、全体の消費電流を、トランジスタＭ３５の電流により直接設計できるという設計のしやすさも得られる。反面、定電流源と容量を組み合わせた定電圧発生回路３１に電圧の増幅作用はないので、電源Ｖｄｄの電圧が低い側で、バイアス電流が減少すると、そのまま、発振用増幅回路のバイアス電流の減少となり、発振の安定な起動に問題が生じる可能性がある。このため、電源Ｖｄｄの電圧が低い場合でも、バイアス電流が減少しない、図７、図３のようなバイアス回路との組み合わせが必須となる。また、定電圧Ｖｒｅｇの変動を抑制するようなフィードバック作用をもたないので、十分容量の大きなコンデンサＣ４を用意しておく必要がある。
【００８５】
すなわち、図１の水晶発振回路は、コンデンサＣ３の容量を多少減らしても、動作に大きな影響はないことから、容量面積を削減してコストを低減したい場合に適している。図７の水晶発振回路は図１の回路に対して、より大きな容量のコンデンサＣ４を用意する必要があるので、面積は図１の水晶発振回路より大きくなり、コストは上昇するが、レプリカ回路１３の電力を削減できるので、低消費電流特性がより優先する場合に適している。
【００８６】
このように、図７に示した水晶発振回路により、トランジスタの製造ばらつき、電源電圧依存性を低減し、低消費電力かつ簡単な回路構成を実現することができる。
次に、バイアス回路の他の例を以下に示す。図８は、バイアス回路の他の回路図（その１）である。図に示すように、バイアス回路は、ＰＭＯＳのトランジスタＭ３６，Ｍ３７、ＮＭＯＳのトランジスタＭ３８，Ｍ３９、及び抵抗Ｒ５を有している。バイアス電圧ＰＢ２は、図７のトランジスタＭ３５のゲートに供給される。
【００８７】
トランジスタＭ３７，Ｍ３９に流れる電流は、図３のバイアス回路と同様、熱電圧ｋＴ／ｑとサイズ比から決まる定数、及び抵抗Ｒ５の抵抗値で設計できる。トランジスタＭ３９のゲート電圧は、トランジスタＭ３８に対して、ドレイン電流ＩＤ×Ｒ５（抵抗Ｒ５の抵抗値）だけ低くなる。トランジスタＭ３８，Ｍ３９は，サブスレッショルド領域で動作するようにサイズを決定する。トランジスタＭ３６とトランジスタＭ３７のサイズを同じとすると、トランジスタＭ３８，Ｍ３９に流れる電流は等しくなる。例えば、トランジスタＭ３８とトランジスタＭ３９のＷ比を５とする（トランジスタＭ３９のＷ/トランジスタＭ３８のＷ＝５）。トランジスタＭ３８とトランジスタＭ３９にも同じ電流が流れる点で回路がつりあう。前述した式（１）とトランジスタＭ３８とトランジスタＭ３９のＷ比の５を考慮すると、流れる電流は、次の式（３）で表される。
ＩＤ＝（（ｎｋＴ／ｑ）ｌｎ（５））／Ｒ５ ……（３）
（なお、ｑ：電子の電荷、ｎ：比例定数（１．３程度）、ｋ：ボルツマン定数、Ｔ：絶対温度、ＩＤドレイン電流）
つまり流れる電流は、熱電圧ｋＴ／ｑとサイズ比から決まる定数ｌｎ（５）、と抵抗Ｒ５の抵抗値で設計できる。二次的な効果を除けば、電流は電源電圧によらないように、また、ＭＯＳトランジスタに依存せず決定できる（ただし、Ｒ５の温度依存性がないと仮定すると、ＩＤはＴに比例する。）。
【００８８】
すなわち、ＭＯＳトランジスタの製造ばらつき、電源電圧の依存によることなく、安定したバイアス電圧を出力することができる。
図９は、バイアス回路の他の回路図（その２）である。図に示すように、バイアス回路は、ＰＭＯＳのトランジスタＭ４０，Ｍ４１、ＮＭＯＳのトランジスタＭ４２〜Ｍ４５、抵抗Ｒ６，Ｒ７を有している。
【００８９】
図９に示すバイアス回路は、カスコード回路とした例を示している。トランジスタＭ４１，Ｍ４３に流れる電流は、熱電圧ｋＴ／ｑとサイズ比から決まる定数、及び抵抗Ｒ７の抵抗値で決定される。図８のバイアス回路と異なる点は、抵抗Ｒ７、トランジスタＭ４２，Ｍ４３を設けることで、トランジスタＭ４４，Ｍ４５をカスコード回路としている点である。図９のバイアス回路のようにカスコード回路を用いた場合でも、例えば、図７の定電圧発生回路３１に供給するためのバイアス電圧ＰＢ２を発生することができる。
【００９０】
このように、バイアス回路をカスコード回路とすることで、バイアス電流の電源電圧依存性をさらに改善できる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１の実施の形態に係る水晶発振回路の回路図である。
【図２】図１の水晶発振回路を適用した発振回路のブロック構成図である。
【図３】図２のバイアス回路の回路図である。
【図４】図２のシュミット回路の回路図である。
【図５】本発明の第２の実施の形態に係る水晶発振回路の回路図である。
【図６】本発明の第３の実施の形態に係る水晶発振回路の回路図である。
【図７】本発明の第４の実施の形態に係る水晶発振回路の回路図である。
【図８】バイアス回路の他の回路図（その１）である。
【図９】バイアス回路の他の回路図（その２）である。
【図１０】従来の水晶発振回路の回路図（その１）である。
【図１１】図１０の電圧ホロワを構成するオペアンプの回路例である。
【図１２】従来の水晶発振回路の回路図（その２）である。
【図１３】従来の水晶発振回路の回路図（その３）である。
【図１４】従来の水晶発振回路の回路図（その４）である。
【符号の説明】
【００９２】
１１ 発振用増幅部
１２ 定電圧発生回路
１３ レプリカ回路
Ｍ１〜Ｍ４５ トランジスタ
Ｒ１〜Ｒ７ 抵抗
Ｃ１〜Ｃ４ コンデンサ
Ｘ１ 水晶振動子
【特許請求の範囲】
【請求項１】
水晶振動子の振動周波数に基づいて発振する水晶発振回路において、
水晶振動子が接続される共振部と、
前記共振部を励振する発振用増幅部と、
前記発振用増幅部に一定の電源電圧を供給する定電圧発生回路と、
を有し、
前記定電圧発生回路は、
熱電圧と抵抗とに基づいてバイアス電圧を生成するバイアス回路と、
前記バイアス電圧が供給されて、前記バイアス電圧に基づいて前記一定の電源電圧を生成する電圧発生部と、を有し、
前記電圧発生部は、前記バイアス電圧がゲートに入力される定電流トランジスタと、前記定電流トランジスタと直列接続されたコンデンサとを有する、
ことを特徴とする水晶発振回路。
【請求項２】
前記定電流トランジスタは、ＰＭＯＳトランジスタであることを特徴とする請求項１記載の水晶発振回路。
【請求項１】
水晶振動子の振動周波数に基づいて発振する水晶発振回路において、
水晶振動子が接続される共振部と、
前記共振部を励振する発振用増幅部と、
前記発振用増幅部に一定の電源電圧を供給する定電圧発生回路と、
を有し、
前記定電圧発生回路は、
熱電圧と抵抗とに基づいてバイアス電圧を生成するバイアス回路と、
前記バイアス電圧が供給されて、前記バイアス電圧に基づいて前記一定の電源電圧を生成する電圧発生部と、を有し、
前記電圧発生部は、前記バイアス電圧がゲートに入力される定電流トランジスタと、前記定電流トランジスタと直列接続されたコンデンサとを有する、
ことを特徴とする水晶発振回路。
【請求項２】
前記定電流トランジスタは、ＰＭＯＳトランジスタであることを特徴とする請求項１記載の水晶発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００８−１２５１０３（Ｐ２００８−１２５１０３Ａ）
【公開日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願番号】特願２００７−３１９０８７（Ｐ２００７−３１９０８７）
【出願日】平成１９年１２月１１日（２００７．１２．１１）
【分割の表示】特願２００４−５７０８８３（Ｐ２００４−５７０８８３）の分割
【原出願日】平成１５年４月１５日（２００３．４．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願日】平成１９年１２月１１日（２００７．１２．１１）
【分割の表示】特願２００４−５７０８８３（Ｐ２００４−５７０８８３）の分割
【原出願日】平成１５年４月１５日（２００３．４．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]