【課題】起動時の異常発振を抑えるとともに負荷の大きさによらず電源電圧の低電圧化が可能な発振回路、発振器、電子機器及び発振回路の起動方法を提供すること。
【解決手段】発振回路１は、共振子（水晶振動子１０）と、共振子の一端から他端への帰還経路を有する増幅回路２０と、電圧供給回路３０と、を含む。電圧供給回路３０は、電源電圧Ｖｃｃが入力される時定数回路（抵抗３２とコンデンサー３４によるＲＣ積分回路）を有し、電源電圧Ｖｃｃが入力されてから時定数回路の時定数に応じて立ち上がるとともに増幅回路２０の負荷によらず一定電圧となる駆動電圧Ｖ_Ａを発生させ、駆動電圧Ｖ_Ａを増幅回路２０に供給する。 （もっと読む）

【課題】消費電力の低減と、製造コストの低減とを両立する発振回路を提供する。
【解決手段】本発明の半導体装置によれば、直列に接続されて、かつ、それぞれがダイオード接続された複数のＭＯＳトランジスタを用いて、発振回路部を駆動させる電圧を生成する。このとき、複数のＭＯＳトランジスタで生成される電圧の値は、電源電圧と、各ＭＯＳトランジスタのスレッショルド電圧の比率とに基づいて得られる。したがって、各ＭＯＳトランジスタのスレッショルド電圧を小さく抑えることが出来て、各ＭＯＳトランジスタの面積を節約することが出来て、発振回路部の消費電力を削減することが出来る。 （もっと読む）

【課題】電源電圧が低電圧化されても安定した発振動作が可能な水晶発振器を提供する。
【解決手段】本発明の水晶発振器は、高電位側電源と水晶振動子（２）の一端並びに他端との間に設けられた第１，第２の抵抗（Ｒ１，Ｒ２）と、その一方の主端子が前記水晶振動子の一端並びに他端と接続された第１，第２のトランジスタ（Ｔ１，Ｔ２）と、第１，第２のトランジスタの他方の主端子間に接続されたキャパシタ（Ｃ１）と、第１，第２のトランジスタの他方の主端子と低電位側電源との間に設けられた電流源（ＩＲ１，ＩＲ２）又は抵抗と、第１，第２のトランジスタの一方の主端子と第２，第１のトランジスタの制御端子との間に設けられ、一方の主端子の電圧に追従するとともに一方の主端子の電圧から直流オフセット電圧分降下した電圧を生成して制御端子に印加させる第１，第２の電圧フォロワ回路（４，５）と、を備える。 （もっと読む）

【課題】本発明の目的は、低い負荷容量有する水晶発振回路において、負荷容量、及び負性抵抗ＲＬを決定する決定方法を提供するものである。
【解決手段】（CL_n+1／CL_n）²＝α（ｎは１以上の整数、α＝２^-1/2）が成立するように、負荷容量CL1に対して負荷容量CLｎ（ｎ≧２）を決定する。さらに、CMOSインバータの入力側と出力側の間に最小帰還抵抗Rfminと並列に配置されたリーク抵抗Rzを仮想して、最小合成帰還抵抗RFminを式RFmin＝（Rfmin×Rz）/(Rz＋Rfmin)を用いて決定し、最大負性抵抗RLmaxの値を、式（RLmax／RFmin)^1/2 ＜α（αは安全係数で２^-1/2）を用いて決定する。 （もっと読む）

【課題】低負荷容量値対応の水晶振動子を十分に適用することが可能な水晶発振装置を提供する。
【解決手段】例えば、配線基板ＰＣＢ上に、発振入力信号ＸＩＮ用の配線パターンＬＮ＿ＸＩＮと、発振出力信号ＸＯＵＴ用の配線パターンＬＮ＿ＸＯＵＴを設け、その間の領域に接地電源電圧ＶＳＳ用の配線パターンＬＮ＿ＶＳＳ１ｂを配置する。ＬＮ＿ＸＩＮとＬＮ＿ＸＯＵＴの間には水晶振動子ＸＴＡＬを接続し、その負荷容量となる容量Ｃｇ，Ｃｄの一端をＬＮ＿ＶＳＳ１ｂに接続する。更に、これらの配線パターンを囲むようにＶＳＳ用の配線パターンＬＮ＿ＶＳＳ１ａを配置し、加えて、下層にもＶＳＳ用の配線パターンＬＮ＿ＶＳＳｎを配置する。これらによって、ＸＩＮノードとＸＯＵＴノード間の寄生容量の低減や、当該ノードのノイズ耐性の向上等が可能になる。 （もっと読む）

【課題】過渡的な電力消費をしないピークホールド回路（あるいはボトムホールド回路）を用いることで、無駄な電力消費を抑えるとともに、ノイズの発生を抑えて発振特性の悪化を防止することが可能な発振装置技術を提供。
【解決手段】基準電圧を発生する定電圧発生回路４と、駆動電圧または駆動電流によって発振する発振回路１と、発振回路１の出力である発振信号のピークレベルを検出して出力するピークホールド回路２と、定電圧発生回路４で発生された基準電圧ＶＲＥＦとピークホールド回路２で出力されたピークレベルＰＨに応じて駆動電圧または駆動電流を増減させて発振回路１の電源端子ＶＲに入力するレギュレータ３からなる。ピークホールド回路２は定電流で動作し過渡的な電力を消費しない構成となっている。なお、ピークホールド回路２の代わりにボトムホールド回路を用いても良い。 （もっと読む）

【課題】定電圧の出力電圧を可変する機能を確実に発揮できる定電圧回路及びそれを用いた水晶発振回路を提供する。
【解決手段】定電圧回路２４が定電圧の出力電圧ＶＯＵＴを可変して高くする場合、基準電圧ＶＲＥＦが高く制御されることにより、ＰＭＯＳトランジスタ１６のゲート電圧及びドレイン電圧が高くなる。さらに、基準電圧ＶＲＥＦが高く制御され、ＮＭＯＳトランジスタ１８及びＰＭＯＳトランジスタ１６のドレイン電流が多くなることにより、ＰＭＯＳトランジスタ１６のソース・ドレイン間電圧が高くなる。よって、ＰＭＯＳトランジスタ１６のソース電圧である定電圧の出力電圧ＶＯＵＴが確実に高くなる。 （もっと読む）

【課題】 発振周波数の可変量を大きくできる電圧制御発振器を提供する。
【解決手段】 水晶振動子と制御電圧供給端子１３とのライン上に、抵抗Ｒ１とコンデンサＣ１が直列接続され、抵抗Ｒ１とコンデンサＣ１との間に可変容量ダイオードＶＤ１のカソードを接続してアノードを接地し、コンデンサＣ１と水晶振動子に接続するポートとの間に、直列接続の可変容量ダイオードＶＤ２及びコンデンサＣ３と、伸長コイルＬ１と、Ｑダンプ抵抗Ｒ６とを並列接続した並列接続回路を設け、並列接続回路の入力側が抵抗Ｒ４を介して接地し、抵抗Ｒ１とコンデンサＣ１との間の点と、可変容量ダイオードＶＤ２とコンデンサＣ３との間の点を、抵抗Ｒ５を介して接続した電圧制御発振器である。 （もっと読む）

【課題】 出力波形の割れや抜けを無くし、回路の誤動作が防止される低電圧動作のレベルシフト回路を提供する。
【解決手段】 レベルシフト回路は、電源端子ＶＤＤにソースを接続した第１のＰＭＯＳトランジスタＰ１と、接地端子ＧＮＤにソースを接続したＮＭＯＳトランジスタＮ１と、ＰＭＯＳＰ１のドレインとＮＭＯＳＮ１のドレインとの接続点に接続された出力端子ＯＵＴと、ＮＭＯＳＮ１のゲートに接続された入力端子ＩＮと、電源端子ＶＤＤにソースを接続し、ＰＭＯＳＰ１のゲートにドレイン及びゲートを接続し、このドレインを第２の抵抗Ｒ２を介して接地端子ＧＮＤに接続した第２のＰＭＯＳトランジスタＰ２とを有し、ＰＭＯＳＰ１及びＰ２は、カレントミラー回路を構成している。レベルシフト回路の出力波形の割れや抜けが無くなって誤動作を防止することが可能になる。 （もっと読む）

【課題】回路動作の安定性の向上と、消費電力の低減とを両立できるようにした分周回路及び半導体装置を提供する。
【解決手段】発振回路に近い前段の側にあって高い周波数で動作するＦＦ回路１０と、発振回路から遠い後段の側にあって低い周波数で動作するＦＦ回路１０と、を備え、前段と後段の各ＦＦ回路１０は、分周回路の動作時に通常、オン、オフを繰り返すＦＢ−ＳＯＩ−ＭＯＳＦＥＴ１１〜１４、２１、２５をそれぞれ有し、前段の各ＦＦ回路１０が有するＭＯＳＦＥＴ１１〜１４、２１、２５の閾値電圧の絶対値を│Ｖｔｈ１│とし、後段の各ＦＦ回路１０が有するＭＯＳＦＥＴ１１〜１４、２１、２５の閾値電圧の絶対値を│Ｖｔｈ２│としたとき、│Ｖｔｈ１│＜│Ｖｔｈ２│に設定されている。 （もっと読む）

【課題】位相雑音特性におけるフロアノイズを改善する。
【解決手段】圧電振動子１０と、圧電振動子１０を発振させ発振信号ＯＳＣを出力する発振回路１００と、発振信号ＯＳＣがベース端子に入力されエミッタ接地されたＰＮＰトランジスターＱ２と、ＰＮＰトランジスターＱ２のコレクタ端子にベース端子が接続されエミッタ接地されたＮＰＮトランジスターＱ３と、ＮＰＮトランジスターＱ３のコレクタ端子と接続されたバッファ回路２００と、を含む圧電発振器１。 （もっと読む）

【課題】発振バッファに過電圧が印加されるのを防止することができる発振回路を提供する。
【解決手段】発振回路１０は、ＰＴＡＴ電流源１２と、共振回路４６と並列接続された発振バッファ１４と、帰還抵抗Ｒｆと、スイッチ素子５４と、発振バッファ１４と同一構成のレプリカバッファ５２と、発振バッファ１４の入力電圧を検知し、検知した入力電圧が発振時のバイアス電位よりも所定電位以上上昇した場合、及び、検知した入力電圧が発振時のバイアス電位よりも所定電位以下に下降した場合に、ＰＴＡＴ電流源１２と発振バッファ１４との接続点のノードＶＣＣＯＳＣの電位が発振バッファ１４のＰＭＯＳトランジスタ４２の耐圧を越えないように、ＰＴＡＴ電流源１２からの電流をレプリカバッファ５２回路にバイパスさせるための制御信号をスイッチ素子５４手段に出力するレベル検知回路５０と、を備える。 （もっと読む）

【課題】発振起動性に優れ、定常発振時には低消費電力で発振を継続することができる水晶発振回路を提供する。
【解決手段】水晶発振回路は、入力側及び出力側負荷容量５、６、と水晶振動子３とを有する共振回路と、共振回路を定常的に励振する増幅回路であるＣＭＯＳインバータを構成するＰ型及びＮ型ＭＯＳＦＥＴ１、２と、増幅回路の出力振幅に応じた電圧で発振電流を制御する電流制限素子である電流制限用Ｐ型及びＮ型ＭＯＳＦＥＴ２１、２２と、電流制限素子を制御する発振電流制御手段である第１及び第２の容量５１、５２と、第１及び第２のダイオード６１、６２により構成され、発振電流制御手段は、増幅回路から交流信号が出力されない非発振状態では、電流制限素子を導通状態とし、増幅回路から交流信号が出力される発振状態では、増幅回路の出力振幅に応じた交流電圧により、導通状態よりも抵抗値が大きな状態となるように、電流制限素子を制御する。 （もっと読む）

【課題】 水晶振動子の周囲温度に対応してトランジスタにおける容量をダイナミックに可変とし、高感度で発振周波数を一定に保つよう制御できる温度補償型電圧制御発振回路を提供する。
【解決手段】 水晶振動子Ｘ1 の周囲温度の変化に対応して発振周波数を一定に保持する容量に相当する電圧値に変換する容量変換制御回路１１と、当該容量変換制御回路１１によって設定される容量に従ってＮＰＮ型トランジスタＱのコレクタＣとベースＢとの間の容量を可変とする容量変更手段１２とを有する容量変換回路１を水晶振動子Ｘ1 とＮＰＮ型トランジスタＱのベースＢとの間に設けた温度補償型電圧制御発振回路である。 （もっと読む）

【課題】圧電発振器の低電源電圧化に対応可能とすると共に、安定した性能を有する圧電
発振器を提供することを目的とする。
【解決手段】圧電発振器１は、コルピッツ型の発振回路２と、発振回路２が出力する発振
信号より基本波周波数を濾波し、即ち通過させるフィルタ回路３と、発振回路２とフィル
タ回路３との間に接続されたダイオードＤ１とにより構成し、圧電発振器１には、ノイズ
を除去するためのバイパスコンデンサＣ５を介して電源電圧（Ｖｃｃ）を印加している。
本発明においては、発振回路２とフィルタ回路３とをダイオードＤ１を経由して接続した
。 （もっと読む）

【課題】低消費電流化した発振回路および発振器を提供すると共に、外部との通信による誤動作の防止および高精度な発振回路および発振器を提供する。
【解決手段】発振回路１０は、外部との通信を行うインターフェース回路１２と、発振段２０とを備えたものであって、インターフェース回路１２に接続し、インターフェース回路１２に入力または出力する通信信号の外部通信端子４０と、インターフェース回路１２の制御信号入力端子に接続し、インターフェース回路１２をアクティブ状態またはスリープ状態に切り替える制御信号を入力する外部制御端子３８とを備えた構成である。そしてインターフェース回路１２は、外部制御端子３８および制御信号入力端子を介してインターフェース回路１２に入力した制御信号にしたがってアクティブまたはスリープのいずれかの状態になる。 （もっと読む）

【課題】低電圧化に適した、ノイズの少ない温度センサ回路を得る。
【解決手段】トランジスタＴｒ１と、第１の抵抗である抵抗Ｒ１と第２の抵抗である抵抗Ｒ２とを直列に接続した直列回路により構成される。直列回路を構成する抵抗Ｒ１の一端はトランジスタＴｒ１のコレクタに、直列回路を構成する抵抗Ｒ２の一端が基準電源にそれぞれ接続されている。そして、トランジスタＴｒ１のベースが抵抗Ｒ１と抵抗Ｒ２との接続点に接続され、トランジスタＴｒ１のエミッタが接地されている。 （もっと読む）

【課題】低電圧で駆動することができること。
【解決手段】Ｘ方向に延びるように形成され、Ｘ方向に直交するＹ方向に振動する振動片３６と、振動片３６の両端を支持する振動子アイランド３４ａ，３４ｂとを有する振動子３２と、振動片３６に対して所定距離を空けた状態で振動片３６を間に挟むように配置され、電圧が印加された時に静電引力を発生させて振動片３６を振動させる電極部３３ａ，３３ｂと、を備え、振動片３６は、振動部３９と、振動部３９を振動子アイランド３４ａ，３４ｂに連結する基端部３５ａ，３５ｂと、で一体的に形成され、振動部３９の幅が、基端部３５ａ，３５ｂの幅に比べ広く形成されている発振子３０を提供する。 （もっと読む）

【課題】振動片のスティッキングを防止して歩留まりを向上させること。
【解決手段】基端部３５から先端部３９に向かってＸ方向に延びるように形成され、該Ｘ方向に直交するＹ方向に振動する振動片３６と、基端部３５を介して振動片３６を片持ち状に支持する振動子アイランド３４と、を有する振動子３２と、振動片３６に対してギャップｄを空けた状態で他方向に沿って振動片３６を間に挟むように配置され、電圧が印加された時に静電引力を発生させて振動片３６を振動させる電極部３３ａ，３３ｂとを備え、電極部３３ａ，３３ｂにおける電極部アイランド４０ａ，４０ｂの側面４８ａ，４８ｂに、電極部アイランド４０ａ，４０ｂの長手方向に沿って複数の突起部４９が形成されている発振子３０を提供する。 （もっと読む）

【課題】 ディレイ回路を設けたり、バイアス決定回路のバイアス点と波形整形回路のスレッショルドとを異ならせたりすることなく、消費電流を低減し、自励発振や異常発振を防ぐことができる水晶発振回路を提供する。
【解決手段】 水晶振動子２１および水晶振動子２１の出力を増幅し、電源電圧より低い定電圧源ＬＤＯ１により駆動される発振増幅器２２を有する水晶発振部２の出力に、電源電圧レベルにレベルシフトする結合コンデンサ３が接続され、その結合コンデンサ３の出力に、ソースがＶddに、ゲートがＶssに接続されたＰチャネルＭＯＳトランジスタ４１およびソースがＶssに、ゲートがＶddに接続されたＮチャネルＭＯＳトランジスタ４２のそれぞれのドレインが接続されたバイアス決定回路４が接続され、そのバイアス決定回路４の出力に振幅検知回路５、および波形整形回路６が接続されている。 （もっと読む）