【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。 （もっと読む）

【課題】
高周波信号を取り扱う回路の高周波領域での周波数特性が劣化することをより少ない消費電力で防止するピーキング調整回路を提供する。
【解決手段】
高周波信号のピーキングを調整するピーキング回路を、第１のコンダクタと、第１のインダクタとカップリングする第２のインダクタと、入力信号を受ける信号入力部と、信号入力部から入力された入力信号に応じて第２のインダクタに流れる電流を調整するトランジスタと、第１のインダクタでピーキングを調整された信号を出力する信号出力部とを備えて構成し、信号入力部から入力された入力信号に応じてトランジスタで第２のインダクタに流れる電流を制御して第２のインダクタとカップリングしている第１のインダクタとの相互インダクタンスを変化させることにより第１のインダクタを流れる電流の信号波形のピーキングを調整し、ピーキングを調整した信号を信号出力部から出力するようにした。 （もっと読む）

【課題】高周波増幅回路において、ＬＣ共振を用いずにピーキングをかけること。
【解決手段】高周波増幅回路は、１段目にトランジスタＴｒ１を用いたエミッタ接地増幅回路、２段目にダーリントン接続のトランジスタＴｒ２、Ｔｒ３を用いたエミッタ接地回路の２段増幅の構成となっている。トランジスタＴｒ１のエミッタとトランジスタＴｒ２のコレクタとの間には容量素子が挿入されている。容量素子は、ダイオード接続のトランジスタＴｒ４であり、トランジスタＴｒ４のエミッタはトランジスタＴｒ２のコレクタに、トランジスタＴｒ４のベースおよびコレクタはトランジスタＴｒ１のエミッタに接続されている。ダイオード接続のトランジスタＴｒ４によって位相をずらしてフィードバックすることにより、高域での利得を向上させることができる。 （もっと読む）

【課題】ピーキング量を変化させるときに低周波域の増幅度に与える影響を抑えたピーキング技術を提供する。
【解決手段】本発明に係るピーキング回路は、多段接続された増幅回路と、入力側から見た増幅度が異なる２以上の出力点から入力側へフィードバックするフィードバック回路とを備え、フィードバック回路のフィードバック量を変化させることができるように構成されている。 （もっと読む）

【課題】透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、かつ、帯域外抑圧比の大きい低周波透過回路を提供すること。
【解決手段】本発明の一態様は、インダクタ素子を有する低周波透過フィルタ１０１と、低周波透過フィルタ１０１に縦続接続され、低周波透過フィルタ１０１が透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器１００と、を備える低周波透過回路である。 （もっと読む）

【課題】低電源電圧下においても、半導体集積回路上での面積および消費電力の増大を抑えつつ、高域での利得のピーキングの傾きを急峻化する。
【解決手段】Ｐ型電界効果トランジスタＭ１のソースを電源電位ＶＤＤに接続し、Ｐ型電界効果トランジスタＭ１のドレインを出力端子ｏｕｔに接続し、Ｎ型電界効果トランジスタＭ２のドレインを電源電位ＶＤＤに接続し、Ｎ型電界効果トランジスタＭ２のソースを電流源ＩＢを介して接地電位に接続し、Ｐ型電界効果トランジスタＭ１のゲートをＮ型電界効果トランジスタＭ２のソースに接続し、Ｎ型電界効果トランジスタＭ２のゲートを抵抗素子Ｒｐを介してＰ型電界効果トランジスタＭ１のドレインに接続する。 （もっと読む）

【課題】インダクタンスを外部から簡単に調整することができる差動アンプ回路を得る。
【解決手段】差動対を構成する第１及び第２のトランジスタと、第１のトランジスタの出力端子と電源との間に接続された第１のインダクタと、第２のトランジスタの出力端子と電源との間に接続された第２のインダクタと、第１のインダクタにシリアル接続された第１のトランスミッションゲートと、第２のインダクタにシリアル接続された第２のトランスミッションゲートとを有する。 （もっと読む）

【課題】ラッチ回路を一例とする各種論理回路の高速化を実現する。
【解決手段】例えば、クロック信号ＣＫが‘Ｈ’レベルの際に差動アンプ構成でデータ入力信号Ｄｉｎの取り込みを行うデータ取り込み部ＢＦと、ＣＫが‘Ｌ’レベルの際にＢＦからのデータ出力信号Ｄｏｕｔをラッチするラッチ部ＬＴからなる構成に対し、ゲイン制御部ＧＣＴＬとコモンノード制御部ＣＭＮＣＴＬを設ける。ＧＣＴＬは、差動アンプ内のＮＭＯＳトランジスタＭＮ１，ＭＮ２のコモンノードＣＯＭＮ１，ＣＯＭＮ２間に設けられ、差動アンプのゲインを低周波数帯よりも高周波数帯で高くする機能を備える。ＣＭＮＣＴＬは、ＣＫが‘Ｌ’レベルの際に、ＣＯＭＮ１，ＣＯＭＮ２の電位差を無くすように電荷を制御する機能を備える。これによって、Ｄｏｕｔの遷移時間が早くなり、ＬＴでのセットアップマージンが拡大できる。 （もっと読む）

【課題】光受信回路に用いる可変利得型の増幅器に関し、利得を切り替えた場合でも過剰ピーキングのない平坦な周波数特性を得ることができるようにする。
【解決手段】増幅信号Ｓが出力されるエミッタ接地回路１Ａの出力端子ＯＵＴａに電流源回路３を接続して、エミッタ接地回路１Ａの入力段トランジスタへ供給されるバイアス電流を電流源回路３へ分流し、この際、利得切替回路２０で選択された増幅回路１０Ａの利得に応じて分流する電流の大きさを調整する。 （もっと読む）

【課題】 トランジスタの熱暴走を防止すると共に、ベースバラスト抵抗による所望周波数成分の電力利得の低下を抑制しつつ、不要な高調波成分や帯域外信号成分の電力利得を大幅に低減させることができるトランジスタ回路を提供する。
【解決手段】 トランジスタ回路１は、トランジスタ１１、ベースバラスト抵抗１２、容量１３及びインダクタ１４で構成される複数のトランジスタセル１０からなる。トランジスタ１１のコレクタ及びエミッタは、それぞれトランジスタ回路１のコレクタ端子１ｃ及びエミッタ端子１ｅに共通接続される。ベースバラスト抵抗１２は、一方端がトランジスタ１１のベースに、他方端がトランジスタ回路１のベース端子１ｂに接続される。容量１３とインダクタ１４とは、直列接続されて直列共振回路１５を形成し、ベースバラスト抵抗１２と並列に、トランジスタ１１のベースとトランジスタ回路１のベース端子１ｂとの間に接続される。 （もっと読む）

【課題】 アクティブフィードバック回路のピーキング強度を外部から調整することができる増幅回路を得る。
【解決手段】 第１の差動増幅回路と、第１の差動増幅回路の出力信号を増幅する第２の差動増幅回路と、第２の差動増幅回路の出力信号をフィードバックして第１の差動増幅回路の出力信号を波形整形するアクティブフィードバック回路とを有し、アクティブフィードバック回路は、コレクタ又はドレインがそれぞれ第１の差動増幅回路の２つの出力ノードに接続され、ベース又はゲートがそれぞれ第２の差動増幅回路の２つの出力ノードに接続され、エミッタ又はソースが共通接続された第１及び第２のトランジスタと、一端が第１及び第２のトランジスタのエミッタ又はソースに接続され、他端が低電位側電源に接続された、電流値を外部から調整することができる第１の電流源とを有する。 （もっと読む）