抵抗の誤差訂正を用いるコンパレータベースのバッファ
【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二重（ｄｕａｌ）オーバーシュート訂正を用いるコンパレータベースのバッファに関し、スイッチトキャパシタの負荷を駆動する高利得増幅器の性能を改善するものである。
【背景技術】
【０００２】
一般的に、エレクトロニクスの小型化、電力消費の低減、及び高性能化を要求する製品がある。これらの要求は、デジタル−アナログ変換器及びアナログ−デジタル変換器に対してより小さく効率的な回路の必要性を増大する。特に、これは高性能及び高利得増幅器を含む。生物医学的応用は、一例であり、これに制限されない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
高利得増幅器は、大きなキャパシタの負荷を駆動することが困難である。高利得増幅器は、増大した帯域幅、高スルーレートを必要とし、従って大きな電力消費を必要とする。この問題に対処するための確立された方法がある一方で、それらの方法には欠点がある。複数の利得段を帯域幅要件の緩和のために用いることができる。代替的に、バッファ増幅器を挿入して、メイン増幅器の容量性負荷を減少することができる。しかしながら、両方法は、システムの電力消費を増大する。図１は、大きな定電流を要求する増幅器を小さな定電流を使用するコンパレータに置き換えた従来のコンパレータベースのスイッチトキャパシタ（ＣＢＳＣ）回路を示す。該回路は、コンパレータ１０５と、電流源１１０及び１１５と、スイッチ１２０及び１２５と、キャパシタ１３０とを含む。しかしながら、このアーキテクチャは、コンパレータの遅延によって引き起こされるオーバーシュート誤差に苦しむ。この誤差を訂正するために、追加の「細かい（ｆｉｎｅ）」位相が要求される。この位相の間、低電流源を用いて、遅延によって引き起こされた誤差を訂正する。これは、追加の回路を必要とする。
【０００４】
低電力消費及び簡素化された回路を有する高利得増幅器を用いて、大きなキャパシタの負荷を駆動するための技術が必要とされている。
【課題を解決するための手段】
【０００５】
本発明は、高利得増幅器をサンプリングキャパシタに接続するための代替のアプローチを提供する。実施形態は、コンパレータベースのバッファ及び抵抗ベースのオーバーシュート訂正を含む、簡略化された誤差訂正技術を使用する。
【０００６】
実施形態は、入力端子及び出力端子を備えるバッファと、前記入力端子に接続された第１の正の端子を備えるコンパレータと、前記コンパレータの第２の負の端子と前記出力端子との間の充電経路内の抵抗と、前記抵抗に電流を供給する電流源と、前記抵抗を介して前記第２の負の端子と前記出力端子との間を接続可能な第１のスイッチであって、前記コンパレータによって制御される第１のスイッチと、前記入力端子と前記出力端子との間を接続可能な第２のスイッチであって、前記第１のスイッチの逆位相で前記コンパレータによって制御される第２のスイッチと、前記第２の負の電圧をリセットする第３のスイッチとを備える。他の実施形態において、前記第３のスイッチは、前記第２の負の端子と所望の電圧との間を接続可能である。さらなる実施形態に関して、電流源は電源から前記抵抗に電流を供給させ、前記所望の電圧は、接地電圧か、又は前記入力端子の最小値よりも低い電圧のいずれかである。さらに他の実施形態において、電流源は、前記抵抗からグラウンドに前記電流を供給するようにシンクされ、前記所望の電圧は、電源電圧か、又は前記入力端子の最大値よりも高い電圧のいずれかである。さらに他の実施形態は、少なくとも、第１の位相と、第２の位相と、第３の位相とを有し、前記第３のスイッチ（ＳＷ３）は、前記第１の位相（φＳ＝Ｈ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始時）において前記第２の負の端子の電圧をリセットするためにターンオンされ、前記コンパレータは、前記第１のスイッチをターンオンし、前記第２のスイッチをターンオフし、前記第３のスイッチ（ＳＷ３）は、前記第２の位相（φＳ＝Ｌ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始後）においてターンオフされ、前記コンパレータは、前記第３の位相（φＳ＝Ｌ、φ１＝Ｈ、φ２＝Ｌ、細かい位相）において前記第１のスイッチをターンオフし、前記第２のスイッチをターンオンする。次の実施形態は、高利得バッファが形成されることによって前記バッファに接続された高利得増幅器をさらに備える。他の実施形態は、前記高利得バッファに接続されたアナログ−デジタル変換器（ＡＤＣ）をさらに備え、前記アナログ−デジタル変換器は、第１の段においてスイッチトキャパシタ回路を備える。
【０００７】
他の実施形態は、少なくとも、コンパレータと、電流源と、前記コンパレータの時間遅延のオーバーシュート値をキャンセルするためのスイッチ（ＳＷ１、ＳＷ２）と、充電経路内の抵抗とを備えるコンパレータベースのバッファを含み、前記抵抗は、前記オーバーシュートを補償するために、前記コンパレータの負の端子と正の端子との間の一定の電位差（ＶＣＲ＝ＲＣ＊ＩＳ）を生成する。追加の実施形態は、リセット位相（φＳ＝Ｈ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始時）と、粗いセトリング位相（φＳ＝Ｌ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始後）と、細かいセトリング位相（φＳ＝Ｌ、φ１＝Ｌ、φ２＝Ｈ、細かい位相）とを有する。
【０００８】
さらに他の実施形態は、高利得増幅器の入力端子と、電流源と、コンパレータと、少なくとも第１のスイッチ、第２のスイッチ、及び充電経路内の抵抗と、サンプリングキャパシタを備えるアナログ−デジタル変換（ＡＤＣ）部とを備えるバッファ部を備えるスイッチトキャパシタの負荷を駆動するための高利得増幅器に関するシステムを含む。第２の位相（φ２）が立ち上がるとき、前記サンプリングキャパシタは放電され、第１の位相が立ち上がり且つ第３の位相が立ち上がるとき、グラウンドにリセットされ、電圧ＶAがリセットし、コンパレータの出力が前記電流源に接続された前記第１のスイッチをターンオンし、前記第３の位相が立ち下がるとき、前記サンプリングキャパシタは入力電圧Ｖinに充電し、前記電圧ＶAが前記入力電圧Ｖinを超えるとき、第１のスイッチが開いて前記高利得増幅器の出力端子が前記第２のスイッチを介して前記ＡＤＣの前記サンプリングキャパシタの入力端子に直列接続され、オーバーシュート誤差を低減し、前記第２の位相が立ち上がるとき、前記サンプリングキャパシタ上の電荷は、前記グラウンド及び前記ＡＤＣの増幅器に供給される。
【０００９】
さらなる実施形態は、スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法であって、第２の位相φ２が立ち上がるとき、少なくとも１つのサンプリングキャパシタを放電するステップと、電圧ＶAをリセットして、第１の位相φ１及び第３の位相φＳが立ち上がるとき、コンパレータの出力によって少なくとも第１のスイッチをターンオンするステップと、前記第３の位相φＳが立ち下がるとき、前記サンプリングキャパシタをＶinに充電するステップと、前記電圧ＶAが前記Ｖinを超えるとき、前記第１のスイッチを開くステップと、前記第２の位相φ２が立ち上がるとき、前記少なくとも１つのサンプリングキャパシタの電荷を仮想接地及び前記ＡＤＣの増幅器に供給するステップとを備える方法を含む。
【００１０】
本明細書で説明される特徴及び利点は、包括的なものではなく、特に、多くの追加の特徴及び利点が、図面、明細書、特許請求の範囲の観点から当業者に明らかであろう。さらに、本命最初で使用される言葉は、主として可読的及び教授的な目的で選択されており、本発明の主題の範囲を限定しないことに留意すべきである。
【図面の簡単な説明】
【００１１】
【図１】従来のコンパレータベースのスイッチトキャパシタ回路を示す図である。
【図２】本発明の一実施形態に従って構成されたコンパレータベースのバッファを示す図である。
【図３】本発明の一実施形態に従って構成された出力訂正システムの粗い（ｃｏａｒｓｅ）及び細かい（ｆｉｎｅ）電荷移動位相を示すグラフである。
【図４】本発明の一実施形態に従って構成されたコンパレータの回路図である。
【図５】本発明の一実施形態に従って構成された過渡シミュレーション結果を示すグラフである。
【図６】本発明の一実施形態に従って構成されたスイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法のフローチャートである。
【発明を実施するための形態】
【００１２】
以下の詳細な説明は、添付の図面を参照して、特許請求の範囲として現在請求された発明の例示的な実施形態を提供する。本詳細な説明は、例示であり、本発明の範囲を限定しないことを意図している。実施形態は、当業者が本主題の発明を実施することができる程度に十分に詳細に説明されている。他の実施形態は、本主題の発明の概念又は範囲から逸脱せずに幾つかの変形を用いて実施することができる。図面は、必ずしも縮尺を示すわけではなく、強調は本発明の原理を例示するためのものである。
【００１３】
二重（ｄｕａｌ）オーバーシュート訂正を有するコンパレータベースのバッファは、スイッチトキャパシタの負荷を駆動する高利得増幅器の性能を改善する。本発明の効果は、シミュレーションによって実証される。
【００１４】
図２は、コンパレータベースのバッファ２００の実施形態を示す。そのクロックは、３つの位相φ１ ２０５、φ２ ２１０、φＳ ２１５を使用する。φ１が１であるとき（２３０）、これはＡＤＣ２７０のサンプリングキャパシタＣs２２５の入力端子に入力されるサンプリング位相となり、サンプリングキャパシタＣs２２５は、２８５で電圧ＶBのノードに接続される。φ２が１であるとき（２２０）、これはＡＤＣ２７０のサンプリングキャパシタＣs２２５の入力端子に入力される保持（ｈｏｌｄｉｎｇ）位相であり、サンプリングキャパシタＣs２２５はＡＤＣ２７０の増幅器２８０に接続される。短いパルス２３５を備えるφＳ ２１５は、φ１ ２０５と同期する。
【００１５】
φ２が１であるとき（２２０）、サンプリングキャパシタＣs２２５は放電され、グラウンドにリセットされる。
【００１６】
φ１が立ち上がり（２３０）、φＳが立ち上がるとき（２３５）、スイッチＳＷ3２９５は接地し、電圧ＶA２６０は短期間でリセットされ、コンパレータ２４０の出力は電流源２５０に接続されたスイッチＳＷ1２４５をターンオンする。このとき、抵抗ＲC２９０は、電圧ＶA２６０のノードと電圧ＶB２８５のノードとの間を接続する。
【００１７】
φＳが立ち下がるとき、スイッチＳＷ3２９５が開き、サンプリングキャパシタＣs２２５は入力電圧Ｖin２５５まで充電し始める。
【００１８】
この動作は、電圧ＶA２６０が入力電圧Ｖin２５５を超えたときに終了し、ＳＷ1２４５が開く。このとき、増幅器２６５（Ｖin２５５）の出力端子は、スイッチＳＷ2２７５を介してＡＤＣ２７０のサンプリングキャパシタＣs２２５の入力端子に直列接続され、オーバーシュート誤差を低減する。
【００１９】
最後に、φ２ ２１０が立ち上がるとき（２２０）、サンプリングキャパシタＣs２２５上の電荷は仮想接地に供給され、サンプリングキャパシタＣs２２５はＡＤＣ２７０の増幅器２８０と接続される。
【００２０】
電流源２５０は、抵抗ＲC２９０と抵抗ＲC２９０に電流を供給させる電源との間を接続する。スイッチＳＷ3２９５は、接地するか、又はＶinの最小値よりも低い電圧に接続する。
【００２１】
コンパレータベースのバッファ２００の他の実施形態では、電流源２５０は、抵抗ＲC２９０とグラウンドとの間を接続する。電流源２９０は、抵抗ＲC２９０からの電流を供給するためにシンク（ｓｉｎｋ）される。スイッチＳＷ3２９５は、電源電圧に接続するか、又はＶinの最大値よりも高い電圧に接続する。
【００２２】
実施形態は、細かい電荷移動のために短い時間のみを必要とし、従ってコンパレータ２４０は時間遅延と電力消費との間の適切なトレードオフによって最適化することができる。加えて、増幅器２８０とサンプリングキャパシタＣs２２５との間が直列接続されているため、訂正が正確となる。
【００２３】
実施形態は、抵抗ベースのオーバーシュート訂正の解決法を備える。ＶB２８５のオーバーシュートを低減するために、簡略化された訂正アプローチが用いられる。言及したように、他の周知のアプローチに関して、追加の参照電圧又はスイッチトキャパシタ回路が用いられる。これらの他のスキーマにおいて、誤差電圧は、細かい訂正位相における振幅要件を低減するために、コンパレータの入力オフセット電圧によってモデル化され、負の入力電圧によって部分的にキャンセルされる。本発明の実施形態において、抵抗ＲＣ２９０は、充電経路（ｃｈａｒｇｉｎｇ ｐａｔｈ）（図２）内に配置される。
【００２４】
図３は、出力訂正システムの粗い（ｃｏａｒｓｅ）３０５及び細かい（ｆｉｎｅ）３１０電荷移動位相に関して結果として生じる電圧を示すグラフ３００である。該グラフは、ＶA３１５、ＶB３２０、及びＣｏｍｐ３２５の値を示す。粗い位相の期間中、ＲC（図２、２９０）により、ＶA３１５とＶB３２０との間には一定の電位差ＶCR３３０がある。ＶCR＝ＲC・ＩSであり、コンパレータの遅延によって引き起こされるオーバーシュートを補償する。
【００２５】
ＲC＝ｔd／ＣSを選択することによって、ＶB３２０のオーバーシュートをキャンセルすることができる。ここで、ｔdは、コンパレータ（図２、２４０）の時間遅延である。ｔdはシミュレーションのみによって見積もることができ、信号依存であるため、実施形態に関して細かい訂正位相がいまだに必要とされることになるが、ＲCを挿入しない場合よりも細かい訂正位相を大幅に短くすることができる。
【００２６】
図４は、ＳＰＩＣＥクラスの回路シミュレータＳｐｅｃｔｒｅ（登録商標）を用いたシミュレーションにおいて用いられるコンパレータ回路の実施形態４００を提供する。Ｓｐｅｃｔｒｅ（登録商標）は、Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ，Ｉｎｃ．Ｃｏｒｐｏｒａｔｉｏｎ，Ｄｅｌａｗａｒｅの商標として登録されている。
【００２７】
図５は、実施形態に関する過渡シミュレーション結果を示すグラフである。図２の回路が、Ｓｐｅｃｔｒｅ（登録商標）を用いてシミュレーションされた。ＣS＝３、セトリングタイムは３３０ｎｓであり、ＩS＝９μＡが選択された。図４に示されるコンパレータが用いられた。シミュレーションは、この段に関して平均遅延ｔd＝２．１７を示した。スイッチＳＷ1（図２、２４５）のオン抵抗が１．４ｋΩであるため、ＲC＝５．５ｋΩが選択された。高利得増幅器の出力インピーダンスは、４０ｋΩとなるように想定された。ＶＤＤは１．２Ｖであった。該グラフは、訂正５０５がないＶBの過渡のシミュレーションとＲCによって提供される訂正５１０を有するＶBの過渡のシミュレーションを示す。粗い位相を経過後、訂正された出力はＶin５１５に非常に近づき、増幅器は、細かい訂正位相の期間中、小さな電圧変化を提供することのみを必要とする。しかしながら、訂正のないスキーマに関して、細かい位相は、オーバーシュート電圧を訂正するために十分に長い時間ではない。
【００２８】
図６は、スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法の実施形態のフローチャート６００である。本方法は、φ２＝１であるとき、サンプリングキャパシタＣSを放電するステップ６０５と、φ１及びφ２が立ち上がるとき、コンパレータの出力によってスイッチＳＷ1をターンオンするステップ６１０と、サンプリングキャパシタＣSをＶinに充電するステップ６１５と、ＶAがＶinを超えたとき、スイッチＳＷ1を開くステップ６２０と、φ２が立ち上がるとき、サンプリングキャパシタの電荷を仮想接地に供給するステップ６２５とを備える。
【００２９】
表１は、訂正ありの出力及び訂正なしの出力に関して様々な入力電圧を用いたシミュレーション結果を要約する。それらは、細かい位相の終わりで見られる。訂正回路の誤差は、訂正なしの回路の誤差よりも極めて小さい。
【００３０】
【表１】
【００３１】
本発明の実施形態の前述の説明は、例示及び説明の目的で提供されてきた。本発明の実施形態の説明は、包括的ではなく、又は開示された正確な形態に本発明を限定することを意図したものではない。本開示を考慮して多くの変更及び変化が可能である。この詳細な説明によってではなく、むしろ添付の特許請求の範囲によって限定される本発明の範囲を意図したものである。
【技術分野】
【０００１】
本発明は、二重（ｄｕａｌ）オーバーシュート訂正を用いるコンパレータベースのバッファに関し、スイッチトキャパシタの負荷を駆動する高利得増幅器の性能を改善するものである。
【背景技術】
【０００２】
一般的に、エレクトロニクスの小型化、電力消費の低減、及び高性能化を要求する製品がある。これらの要求は、デジタル−アナログ変換器及びアナログ−デジタル変換器に対してより小さく効率的な回路の必要性を増大する。特に、これは高性能及び高利得増幅器を含む。生物医学的応用は、一例であり、これに制限されない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
高利得増幅器は、大きなキャパシタの負荷を駆動することが困難である。高利得増幅器は、増大した帯域幅、高スルーレートを必要とし、従って大きな電力消費を必要とする。この問題に対処するための確立された方法がある一方で、それらの方法には欠点がある。複数の利得段を帯域幅要件の緩和のために用いることができる。代替的に、バッファ増幅器を挿入して、メイン増幅器の容量性負荷を減少することができる。しかしながら、両方法は、システムの電力消費を増大する。図１は、大きな定電流を要求する増幅器を小さな定電流を使用するコンパレータに置き換えた従来のコンパレータベースのスイッチトキャパシタ（ＣＢＳＣ）回路を示す。該回路は、コンパレータ１０５と、電流源１１０及び１１５と、スイッチ１２０及び１２５と、キャパシタ１３０とを含む。しかしながら、このアーキテクチャは、コンパレータの遅延によって引き起こされるオーバーシュート誤差に苦しむ。この誤差を訂正するために、追加の「細かい（ｆｉｎｅ）」位相が要求される。この位相の間、低電流源を用いて、遅延によって引き起こされた誤差を訂正する。これは、追加の回路を必要とする。
【０００４】
低電力消費及び簡素化された回路を有する高利得増幅器を用いて、大きなキャパシタの負荷を駆動するための技術が必要とされている。
【課題を解決するための手段】
【０００５】
本発明は、高利得増幅器をサンプリングキャパシタに接続するための代替のアプローチを提供する。実施形態は、コンパレータベースのバッファ及び抵抗ベースのオーバーシュート訂正を含む、簡略化された誤差訂正技術を使用する。
【０００６】
実施形態は、入力端子及び出力端子を備えるバッファと、前記入力端子に接続された第１の正の端子を備えるコンパレータと、前記コンパレータの第２の負の端子と前記出力端子との間の充電経路内の抵抗と、前記抵抗に電流を供給する電流源と、前記抵抗を介して前記第２の負の端子と前記出力端子との間を接続可能な第１のスイッチであって、前記コンパレータによって制御される第１のスイッチと、前記入力端子と前記出力端子との間を接続可能な第２のスイッチであって、前記第１のスイッチの逆位相で前記コンパレータによって制御される第２のスイッチと、前記第２の負の電圧をリセットする第３のスイッチとを備える。他の実施形態において、前記第３のスイッチは、前記第２の負の端子と所望の電圧との間を接続可能である。さらなる実施形態に関して、電流源は電源から前記抵抗に電流を供給させ、前記所望の電圧は、接地電圧か、又は前記入力端子の最小値よりも低い電圧のいずれかである。さらに他の実施形態において、電流源は、前記抵抗からグラウンドに前記電流を供給するようにシンクされ、前記所望の電圧は、電源電圧か、又は前記入力端子の最大値よりも高い電圧のいずれかである。さらに他の実施形態は、少なくとも、第１の位相と、第２の位相と、第３の位相とを有し、前記第３のスイッチ（ＳＷ３）は、前記第１の位相（φＳ＝Ｈ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始時）において前記第２の負の端子の電圧をリセットするためにターンオンされ、前記コンパレータは、前記第１のスイッチをターンオンし、前記第２のスイッチをターンオフし、前記第３のスイッチ（ＳＷ３）は、前記第２の位相（φＳ＝Ｌ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始後）においてターンオフされ、前記コンパレータは、前記第３の位相（φＳ＝Ｌ、φ１＝Ｈ、φ２＝Ｌ、細かい位相）において前記第１のスイッチをターンオフし、前記第２のスイッチをターンオンする。次の実施形態は、高利得バッファが形成されることによって前記バッファに接続された高利得増幅器をさらに備える。他の実施形態は、前記高利得バッファに接続されたアナログ−デジタル変換器（ＡＤＣ）をさらに備え、前記アナログ−デジタル変換器は、第１の段においてスイッチトキャパシタ回路を備える。
【０００７】
他の実施形態は、少なくとも、コンパレータと、電流源と、前記コンパレータの時間遅延のオーバーシュート値をキャンセルするためのスイッチ（ＳＷ１、ＳＷ２）と、充電経路内の抵抗とを備えるコンパレータベースのバッファを含み、前記抵抗は、前記オーバーシュートを補償するために、前記コンパレータの負の端子と正の端子との間の一定の電位差（ＶＣＲ＝ＲＣ＊ＩＳ）を生成する。追加の実施形態は、リセット位相（φＳ＝Ｈ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始時）と、粗いセトリング位相（φＳ＝Ｌ、φ１＝Ｈ、φ２＝Ｌ、粗い位相の開始後）と、細かいセトリング位相（φＳ＝Ｌ、φ１＝Ｌ、φ２＝Ｈ、細かい位相）とを有する。
【０００８】
さらに他の実施形態は、高利得増幅器の入力端子と、電流源と、コンパレータと、少なくとも第１のスイッチ、第２のスイッチ、及び充電経路内の抵抗と、サンプリングキャパシタを備えるアナログ−デジタル変換（ＡＤＣ）部とを備えるバッファ部を備えるスイッチトキャパシタの負荷を駆動するための高利得増幅器に関するシステムを含む。第２の位相（φ２）が立ち上がるとき、前記サンプリングキャパシタは放電され、第１の位相が立ち上がり且つ第３の位相が立ち上がるとき、グラウンドにリセットされ、電圧ＶAがリセットし、コンパレータの出力が前記電流源に接続された前記第１のスイッチをターンオンし、前記第３の位相が立ち下がるとき、前記サンプリングキャパシタは入力電圧Ｖinに充電し、前記電圧ＶAが前記入力電圧Ｖinを超えるとき、第１のスイッチが開いて前記高利得増幅器の出力端子が前記第２のスイッチを介して前記ＡＤＣの前記サンプリングキャパシタの入力端子に直列接続され、オーバーシュート誤差を低減し、前記第２の位相が立ち上がるとき、前記サンプリングキャパシタ上の電荷は、前記グラウンド及び前記ＡＤＣの増幅器に供給される。
【０００９】
さらなる実施形態は、スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法であって、第２の位相φ２が立ち上がるとき、少なくとも１つのサンプリングキャパシタを放電するステップと、電圧ＶAをリセットして、第１の位相φ１及び第３の位相φＳが立ち上がるとき、コンパレータの出力によって少なくとも第１のスイッチをターンオンするステップと、前記第３の位相φＳが立ち下がるとき、前記サンプリングキャパシタをＶinに充電するステップと、前記電圧ＶAが前記Ｖinを超えるとき、前記第１のスイッチを開くステップと、前記第２の位相φ２が立ち上がるとき、前記少なくとも１つのサンプリングキャパシタの電荷を仮想接地及び前記ＡＤＣの増幅器に供給するステップとを備える方法を含む。
【００１０】
本明細書で説明される特徴及び利点は、包括的なものではなく、特に、多くの追加の特徴及び利点が、図面、明細書、特許請求の範囲の観点から当業者に明らかであろう。さらに、本命最初で使用される言葉は、主として可読的及び教授的な目的で選択されており、本発明の主題の範囲を限定しないことに留意すべきである。
【図面の簡単な説明】
【００１１】
【図１】従来のコンパレータベースのスイッチトキャパシタ回路を示す図である。
【図２】本発明の一実施形態に従って構成されたコンパレータベースのバッファを示す図である。
【図３】本発明の一実施形態に従って構成された出力訂正システムの粗い（ｃｏａｒｓｅ）及び細かい（ｆｉｎｅ）電荷移動位相を示すグラフである。
【図４】本発明の一実施形態に従って構成されたコンパレータの回路図である。
【図５】本発明の一実施形態に従って構成された過渡シミュレーション結果を示すグラフである。
【図６】本発明の一実施形態に従って構成されたスイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法のフローチャートである。
【発明を実施するための形態】
【００１２】
以下の詳細な説明は、添付の図面を参照して、特許請求の範囲として現在請求された発明の例示的な実施形態を提供する。本詳細な説明は、例示であり、本発明の範囲を限定しないことを意図している。実施形態は、当業者が本主題の発明を実施することができる程度に十分に詳細に説明されている。他の実施形態は、本主題の発明の概念又は範囲から逸脱せずに幾つかの変形を用いて実施することができる。図面は、必ずしも縮尺を示すわけではなく、強調は本発明の原理を例示するためのものである。
【００１３】
二重（ｄｕａｌ）オーバーシュート訂正を有するコンパレータベースのバッファは、スイッチトキャパシタの負荷を駆動する高利得増幅器の性能を改善する。本発明の効果は、シミュレーションによって実証される。
【００１４】
図２は、コンパレータベースのバッファ２００の実施形態を示す。そのクロックは、３つの位相φ１ ２０５、φ２ ２１０、φＳ ２１５を使用する。φ１が１であるとき（２３０）、これはＡＤＣ２７０のサンプリングキャパシタＣs２２５の入力端子に入力されるサンプリング位相となり、サンプリングキャパシタＣs２２５は、２８５で電圧ＶBのノードに接続される。φ２が１であるとき（２２０）、これはＡＤＣ２７０のサンプリングキャパシタＣs２２５の入力端子に入力される保持（ｈｏｌｄｉｎｇ）位相であり、サンプリングキャパシタＣs２２５はＡＤＣ２７０の増幅器２８０に接続される。短いパルス２３５を備えるφＳ ２１５は、φ１ ２０５と同期する。
【００１５】
φ２が１であるとき（２２０）、サンプリングキャパシタＣs２２５は放電され、グラウンドにリセットされる。
【００１６】
φ１が立ち上がり（２３０）、φＳが立ち上がるとき（２３５）、スイッチＳＷ3２９５は接地し、電圧ＶA２６０は短期間でリセットされ、コンパレータ２４０の出力は電流源２５０に接続されたスイッチＳＷ1２４５をターンオンする。このとき、抵抗ＲC２９０は、電圧ＶA２６０のノードと電圧ＶB２８５のノードとの間を接続する。
【００１７】
φＳが立ち下がるとき、スイッチＳＷ3２９５が開き、サンプリングキャパシタＣs２２５は入力電圧Ｖin２５５まで充電し始める。
【００１８】
この動作は、電圧ＶA２６０が入力電圧Ｖin２５５を超えたときに終了し、ＳＷ1２４５が開く。このとき、増幅器２６５（Ｖin２５５）の出力端子は、スイッチＳＷ2２７５を介してＡＤＣ２７０のサンプリングキャパシタＣs２２５の入力端子に直列接続され、オーバーシュート誤差を低減する。
【００１９】
最後に、φ２ ２１０が立ち上がるとき（２２０）、サンプリングキャパシタＣs２２５上の電荷は仮想接地に供給され、サンプリングキャパシタＣs２２５はＡＤＣ２７０の増幅器２８０と接続される。
【００２０】
電流源２５０は、抵抗ＲC２９０と抵抗ＲC２９０に電流を供給させる電源との間を接続する。スイッチＳＷ3２９５は、接地するか、又はＶinの最小値よりも低い電圧に接続する。
【００２１】
コンパレータベースのバッファ２００の他の実施形態では、電流源２５０は、抵抗ＲC２９０とグラウンドとの間を接続する。電流源２９０は、抵抗ＲC２９０からの電流を供給するためにシンク（ｓｉｎｋ）される。スイッチＳＷ3２９５は、電源電圧に接続するか、又はＶinの最大値よりも高い電圧に接続する。
【００２２】
実施形態は、細かい電荷移動のために短い時間のみを必要とし、従ってコンパレータ２４０は時間遅延と電力消費との間の適切なトレードオフによって最適化することができる。加えて、増幅器２８０とサンプリングキャパシタＣs２２５との間が直列接続されているため、訂正が正確となる。
【００２３】
実施形態は、抵抗ベースのオーバーシュート訂正の解決法を備える。ＶB２８５のオーバーシュートを低減するために、簡略化された訂正アプローチが用いられる。言及したように、他の周知のアプローチに関して、追加の参照電圧又はスイッチトキャパシタ回路が用いられる。これらの他のスキーマにおいて、誤差電圧は、細かい訂正位相における振幅要件を低減するために、コンパレータの入力オフセット電圧によってモデル化され、負の入力電圧によって部分的にキャンセルされる。本発明の実施形態において、抵抗ＲＣ２９０は、充電経路（ｃｈａｒｇｉｎｇ ｐａｔｈ）（図２）内に配置される。
【００２４】
図３は、出力訂正システムの粗い（ｃｏａｒｓｅ）３０５及び細かい（ｆｉｎｅ）３１０電荷移動位相に関して結果として生じる電圧を示すグラフ３００である。該グラフは、ＶA３１５、ＶB３２０、及びＣｏｍｐ３２５の値を示す。粗い位相の期間中、ＲC（図２、２９０）により、ＶA３１５とＶB３２０との間には一定の電位差ＶCR３３０がある。ＶCR＝ＲC・ＩSであり、コンパレータの遅延によって引き起こされるオーバーシュートを補償する。
【００２５】
ＲC＝ｔd／ＣSを選択することによって、ＶB３２０のオーバーシュートをキャンセルすることができる。ここで、ｔdは、コンパレータ（図２、２４０）の時間遅延である。ｔdはシミュレーションのみによって見積もることができ、信号依存であるため、実施形態に関して細かい訂正位相がいまだに必要とされることになるが、ＲCを挿入しない場合よりも細かい訂正位相を大幅に短くすることができる。
【００２６】
図４は、ＳＰＩＣＥクラスの回路シミュレータＳｐｅｃｔｒｅ（登録商標）を用いたシミュレーションにおいて用いられるコンパレータ回路の実施形態４００を提供する。Ｓｐｅｃｔｒｅ（登録商標）は、Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ，Ｉｎｃ．Ｃｏｒｐｏｒａｔｉｏｎ，Ｄｅｌａｗａｒｅの商標として登録されている。
【００２７】
図５は、実施形態に関する過渡シミュレーション結果を示すグラフである。図２の回路が、Ｓｐｅｃｔｒｅ（登録商標）を用いてシミュレーションされた。ＣS＝３、セトリングタイムは３３０ｎｓであり、ＩS＝９μＡが選択された。図４に示されるコンパレータが用いられた。シミュレーションは、この段に関して平均遅延ｔd＝２．１７を示した。スイッチＳＷ1（図２、２４５）のオン抵抗が１．４ｋΩであるため、ＲC＝５．５ｋΩが選択された。高利得増幅器の出力インピーダンスは、４０ｋΩとなるように想定された。ＶＤＤは１．２Ｖであった。該グラフは、訂正５０５がないＶBの過渡のシミュレーションとＲCによって提供される訂正５１０を有するＶBの過渡のシミュレーションを示す。粗い位相を経過後、訂正された出力はＶin５１５に非常に近づき、増幅器は、細かい訂正位相の期間中、小さな電圧変化を提供することのみを必要とする。しかしながら、訂正のないスキーマに関して、細かい位相は、オーバーシュート電圧を訂正するために十分に長い時間ではない。
【００２８】
図６は、スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法の実施形態のフローチャート６００である。本方法は、φ２＝１であるとき、サンプリングキャパシタＣSを放電するステップ６０５と、φ１及びφ２が立ち上がるとき、コンパレータの出力によってスイッチＳＷ1をターンオンするステップ６１０と、サンプリングキャパシタＣSをＶinに充電するステップ６１５と、ＶAがＶinを超えたとき、スイッチＳＷ1を開くステップ６２０と、φ２が立ち上がるとき、サンプリングキャパシタの電荷を仮想接地に供給するステップ６２５とを備える。
【００２９】
表１は、訂正ありの出力及び訂正なしの出力に関して様々な入力電圧を用いたシミュレーション結果を要約する。それらは、細かい位相の終わりで見られる。訂正回路の誤差は、訂正なしの回路の誤差よりも極めて小さい。
【００３０】
【表１】
【００３１】
本発明の実施形態の前述の説明は、例示及び説明の目的で提供されてきた。本発明の実施形態の説明は、包括的ではなく、又は開示された正確な形態に本発明を限定することを意図したものではない。本開示を考慮して多くの変更及び変化が可能である。この詳細な説明によってではなく、むしろ添付の特許請求の範囲によって限定される本発明の範囲を意図したものである。
【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
前記入力端子に接続された第１の正の端子を備えたコンパレータと、
前記コンパレータの第２の負の端子と前記出力端子との間の充電経路内の抵抗と、
電流を前記抵抗に供給する電流源と、
前記抵抗を介して、前記第２の負の端子と前記出力端子との間を接続可能な第１のスイッチであって、前記第１のスイッチは、前記コンパレータによって制御される、第１のスイッチと、
前記入力端子と前記出力端子との間を接続可能な第２のスイッチであって、前記第１のスイッチの逆位相の前記第２のスイッチは、前記コンパレータによって制御される、第２のスイッチと、
前記第２の負の端子の電圧をリセットする第３のスイッチと
を備えることを特徴とするバッファ。
【請求項２】
前記第３のスイッチは、前記第２の負の端子と所望の電圧との間を接続可能であることを特徴とする請求項１に記載のバッファ。
【請求項３】
前記電流源は、電源から前記抵抗に前記電流を供給させ、
前記所望の電圧は、接地電圧又は前記入力端子の最小値よりも低い電圧のうちの１つであることを特徴とする請求項１に記載のバッファ。
【請求項４】
前記電流源は、前記抵抗からグラウンドに前記電流を供給するためにシンクされ、
前記所望の電圧は、電源電圧、又は前記入力端子の最大値よりも高い電圧であることを特徴とする請求項２に記載のバッファ。
【請求項５】
少なくとも、第１の位相、第２の位相、及び第３の位相を有し、
前記第３のスイッチは、前記第１の位相において前記第２の負の端子の電圧をリセットするためにターンオンされ、前記コンパレータは、前記第１のスイッチをターンオンし、前記第２のスイッチをターンオフし、
前記第３のスイッチは、前記第２の位相においてターンオフされ、
前記コンパレータは、前記第３の位相において前記第１のスイッチをターンオフし、前記第２のスイッチをターンオンすることを特徴とする請求項１に記載のバッファ。
【請求項６】
高利得バッファが形成されることにより前記バッファと接続される高利得増幅器をさらに備えることを特徴とする請求項１に記載のバッファ。
【請求項７】
前記高利得バッファに接続されたアナログ−デジタル変換器（ＡＣＤ）をさらに備え、
前記アナログ−デジタル変換器は、第１の段にスイッチトキャパシタ回路を備えることを特徴とする請求項６に記載のバッファ。
【請求項８】
少なくともコンパレータと、
前記コンパレータの時間遅延のオーバーシュートの値をキャンセルするスイッチと、
充電経路内の抵抗であって、前記抵抗は、前記オーバーシュートを補償するために、前記コンパレータの負の端子と前記コンパレータの出力端子との間に一定の電位差を生成することを特徴とするコンパレータベースのバッファ。
【請求項９】
リセット位相と、
粗いセトリング位相と、
細かいセトリング位相と
を備えることを特徴とする請求項８に記載のコンパレータベースのバッファ。
【請求項１０】
スイッチトキャパシタの負荷を駆動するための高利得増幅器に関するシステムであって、
高利得増幅器の入力と、
電流源と、
コンパレータと、
少なくとも第１のスイッチ、第２のスイッチ、及び充電経路内の抵抗と
を備えるバッファ部と、
サンプリングキャパシタを備えるアナログ−デジタル変換（ＡＤＣ）部とを備え、
第２の位相が立ち上がるとき、前記サンプリングキャパシタは放電され、第１の位相が立ち上がり且つ第３の位相が立ち上がるとき、前記サンプリングキャパシタはグラウンドにリセットし、電圧ＶAはリセットし、前記サンプリングキャパシタの出力端子は前記電流源に接続された前記第１のスイッチをターンオンし、
前記第３の位相が立ち下がるとき、前記サンプリングキャパシタは、入力電圧Ｖinに充電し、
前記電圧ＶAが前記入力電圧Ｖinを超えるとき、前記第１のスイッチが開いて前記高利得増幅器の出力端子が、前記第２のスイッチを介して、前記ＡＤＣの前記サンプリングキャパシタの入力端子に直列接続されて、オーバーシュート誤差を低減し、
前記第２の位相が立ち上がるとき、前記サンプリングキャパシタの電荷は、前記グラウンド及び前記ＡＤＣの増幅器に供給されることを特徴とするシステム。
【請求項１１】
スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法であって、
第２の位相φ２が立ち上がるとき、少なくとも１つのサンプリングキャパシタを放電するステップと、
電圧ＶAをリセットし、第１の位相φ１及び第３の位相φＳが立ち上がるとき、コンパレータの出力によって少なくとも第１のスイッチをターンオンするステップと、
前記第３の位相φＳが立ち下がるとき、前記サンプリングキャパシタを電圧Ｖinに充電するステップと、
前記電圧ＶAが前記電圧Ｖinを超えるとき、前記第１のスイッチを開くステップと、
前記第２の位相φ２が立ち上がるとき、少なくとも１つの前記サンプリングキャパシタの電荷を仮想接地及び前記ＡＤＣの増幅器に供給するステップと
を備えることを特徴とする方法。
【請求項１】
入力端子と、
出力端子と、
前記入力端子に接続された第１の正の端子を備えたコンパレータと、
前記コンパレータの第２の負の端子と前記出力端子との間の充電経路内の抵抗と、
電流を前記抵抗に供給する電流源と、
前記抵抗を介して、前記第２の負の端子と前記出力端子との間を接続可能な第１のスイッチであって、前記第１のスイッチは、前記コンパレータによって制御される、第１のスイッチと、
前記入力端子と前記出力端子との間を接続可能な第２のスイッチであって、前記第１のスイッチの逆位相の前記第２のスイッチは、前記コンパレータによって制御される、第２のスイッチと、
前記第２の負の端子の電圧をリセットする第３のスイッチと
を備えることを特徴とするバッファ。
【請求項２】
前記第３のスイッチは、前記第２の負の端子と所望の電圧との間を接続可能であることを特徴とする請求項１に記載のバッファ。
【請求項３】
前記電流源は、電源から前記抵抗に前記電流を供給させ、
前記所望の電圧は、接地電圧又は前記入力端子の最小値よりも低い電圧のうちの１つであることを特徴とする請求項１に記載のバッファ。
【請求項４】
前記電流源は、前記抵抗からグラウンドに前記電流を供給するためにシンクされ、
前記所望の電圧は、電源電圧、又は前記入力端子の最大値よりも高い電圧であることを特徴とする請求項２に記載のバッファ。
【請求項５】
少なくとも、第１の位相、第２の位相、及び第３の位相を有し、
前記第３のスイッチは、前記第１の位相において前記第２の負の端子の電圧をリセットするためにターンオンされ、前記コンパレータは、前記第１のスイッチをターンオンし、前記第２のスイッチをターンオフし、
前記第３のスイッチは、前記第２の位相においてターンオフされ、
前記コンパレータは、前記第３の位相において前記第１のスイッチをターンオフし、前記第２のスイッチをターンオンすることを特徴とする請求項１に記載のバッファ。
【請求項６】
高利得バッファが形成されることにより前記バッファと接続される高利得増幅器をさらに備えることを特徴とする請求項１に記載のバッファ。
【請求項７】
前記高利得バッファに接続されたアナログ−デジタル変換器（ＡＣＤ）をさらに備え、
前記アナログ−デジタル変換器は、第１の段にスイッチトキャパシタ回路を備えることを特徴とする請求項６に記載のバッファ。
【請求項８】
少なくともコンパレータと、
前記コンパレータの時間遅延のオーバーシュートの値をキャンセルするスイッチと、
充電経路内の抵抗であって、前記抵抗は、前記オーバーシュートを補償するために、前記コンパレータの負の端子と前記コンパレータの出力端子との間に一定の電位差を生成することを特徴とするコンパレータベースのバッファ。
【請求項９】
リセット位相と、
粗いセトリング位相と、
細かいセトリング位相と
を備えることを特徴とする請求項８に記載のコンパレータベースのバッファ。
【請求項１０】
スイッチトキャパシタの負荷を駆動するための高利得増幅器に関するシステムであって、
高利得増幅器の入力と、
電流源と、
コンパレータと、
少なくとも第１のスイッチ、第２のスイッチ、及び充電経路内の抵抗と
を備えるバッファ部と、
サンプリングキャパシタを備えるアナログ−デジタル変換（ＡＤＣ）部とを備え、
第２の位相が立ち上がるとき、前記サンプリングキャパシタは放電され、第１の位相が立ち上がり且つ第３の位相が立ち上がるとき、前記サンプリングキャパシタはグラウンドにリセットし、電圧ＶAはリセットし、前記サンプリングキャパシタの出力端子は前記電流源に接続された前記第１のスイッチをターンオンし、
前記第３の位相が立ち下がるとき、前記サンプリングキャパシタは、入力電圧Ｖinに充電し、
前記電圧ＶAが前記入力電圧Ｖinを超えるとき、前記第１のスイッチが開いて前記高利得増幅器の出力端子が、前記第２のスイッチを介して、前記ＡＤＣの前記サンプリングキャパシタの入力端子に直列接続されて、オーバーシュート誤差を低減し、
前記第２の位相が立ち上がるとき、前記サンプリングキャパシタの電荷は、前記グラウンド及び前記ＡＤＣの増幅器に供給されることを特徴とするシステム。
【請求項１１】
スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法であって、
第２の位相φ２が立ち上がるとき、少なくとも１つのサンプリングキャパシタを放電するステップと、
電圧ＶAをリセットし、第１の位相φ１及び第３の位相φＳが立ち上がるとき、コンパレータの出力によって少なくとも第１のスイッチをターンオンするステップと、
前記第３の位相φＳが立ち下がるとき、前記サンプリングキャパシタを電圧Ｖinに充電するステップと、
前記電圧ＶAが前記電圧Ｖinを超えるとき、前記第１のスイッチを開くステップと、
前記第２の位相φ２が立ち上がるとき、少なくとも１つの前記サンプリングキャパシタの電荷を仮想接地及び前記ＡＤＣの増幅器に供給するステップと
を備えることを特徴とする方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１９５２３（Ｐ２０１２−１９５２３Ａ）
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願番号】特願２０１１−１５２０１７（Ｐ２０１１−１５２０１７）
【出願日】平成２３年７月８日（２０１１．７．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願日】平成２３年７月８日（２０１１．７．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]