【課題】スタートアップ時などに、演算増幅回路の出力電圧が、駆動能力の高い側とは反対方向に大きくずれた場合においても、出力段の定電流源に制限されることなく、所定電圧へのセットリングを加速することが可能な定電圧バッファ回路を提供すること。
【解決手段】基準電圧（Ｖｒｅｆ）をバッファし、一定電圧の出力電圧（Ｖｏｕｔ）を供給する定電圧バッファ回路であって、出力電圧と基準電圧とを取得する差動増幅器（１）と、差動増幅器（１）の出力信号に応じて制御されるＰ型駆動の出力手段（２）と、出力電圧が基準電圧よりも大きいことを検出する検出手段（Ｍ１１）と、検出手段（Ｍ１１）において、出力電圧が基準電圧に対して大きいことが検出された場合には、出力ノードから電流を引き出すように電流を制御する電流制御手段（３）とを有する定電圧バッファ回路。 （もっと読む）

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。 （もっと読む）

【課題】 動作が制限されることのない増幅回路を提供する。
【解決手段】 増幅回路１において、初段増幅回路１０は、反転入力端子４１に入力される入力信号６１と、非反転入力端子４２に入力される入力信号６２とを増幅して初段増幅信号を出力する。第５トランジスタのコレクタ電流は、正電源の電位と第１コレクタ抵抗の抵抗値とに基づいて決定される。第６トランジスタのコレクタ電流は、負電源の電位と第２コレクタ抵抗の抵抗値とに基づいて決定される。このため、従来の差動増幅回路に比べて、第５トランジスタ及び第６トランジスタのコレクタ電流の上限値が大幅に緩和される。第５トランジスタ及び第６トランジスタのコレクタ電流が第１入力信号及び第２入力信号に応じて変化するときに、各コレクタ電流の波形が歪むことを防止できる。 （もっと読む）

【課題】より十分な出力電流を流せる出力回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１２のドレイン電流が大きい場合、ＰＭＯＳトランジスタ１３は非飽和領域で動作する。このときＮＭＯＳトランジスタ１４及び１７のゲート電圧は電源端子電圧付近まで上昇している。このため、ＮＭＯＳトランジスタ１７のゲート・ソース間電圧は大きくなり、十分な出力電流が流れる。 （もっと読む）

【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。 （もっと読む）

【課題】従来回路に比して極力少ない回路素子の追加によって入力換算雑音電圧を増加させることなく、従来回路同様の回路安定性を保持したまま、スルーレートの増大を図る。
【解決手段】入力電圧が低電位から高電位に遷移する際、及び、高電位から低電位に遷移する際にのみ、一時的に位相補償用コンデンサ６１に電流を追加供給可能とした電流供給回路１００Ａ，１００Ｂ，１００Ｃが設けられ、回路動作の安定性を損なうことなく、スルーレートの増大が可能となっている。 （もっと読む）

【課題】全ての位相補償容量に対して充放電の加速電流を供給することでスルーレートを増大させた演算増幅器を提供する。
【解決手段】ゲートが正転入力端子ＩＮ＋に接続されたトランジスタ１１ａ、ゲートが反転入力端子ＩＮ−に接続されたトランジスタ１１ｂ、トランジスタ１１ａ，１１ｂのソースに共通接続された電流源ＣＳ１、及びトランジスタ１１ａ、１１ｂのドレインに接続された負荷を有する第１の差動回路１１と、該第１の差動回路１１の正転出力信号を増幅する１又は２段以上縦続接続された増幅器１２１〜１２ｎと、増幅器１２１〜１２ｎの入力側と出力端子ＯＵＴの間に接続された位相補償容量ＣＣ１〜ＣＣｎとを備えた演算増幅器において、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ-の電圧よりもＶdif1より高くなると位相補償容量ＣＣ１〜ＣＣｎに対し放電電流を追加し、Ｖdif３より低くなると充電電流を追加する電流制御部１３を備えた。 （もっと読む）

【課題】単一のスイッチング素子でインンダクタンス素子をスイッチングすることにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いたプッシュプルの増幅器よりも高周波且つ大電力の増幅が可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供する。
【解決手段】スイッチング回路３３ａは、炭化珪素（ＳｉＣ）を半導体材料とするｎ個のトランジスタ（ＦＥＴ）Ｍ１，Ｍ２，・・ＭｎのゲートをコイルＬ１を介して縦続接続する入力側伝送線路と、各トランジスタＭ１，Ｍ２，・・ＭｎのドレインをコイルＬ２を介して縦続接続する出力側伝送線路とを備える。入力端３３１から与えられて入力側伝送線路を伝播するＰＷＭ信号によってトランジスタＭｍ（ｍは１からｎまでの整数）を順次オンさせ、トランジスタＭｍのドレインに流入する電流と、出力側伝送線路を出力端３３２の方向に伝播する電流とを加算する。 （もっと読む）

【課題】スルーレートを適切に調整可能なバッファ回路を提供する。
【解決手段】
ＣＭＯＳ出力バッファ回路は、バッファ回路Ｂｕｆｆｅｒ［１］〜［４］を備えている。各バッファ回路は、電源電圧端子又は接地端子と出力端子との間にトランジスタＰＯ及びＮＯを有している。各バッファ回路中の複数個のトランジスタＰＯ及びＮＯは、外部からの制御信号に従い選択的に動作可能な状態とされる。各バッファ回路中の３個のトランジスタＰＯは、所定のサイズ比を有するように形成されている。 （もっと読む）

【課題】メンテナンス時期を予知することができるインピーダンス整合装置を提供する。
【解決手段】可変インピーダンス素子３ａ、３ｂと、モータ７ａ，７ｂを駆動源として可変インピーダンス素子の操作軸を操作する操作機構と、操作軸の目標位置を設定する目標位置設定部９と、検出された操作軸の位置を設定された目標位置に一致させるようにモータを制御するモータ制御部１８と、操作軸の目標位置と現在位置との間に存在する残留偏差が許容値を超えたときに異常判定を行う異常判定部１２とを備える。異常判定回数が設定された判定値未満である間は残留偏差の許容値を初期許容値とするとともにモータの出力トルクを初期トルクとし、異常判定回数が判定値に達した後は、残留偏差の許容値を初期許容値よりも大きい異常検出後許容値に切り替えるとともに、モータの出力トルクを初期トルクよりも大きい異常検出後トルクとする。 （もっと読む）

【課題】特許文献１の電気増幅回路は、ゲインが中程度で、NFB回路もなかった。
【解決手段】コンデンサをFETのソースとバイポーラトランジスタのベースとの間に接続し、さらにNチャンネル、PチャンネルのFETのソース間に抵抗を接続し、さらに出力段から抵抗を介してFETのソースにNFBをかけることで、ゲインが非常に大きくでき（現在２０００倍（６６ｄb）を実証済であるが、今後さらに大きくできる可能性がある。）、電気増幅回路としての特性も向上させることができる。 （もっと読む）

【課題】必要とするキャパシタの数を削減し、且つ電源電圧が低下しても基準電圧回路から出力する基準電圧の変動を防止できるようにする。
【解決手段】電源投入時に定電流回路１０に起動電流を供給するキャパシタＣ１と、該キャパシタＣ１に流れる起動電流を入力しそのミラー電流が出力するカレントミラー回路（ＭＮ３１，ＭＮ３２）とを設ける。そして、該カレントミラー回路の出力電流を基準電圧回路２０に起動電流として供給する。 （もっと読む）

【課題】広帯域な包絡線信号を高効率に増幅することができる電源回路を提供する。
【解決手段】電源回路１０２の入力信号を増幅する線形増幅器９と、線形増幅器９の出力端子に一端が接続され他端が電源回路１０２の出力に接続された抵抗１０と、抵抗１０によって生じる電圧を入力するヒステリシスコンパレータ６と、ヒステリシスコンパレータ６が生成した信号を入力する第１のデジタルアンプ２と、電源回路１０２の入力信号または線形増幅器９の出力信号を入力し、所定の倍率に増幅して出力する増幅器３３と、三角波を生成する三角波生成手段１３と、増幅器３３と三角波生成手段１３からの信号を比較するコンパレータ３２と、コンパレータ３２の出力信号を増幅して出力する第２のデジタルアンプ７と、で構成された電源回路１０２において、第２のデジタルアンプ７の出力を第１のデジタルアンプ２の電源として供給することで線形増幅器９を高効率動作させる。 （もっと読む）

【課題】アイドリング電流以上の電流を出力することができる電圧振幅回路を提供する。
【解決手段】ローサイドスイッチ素子Ｑ１とハイサイドスイッチ素子Ｑ２を備え、電圧を振幅させて電流を出力する電圧振幅回路であって、前記ローサイドスイッチ素子の制御端子にのみ駆動電源Ｖ_Ｇ１を接続し、前記ローサイドスイッチ素子の入力端子と前記ハイサイドスイッチ素子の制御端子とを接続するとともに、前記ローサイドスイッチ素子の入力端子と前記ハイサイドスイッチ素子の出力端子間にダイオードＤ１を接続し、このダイオードのアノードを負荷Ｒｏ，Ｃｏ及び前記ハイサイドスイッチ素子の出力端子に接続し、このダイオードのカソードを前記ローサイドスイッチ素子の入力端子に接続してある電圧振幅回路。 （もっと読む）

【課題】 各電力増幅器の特性間の合致に対する制約が小さく、並列数の増減などに容易に対応し得る電力増幅器並列システムを提供する。
【解決手段】 本発明の電力増幅器並列システムは、増幅対象の電圧信号と、電圧フィードバック信号とを入力し、位相補償を行いつつ増幅する電圧制御部と、電圧制御部から出力された電圧信号を入力信号として電力増幅する、電流出力のディジタル電力増幅器でなる、複数の電圧制御電流源と、各電圧制御電流源からの出力電流を１つの節点で合成して負荷に電力を供給する電流合成部と、この節点の電圧を所定の帰還率で電圧制御部にフィードバックする電圧フィードバック部とを備える。電圧制御電流源の中に、動作電源として、エコエネルギー源による電源を動作電源とするものも混在させることが好ましい。 （もっと読む）

【課題】ＦＥＴ増幅素子のスイッチング速度をより高速化したＦＥＴ増幅回路を実現する。
【解決手段】ＦＥＴ増幅回路１０は、バイアス急昇圧回路６と、バイアス急降圧回路７と、を備える。バイアス急昇圧回路６は、ＦＥＴ増幅素子１のゲート側に接続されたバイアス抵抗２の端子と所定の電源Ｖｃｃとの間に直列に接続されたキャパシタ６２と、スイッチングＦＥＴ６１と、を含み、制御信号Ｓ_ＣＴＲがオンのときにスイッチングＦＥＴ６１がオンし、これにより所定の電源Ｖｃｃからバイアス抵抗２に過渡電流を流してＦＥＴ増幅素子１のゲートソース間のバイアス電圧を急激に昇圧させる。また、バイアス急降圧回路７は、バイアス抵抗２に並列に接続されたスイッチングＦＥＴ７１を含み、制御信号Ｓ_ＣＴＲがオフのときにスイッチングＦＥＴ７１がオンし、これによりＦＥＴ増幅素子１のゲートソース間のバイアス電圧を急激に降圧させる。 （もっと読む）

【課題】入力差動電圧が所定値を超えるとき、スルーレートを加速させてパルス応答速度をさらに高速化させる。
【解決手段】正転入力端子ＩＮ＋および反転入力端子ＩＮ−に接続された差動入力回路（Ｑ１，Ｑ２，Ｉ１〜Ｉ３）と、該差動入力回路の正転入力端子と反転入力端子に入力する入力差動電圧の極性と大きさに応じた電流の吐き出し／吸い込みを行う出力回路（Ｑ３〜Ｑ６，Ｒ１，Ｒ２，Ｖ１）と、該出力回路の電流吐き出し／電流吸い込みに応じて充電／放電が行われるコンデンサＣｃとを備える。これに、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧より所定値以上高くなると、コンデンサＣｃに対して追加の吐き出し電流を供給する吐き出し電流追加回路（ＱＡ２，ＱＡ３，ＱＡ５，ＱＡ７）と、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧より所定値以上低くなると、コンデンサＣｃに対して追加の吸い込み電流を供給する吸い込み電流追加回路（ＱＡ１，ＱＡ４，ＱＡ６，ＱＡ８）とを設ける。 （もっと読む）

【課題】必要なＳ／Ｎを保持したまま十分に幅広いゲイン調整を行うことができるＤ級アンプを提供する。
【解決手段】デジタル信号処理回路１と、デジタル信号処理回路１の出力に接続されるＤ級出力段２と、Ｄ級出力段２から出力される信号を平滑する出力フィルタ４と、Ｄ級出力段２に接続されるアナログゲイン調整回路３とを備え、アナログゲイン調整回路３からＤ級出力段２に供給する電流量を調整することにより、Ｄ級出力段２のＤ級増幅ゲインを調整する。 （もっと読む）

【課題】出力段のアイドリング電流の増加を招くことなく、負荷電流能力の向上を図る。
【解決手段】
第１のトランジスタ１と第１０のトランジスタ１０のベース電流を相殺するアイドルベース電流キャンセル部１０２において、第６及び第７のトランジスタ６，７より構成されたプッシュプル出力段１０６の第７のトランジスタ７にシンク電流が流れる際に余剰電流となる第１０のトランジスタ１０のコレクタ電流が、補充電流供給部１０４の作用により第７のトランジスタ７のベースに供給されて、出力電流能力の向上が図られるものとなっている。 （もっと読む）

【課題】ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な差動演算増幅器を提供する。
【解決手段】差動トランジスタ対１０の一方の出力信号を正極性側の電流電圧変換回路２０を介して制御端子で受ける正極性側の出力トランジスタ５０、６０を設け、差動トランジスタ対１０の他方の出力信号を負極性側の電流電圧変換回路３０を介して制御端子で受ける負極性側の出力トランジスタ７０，８０を設ける。出力トランジスタ５０，７０はＡ級増幅動作域で動作し、出力トランジスタ６０，８０はＢ級増幅動作域で動作する。 （もっと読む）