【課題】デジタル信号の出力に起因するキックバック雑音の不定期な発生による、別回路のＡ／Ｄ変換処理への悪影響を回避し、アナログ信号・デジタル信号兼用の入出力端子を実現する。
【解決手段】デジタル信号の出力において、デジタル信号出力ポートの状態遷移を監視する回路を設ける。該回路がデジタル信号の出力においてデジタル信号出力ポートの状態遷移を検出した時、別回路で処理していたＡ／Ｄ変換を中止し、再度該Ａ／Ｄ変換を最初からやり直すようにＡ／Ｄ変換器に命令する。該回路が全てのＡ／Ｄ変換処理の完了までデジタル信号出力ポートの監視を続けることにより、別回路で行われるデジタル信号の出力に依存せず、キックバック雑音の影響を受けないＡ／Ｄ変換が可能となる。この効果により、アナログ信号・デジタル信号兼用の入出力端子を実現可能となる。 （もっと読む）

【課題】ＡＤ変換部の動作周波数及びビット数を変更せずに、回路規模および消費電流の増大なく、デジタル出力の分解能を改善したＡＤ変換装置を提供すること。
【解決手段】ＡＤ変換装置は、基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、制御クロックの周期を１サイクルとして、基準クロックの周期毎に異なるシフト電圧を発生するシフト電圧発生部と、シフト電圧によってアナログ信号をオフセットするオフセット部と、オフセットされたアナログ信号を基準クロックの周期毎にＡＤ変換するＡＤ変換部と、制御クロックの周期毎にＡＤ変換部の出力を平均化する平均化部と、を備える。シフト電圧は、基準シフト値を基準として、平均化部の出力の最小分解能の値とシフト電圧の前記基準クロックの周期間のオフセット値との合計がＡＤ変換部の最小分解能の値となり、基準クロックの周期毎に異なる。 （もっと読む）

【課題】複数のＤＡ変換器のそれぞれの積分非直線性誤差の影響を抑えて高速動作できるとともに、ＳＦＤＲを拡大させることができるＤＡ変換装置を提供する。
【解決手段】デジタル信号源２で生成されたデジタルデータ及びクロック信号がＤＡ変換装置１に入力される。ＤＡ変換装置１は、データ選択用スイッチ１１と、複数のＤＡ変換器としての第１のＤＡ変換器１２及び第２のＤＡ変換器１３と、切替手段としてのアナログ信号切替用スイッチ１４と、分周器１５とを有している。各ＤＡ変換器１２，１３の積分非直線性誤差特性の非線形歪特性は、互いに逆の特性である。第１，２のＤＡ変換器１２，１３の積分非直線性誤差特性は、第１，２のＤＡ変換器１２，１３の両方の積分非直線性誤差を平均すると、ゼロに近づくような特性である。 （もっと読む）

【課題】デジタル処理の負担を少なくする。
【解決手段】出力データの上位側から１ビットずつ特定される対象ビット毎に、対象ビットの重みに応じたパルス幅またはパルス数のパターン信号を発生するパターン発生部と、パターン信号の発生毎に対象ビットの値を判定するための判定値に応じてパターン信号を積分し、パターン信号毎の積分値を累積した参照信号を出力する積分部と、各々のパターン信号の発生が終了する毎に、入力信号と参照信号とを比較する比較部と、各ビットの値を対応するパターン信号の発生が終了した後の比較結果に応じた値とした出力データを出力する出力部と、を備えるＡＤ変換装置を提供する。 （もっと読む）

【課題】変換対象であるアナログ信号の信号特性に応じた分解能でデジタル信号に変換でき、消費電力が削減できるアナログデジタル変換装置及びアナログデジタル変換方法を提供する。
【解決手段】入力信号Ｇ１の所定の特性を検出する信号特性検出部６と、信号特性検出部６により検出された信号特性に基づき分解能を設定し、該分解能のアナログデジタル変換に必要な動作のみを指示する制御信号Ｇ１０を生成し、出力する制御信号生成部７と、制御信号Ｇ１０に基づき動作を制限して、設定された分解能で入力信号をデジタル信号に変換するアナログデジタル変換ユニット４と、を備える。 （もっと読む）

【課題】ＡＤ変換部の数が増加しても回路規模の増大を最小限に抑えるＡＤ変換システムを提供する。
【解決手段】複数のアナログ信号をシリアルなデジタル信号に変換するＡＤ変換システムは、複数のアナログ信号の各々を同一タイミングでＡＤ変換する複数のＡＤ変換部と、複数のデジタル信号を並直列変換してシリアルなデジタル信号を出力する並直列変換部と、制御信号を並直列変換部に供給する制御部とを備える。並直列変換部は、「ＡＤ変換システムを構成するＡＤ変換部の数＋１」個のＤフリップフロップ（Ｄ−ＦＦ）が直列に接続して構成され、制御部からの制御信号が入力されるシフト回路と、ＡＤ変換部と同数のゲート回路から構成され、各段のＤ−ＦＦの出力信号に応じて、各ゲート回路に入力されたデジタル信号の出力を制御する並直列変換回路と、最前段のＤ−ＦＦ及び最後段のＤ−ＦＦの各出力信号に基づいて、ＡＤ変換部の動作許可信号を出力するＡＤ変換動作制御部を有する。 （もっと読む）

【課題】温度調整手段が別途不要で内部の温度調整対象を適温に制御可能な構成とすることで、使用環境温度が変化しても安定して高精度な計測結果が得られる計測装置を提供する。
【解決手段】デジタル処理回路での処理にかかるＡ／Ｄコンバータの待機時間での通常モードと待機モードとの時間割合（時間ｔａ，ｔｂの割合）をアナログ回路の周囲温度の検出温度に基づいて変更し、各モードの異なる電力消費に基づく発熱量の違いにてその周囲温度の温度制御を行うようにした。つまり、Ａ／Ｄコンバータの動作不要な時間にＡ／Ｄコンバータ自身を温度調整手段として機能させることでその温度制御が行われる。 （もっと読む）

【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。 （もっと読む）

【課題】タイミング設計が容易となり、補正フィルタの規模増大を防止できるようにする。
【解決手段】入力された信号を、第１の周期で、かつ、互いに異なったタイミングでデジタル信号に変換し、第１および第２のデジタル信号列を生成するＡＤコンバータ１１、１２と、第２のタイミングの基準値からの誤差を補正する補正フィルタ３０と、ＡＤコンバータ１１、１２の出力デジタル信号列を受け取り、同一のタイミングで、第１および第２の同位相化デジタル信号列として出力するＦＩＦＯ２１、２２を備える。補正フィルタ３０は、第１および第２の分解化補正フィルタ３２，３３を含み、前記第１の同位相化デジタル信号列と、前記第２の同位相化デジタル信号列が第１の分解化補正フィルタ３２を通過した信号列とを加算した、第１の補正済みデジタル信号列を生成するとともに、第２の分解化補正フィルタ３３を通過した第２の補正済みデジタル信号列を生成する。 （もっと読む）

【課題】一のアナログ回路で発生したノイズがアナログ電源経路を介して他のアナログ回路に回り込む虞を未然に抑制する
【解決手段】並列動作可能であって共通のアナログ電源端子に接続された複数個のアナログ回路（４３〜４６）に関し、相互に一のアナログ回路は、既にアナログ動作を開始している他のアナログ回路のアナログ動作サイクルにおいて当該一のアナログ回路のアナログ動作の開始を抑止する区間を特定するタイミング制御データに基づいてアナログ動作の開始が制御されるようにする。要するに、一のアナログ回路の動作が開始されたとき、その動作サイクルにおいて他のアナログ回路のアナログ動作の開始によって影響を受けるタイミングを予めタイミング制御データとして保持し、一のアナログ回路の動作の開始に同期してタイミング制御データを用いて他のアナログ回路のアナログ動作の開始を遅延させたり一時的に抑制したりする制御を行う。 （もっと読む）

【課題】選択的に圧縮センシングを適用することのできる信号処理装置を提供する。
【解決手段】信号処理装置は、第１信号が第２信号より低い周波数帯域に配置された第３信号に対して、第１信号の帯域幅の２倍に第２信号の帯域幅を加えた周波数のＭ倍の周波数をサンプリング周波数とし、サンプリングにより得られるサンプリング値のうち、Ｍ個のサンプリング値ごとに所定のパターンでサンプリング値を選択する選択パターンを決定する制御部と、制御部が算出するサンプリング周波数で第３信号をサンプリングし、サンプリングで得られたサンプリング値を制御部が決定した選択パターンに基づいて出力するサンプリング部と、サンプリング部が出力するサンプリング値に対して所定のアルゴリズムを用いて第２信号を復元する復元部と、サンプリング値を用いて第１信号に対する処理を行い、復元された第２信号に対して異なる処理を行う信号処理部とを備える。 （もっと読む）

【課題】複数の処理対象信号を重要度に応じた圧縮レートでサンプリングを行う。
【解決手段】信号処理装置は、入力される複数の処理対象信号それぞれの重要度に応じて、該複数の処理対象信号のうちいずれを選択するかを表す制御信号を生成する制御部と、前記制御部の生成した制御信号に応じて、前記複数の処理対象信号のうち１つの処理対象信号を選択する切替器と、前記切替器が選択した処理対象信号をサンプリングしたサンプリング値を出力するサンプリング器と、前記サンプリング器から入力されたサンプリング値を前記制御部の生成した前記制御信号に基づいて、前記複数の処理対象信号それぞれに対応する出力端子から出力する分配器と、前記分配器の異なる出力端子にそれぞれ接続され、該出力端子から出力されるサンプリング値に基づいて、サンプリング対象となった元の処理対象信号を復元する複数の復元器とを備える。 （もっと読む）

【課題】センサからのアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換してＡ／Ｄ変換データの各々をメモリに格納することを、ＣＰＵの処理負荷を増加させずに、且つ、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをメモリに転送する専用のハードウェアを設けることなく、実現する。
【解決手段】エンジンを制御するＥＣＵに搭載されたマイコン１１では、ＰＷＭ信号出力回路２１からのＰＷＭ信号に立ち上がりエッジ（周期エッジ）が発生する毎に、トリガＡ（ＴｒｇＡ）が発生してＡ／Ｄ変換器１７が起動することにより、インジェクタ圧信号Ｐ１〜Ｐ４のＡ／Ｄ変換が行われ、上記ＰＷＭ信号に立ち下がりエッジ（デューティエッジ）が発生する毎に、トリガＢ（ＴｒｇＢ）が発生してＤＭＡコントローラ１９が起動することにより、Ａ／Ｄ変換器１７からＲＡＭ１５へのＡ／Ｄ変換データのＤＭＡ転送が行われる。 （もっと読む）

【課題】タイムインターリーブ動作する複数のＡ／Ｄ変換回路の回路間の特性バラツキをアダプティブに校正し、Ａ／Ｄ変換装置全体としての変換誤差を低減し高精度化を図るＡ／Ｄ変換装置及びその校正方法を提供する。
【解決手段】タイムインターリーブ動作するＮ個（Ｎは２以上の整数）の主信号用Ａ／Ｄ変換回路と、１個の冗長Ａ／Ｄ変換回路と、校正用信号発生器と、校正用信号発生器からの校正信号を用いて冗長Ａ／Ｄ変換回路のパラメータを調整して校正する校正用制御回路とを備える。主信号用Ａ／Ｄ変換回路がインターリーブ動作で入力信号をＡ／Ｄ変換するとともに、冗長Ａ／Ｄ変換回路が校正用制御回路からの調整信号により校正される。さらに、主信号用Ａ／Ｄ変換回路のいずれか一つと冗長Ａ／Ｄ変換回路を入れ替え、新しく割り付けられた主信号用Ａ／Ｄ変換回路がタイムインターリーブ動作し、新しく割り付けられた冗長Ａ／Ｄ変換回路が校正される。 （もっと読む）

【課題】ＤＡ変換を必要としない期間において、消費電力を低減することができるＤＡ変換器を提供する。
【解決手段】基準電流発生回路１０が発生する基準電流に応じた電流を供給する複数の電流源５１，５２，５３毎に設けられ、各電流源５１，５２，５３の接続先を電圧出力回路４０とするか所定負荷とするかを切り替える切替回路６１，６２，６３を備える。制御部５０は、入力されるデジタル信号に基づいて、切替回路６１ａ〜６１ｈ，６２，６３を制御して、電流源５１ａ〜５１ｈ，５２，５３のうち電圧出力回路４０へ接続する電流源を選択し、デジタル信号に応じた電圧を電圧出力回路４０から出力させる。さらに、制御部５０は、基準電流発生回路１０の動作を停止させることなく、電流源５１ａ〜５１ｈ，５２，５３のうち少なくとも１つの電流源の動作を停止させるスイッチとしてトランジスタＴ５１ａ〜Ｔ５１ｈ，Ｔ５２，Ｔ５３を設けた。 （もっと読む）

【課題】負荷制御を向上させる。
【解決手段】所定の周期に基づいて、Ａ／Ｄ変換関連処理と負荷の制御を同期させて行う制御方法において、Ａ／Ｄ変換関連処理に要する時間と、負荷の制御に要する時間とを比較し、その比較結果によって、負荷の制御を開始するタイミングを可変する。これにより、Ａ／Ｄ変換関連処理に要する時間と、負荷の制御に要する時間とを比較することによって、負荷の制御を開始するタイミングを任意に可変することができるため、負荷の変動に対するＡ／Ｄ変換結果への影響を最小限に抑えるタイミングで、負荷の制御を開始できる。 （もっと読む）

【課題】デジタル-アナログコンバーター (DAC)装置と方法を提供する。
【解決手段】デジタル-アナログコンバーター (DAC) モジュールは、第一データレートを有し、第一周波数に関連する入力デジタル信号を受信し、DAC モジュールは、第一周波数より高い第二周波数を有する同期信号も受信する。DAC モジュールは、ゼロ値と交互に起こる入力デジタル信号のビット値を有する第一デジタル信号を生成し、第一デジタル信号は、第一データレートより高いデータレートを有するアップサンプリング回路と、時間周期により、第一デジタル信号を遅延させ、第二デジタル信号を生成する遅延回路と、第一デジタル信号に基づいて、第一アナログ信号を生成し、同期信号により同期化される第一DACセルと、第二デジタル信号に基づいて、第二アナログ信号を生成し、同期信号により同期化される第二DACセルと、第一と第二アナログ信号を合計して、第三アナログ信号を生成する加算器と、を含む。 （もっと読む）

特に、連続時間連続可変信号を、サンプリングされ量子化された信号に変換するシステム、方法及び技術が提供される。代表的な一実施形態によれば、装置は、各々が別個の処理ブランチにあり、かつ複数の入力と出力とを含む加算器を有する複数の量子化ノイズシェイピング連続時間フィルタを含み、入力信号は加算器の入力のうちの１つに結合され、加算器の出力は第１のフィルタを介して加算器の入力のうちの１つに結合され、同一の処理ブランチにおけるサンプリング／量子化回路の出力は、第１のフィルタとは異なる伝達関数を有する第２のフィルタを介して加算器の入力のうちの１つに結合される。
（もっと読む）

【課題】ＡＤ変換時のデジタル信号のビット数を可変設定できるようにすると共に、ＡＤ変換器全体としての消費電力を低減できるようにする。
【解決手段】複数の基準電圧を発生する基準電圧発生部１１と、アナログ信号を入力し、所定の周波数のサンプリング信号に基づいて当該アナログ信号の電圧レベルと、基準電圧発生部１１から供給される基準電圧とを比較して比較結果信号を出力する複数のコンパレータと、ここから出力される比較結果信号を符号化した所定ビット数のデジタル信号を出力するエンコーダ１４と、ここから得られるデジタル信号のビット数の出力要求に対応して複数のコンパレータの中から選択される所定のコンパレータの動作を制限するスイッチ制御部１５とを備えるものである。 （もっと読む）

受信した無線周波数（ＲＦ）信号から、タイムインタリーブされた複数のサンプルを生成し、そのタイムインタリーブされた複数のサンプルを組み合わせて信号品質を生成することにより決定された信号品質測定値に基づいた、ＲＦサンプリングシステムの動的資源割り当てのための方法および装置。
（もっと読む）