【課題】演算増幅器の充電にかかる負荷を抑え、低消費電力化を実現できるスイッチドキャパシタ積分器を提供する。
【解決手段】演算増幅器１２２を含む積分器１０２、演算増幅器１２２の入力端子１２２ａに信号を入力するスイッチドキャパシタ回路１０１、演算増幅器１２２の出力端子１２２ｃと接続する出力端子４４３を有するスイッチドキャパシタ回路１０３を含み、積分器１０２及びスイッチドキャパシタ回路１０１がサンプリング動作と積分動作とを繰返し、スイッチドキャパシタ回路１０３は、キャパシタ１３３、キャパシタ１３３をサンプル、ホールド動作させるスイッチング素子１３１、１３２を含み、スイッチング素子１３１、１３２がキャパシタ１３３を、積分動作中にホールド動作させる。 （もっと読む）

【課題】最小限の構成を用いて、演算増幅器の入出力端子間の寄生容量に起因する増幅回路の演算誤差を補償し、高精度の増幅率を得る。
【解決手段】増幅回路１０は、一方の端子が演算増幅器Ａ１の反転入力端子に、他方の端子が演算増幅器Ａ１の反転出力端子に接続された容量ＣＰ５と、一方の端子が演算増幅器Ａ１の非反転入力端子に、他方の端子が演算増幅器Ａ１の非反転出力端子に接続された容量ＣＮ５とを備えている。 （もっと読む）

【課題】入力電圧に正確に対応した値の出力電流を得ることができる電圧電流変換回路およびその電圧電流変換回路で生成した電流を用いて高精度な発振周波数を得ることができるようにした電圧制御発振回路を提供する。
【解決手段】３容量Ｃｓと、容量Ｃ_Bと、スイッチＳＷ１〜ＳＷ４と、オペアンプＯＰ１と、トランジスタＭ１，Ｍ２とを備え、スイッチＳＷ１，ＳＷ２がオン／オフするときスイッチＳＷ３，ＳＷ４がオフ／オンするようにスイッチＳＷ１〜ＳＷ４を制御し、電圧入力端子１に入力した入力電圧Ｖinに比例した電流Ｉ_REFをトランジスタＭ１のドレインから出力する。 （もっと読む）

【課題】低周波数帯域の雑音の影響をより一層小さくすることができるスイッチトキャパシター積分回路等を提供する。
【解決手段】スイッチトキャパシター積分回路１０は、第１の容量と第２の容量とを有する電圧電荷変換回路２０と、第１の容量に充電された電荷を積分する電荷積分回路３０とを含む。電圧電荷変換回路２０は、第１の期間において、第１の容量に充電された電荷を転送すると共に入力信号に対応した電荷を第２の容量に充電し、第２の期間において、第２の容量に充電された電荷の一部を第１の容量に充電すると共に入力信号に対応した電荷を第１の容量に充電する。電荷積分回路３０は、第３の期間において、演算増幅器の入力に接続されるオフセットキャンセル容量の他端と第１の容量の一端とを接続し、第４の期間において、オフセットキャンセル容量の他端と接地電位とを接続する。 （もっと読む）

【課題】サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を互いに位相が反転した２相信号のみでサンプルホールド機能とマルチプレクサ機能とを提供する。
【解決手段】２つのサンプルホールド回路１０，１１は、非反転入力端が基準電位に接続された差動増幅器Ａ１，Ａ２と、制御信号φ１に従ってオンオフするスイッチ及びサンプリング容量Ｃ１，Ｃ３と、制御信号φ１に従ってオンオフするスイッチ及びホールド容量Ｃ２，Ｃ４と、制御信号φ２に従ってオンオフするスイッチと、を備える。マルチプレクサ回路１２は、非反転入力端が基準電位に接続された差動増幅器Ａ３と、制御信号φ１，φ２に従ってオンオフするスイッチと、差動増幅器Ａ３の出力端と反転入力端との間に接続されたホールド容量Ｃ５と、を備える。 （もっと読む）

【課題】所望の帯域幅を確保しつつ、所望の倍率を正確に得ることができる演算回路を提供する。
【解決手段】演算回路は、入力信号を入力する入力端子と、複数個のキャパシタと、増幅入力端子と出力端子とを備え、この増幅入力端子から入力される信号を増幅して前記出力端子から出力信号を出力する増幅回路とを備えている。第１スイッチ回路は、第１制御信号に基づき導通状態となり、複数のキャパシタを入力端子と第１電圧を供給する第１電圧端子との間に並列に接続する。また、第２スイッチ回路は、第２制御信号に基づき導通状態となり、複数個のキャパシタに含まれる第１のキャパシタを増幅入力端子と第２電圧を供給する第２電圧端子との間に第１の電流経路を形成するように接続すると共に、複数個のキャパシタに含まれる第２のキャパシタを増幅入力端子と前記出力端子との間に第２の電流経路を形成するように接続する。 （もっと読む）

【課題】安定した入出力特性を得られる半導体回路を提供する。特に、スイッチング素子のリーク電流に起因する不具合が抑制された半導体回路を提供する。
【解決手段】スイッチトキャパシタ回路に用いられるスイッチング素子に、酸化物半導体などのワイドギャップ半導体をチャネルが形成される半導体層に用いた電界効果型のトランジスタを適用する。このようなトランジスタは、オフ状態におけるリーク電流が小さい特徴を有し、当該トランジスタをスイッチング素子に適用することによりリーク電流に起因する不具合が抑制され、安定した入出力特性が得られる半導体回路を構成することが出来る。 （もっと読む）

【課題】 出力アンプのオフセット電圧を適切に低減して表示品質の悪化を防止することができる液晶駆動用のソースドライバのオフセット低減出力回路を提供する。
【解決手段】 基準電圧がオペアンプの非反転入力端に印加されたオペアンプと、少なくとも通常出力動作時にオペアンプの反転入力端に接続される第１の接続点に各々の一端が接続された第１の入力コンデンサ及び第１の出力コンデンサと、リセット動作時に第１の入力コンデンサ及び第１の出力コンデンサ各々の両端を短絡してその両端に基準電圧を印加し、リセット動作後の通常出力動作時に第１の入力コンデンサの他端に階調電圧を印加しかつ第１の出力コンデンサの他端をオペアンプの出力端に接続する第１のスイッチ素子回路と、を備え、第１のスイッチ素子回路は、第１の接続点とオペアンプの出力端との間に接続され、リセット動作時にオンとなり、通常出力動作時にオフとなる直列接続の第１及び第２のスイッチ素子を有し、通常出力動作時には第１及び第２のスイッチ素子の直列接続点に基準電圧を印加する。 （もっと読む）

【課題】 歪特性に優れるフィルタ回路を得る。
【解決手段】 直列に接続された複数のLPFを有するフィルタ回路において、複数のLPFはそれぞれ、スイッチトキャパシタ回路SC、および、SCの出力信号を増幅して出力する全差動型増幅器AMPを有する。1ビットDAC40の出力信号が入力されるLPF1が有するAMP10のコモンモードフィードバック回路は離散時間型であり、フィルタ回路としての出力信号を出力するLPF2が有するAMP20のコモンモードフィードバック回路は連続時間型である。 （もっと読む）

【課題】 仮想接地ノードの電位に誤差が生じた場合でも制御性良く動作する低消費電力のスイッチトキャパシタ型積分器を提供する。
【解決手段】 入力信号の電荷をサンプリングするサンプリングキャパシタＣ１と、サンプリングキャパシタＣ１の電荷を仮想接地ノード４を介して蓄積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１、ＭＮ１と、そのゲート端子と仮想接地ノード４との間に挿入された校正キャパシタＣ３，Ｃ４と、校正キャパシタＣ３，Ｃ４に対して、仮想接地ノード４が基準電位Ｖｃｍとなる電位差が生じるように電荷を供給する校正装置１２と、仮想接地ノードの電位を増幅した電位を主トランジスタＭＰ１，ＭＮ１に出力する増幅器とを備える。 （もっと読む）

【課題】 回路規模の増加を抑えつつ、高い精度の電流電圧変換を行い、低ノイズの電圧信号を出力する電流電圧変換回路等を提供する。
【解決手段】 電流電圧変換回路１０であって、電圧信号１０１Ｐ、１０１Ｎを出力するオペアンプ２０と、入力された電流信号１００Ｐ、１００ＮのＤＣオフセット電流に応じた電荷を充放電する第１のキャパシタ４０Ｐ、４０Ｎと、オペアンプのオフセット電圧に応じた電荷を充放電する第２のキャパシタ４１Ｐ、４１Ｎと、第１の期間においてオン状態となり第２の期間においてオフ状態となる第１のスイッチ３０Ｐ、３０Ｎおよび第３のスイッチ３２Ｐ、３２Ｎと、第１の期間においてオフ状態となり第２の期間においてオン状態となる第２のスイッチ３１Ｐ、３１Ｎとを含む。 （もっと読む）

【課題】ＣＬＳ技術を用いたスイッチトキャパシタ回路に適用する演算増幅器の動作速度に関する所要水準を抑制しつつ比較的振幅の大きい入力信号にも適合するという優位性を維持したスイッチトキャパシタ回路等を実現する。
【解決手段】コンデンサＣｃｌｓおよびスイッチＳＷ１０４、ＳＷ１０５、ＳＷ１０６を含んでＣＬＳ回路１２０を構成する一方、スイッチＳＷ１０７が介挿された導体部、および、ＳＷ１０４、ＳＷ１０５、ＳＷ１０６により切替え回路１３０を構成し、この切替え回路１３０によってレベルシフト用コンデンサＣｃｌｓを、サンプリングフェーズで、アナログ入力信号Ｖｉｎで充電されるように接続し、レベルシフトフェーズで、アナログ信号出力端子Ｖｂと演算増幅器１１０の出力端子との間に介挿されるように接続関係を切替えるように構成する。 （もっと読む）

【課題】所望の信号伝達関数でより一層の出力雑音成分を低減できるスイッチトキャパシター回路、フィルター回路、物理量測定装置及び電子機器等を提供する。
【解決手段】スイッチと、複数のサンプリング容量と、積分容量とを含んで構成されるスイッチトキャパシター積分回路１０は、電荷充電期間Ｔ１の入力信号に対応した電荷をサンプリング容量の少なくとも１つに充電する。スイッチトキャパシター積分回路１０は、電荷転送期間Ｔ２において、該電荷を積分容量に転送することで、該電荷に対応した信号を伝搬遅延させる。スイッチトキャパシター積分回路１０は、例えばスイッチにより複数のサンプリング容量の接続を切り換えることにより、電荷充電期間Ｔ１にて決定される信号伝達関数と、電荷転送期間Ｔ２にて決定される雑音伝達関数とを異ならせる。 （もっと読む）

【課題】負荷電流による電圧ドロップを抑制するスイッチドキャパシター回路、検出装置及び電子機器等を提供すること。
【解決手段】スイッチドキャパシター回路は、出力用の演算増幅器ＯＰＢと、スイッチドキャパシター動作を行うための複数のスイッチ素子ＳＢ１〜ＳＢ８と、スイッチドキャパシター動作を行うための複数のキャパシターＣＢ１，ＣＢ２と、スイッチドキャパシター回路の出力端子ノードＮＴと第１のスイッチ素子ＳＢ６との間に設けられる静電保護用の抵抗素子ＲＢ１と、を含む。 （もっと読む）

【課題】センサーデバイスのチャネル信号が第１、第２信号で構成される場合に第１、第２信号の差分に対応する信号の精度の高いＡ／Ｄ変換を実現する集積回路装置等の提供。
【解決手段】集積回路装置は、センサーデバイスからの第１信号ＳＧ１が第１期間において入力され、第１信号ＳＧ１とペアーとなってセンサーデバイスのチャネル信号を構成する第２信号ＳＧ２が第２期間において入力され、第１信号ＳＧ１と第２信号ＳＧ２の差分に対応する信号を出力する増幅回路と、増幅回路の出力信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器を含む。増幅回路は、増幅回路が有する演算増幅器のオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。 （もっと読む）

【課題】消費電力を増大させることなく、高精度な基準電圧の下で動作するスイッチトキャパシタ型回路を提供する。
【解決手段】（１）第１のスイッチトキャパシタ（スイッチ１１〜１３及び帰還容量Ｃｆ）とサンプリング容量Ｃｓと増幅回路１００とを含むスイッチトキャパシタ型増幅回路１１０ａと、（２）スイッチトキャパシタ型増幅回路１１０ａに基準電圧Ｖｒｅｆを供給する基準電圧回路１１０ｂとを備え、基準電圧回路１１０ｂは、基準電圧Ｖｒｅｆを出力するバッファ回路１と、バッファ回路１の出力端子１１１とスイッチトキャパシタ型増幅回路１１０ａに基準電圧Ｖｒｅｆを供給するための基準電圧入力端子１１２との間に接続された第２のスイッチトキャパシタ（スイッチ１０及び容量Ｃｃ）とを有する。 （もっと読む）

【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。 （もっと読む）

【課題】本発明は、サンプルホールド回路及びＡ／Ｄ変換装置に係り、ホールド出力を行ううえでオペアンプの入力オフセット分の除去性能を向上させることにある。
【解決手段】ホールド出力を行うオペアンプを備えるサンプルホールド回路において、所定複数の異なるタイミングで入力電圧をサンプリングするサンプリングキャパシタと、サンプリングキャパシタでサンプリングされた各入力電圧を加減算する加減算手段と、加減算手段により各入力電圧が加減算された後、該加減算により得られる電圧に含まれるオペアンプの入力オフセット電圧分を除去するオフセット電圧除去手段と、を備え、オペアンプは、オフセット電圧除去手段によりオペアンプの入力オフセット電圧分が除去された電圧をホールドして出力する。 （もっと読む）

【課題】出力電圧に含まれる直流オフセット成分の増幅分の調整精度を確保しつつ、回路面積の増大を抑制可能な、スイッチトキャパシタアンプ回路の提供。
【解決手段】オペアンプ３１の反転入力端子に一端が接続されたキャパシタ２１と、反転入力端子に一端が接続されオペアンプ３１の出力部に他端が接続されたキャパシタ２２と、反転入力端子に一端が接続されたキャパシタ２３とを備え、キャパシタ２１が、入力電圧Ｖｉｎに応じた電荷を第１の期間に蓄積し、アナログ電圧ＶＤＡＣに応じた電荷を第２の期間に蓄積するものであり、キャパシタ２２が、第２の期間に蓄積した電荷を第１の期間に放出するものであり、キャパシタ２３が、アナログ電圧ＶＤＡＣに応じた電荷を第１の期間に蓄積し、第１の期間に蓄積した電荷を第２の期間に放出するものであり、キャパシタ２３の容量Ｃ３がキャパシタ２１の容量Ｃ１よりも小さい、スイッチトキャパシタアンプ回路。 （もっと読む）

【課題】出力電流を増やすことなくセトリング時間を短縮することが可能なスイッチドキャパシタ利得段、及び、これを用いたパイプライン型Ａ／Ｄ変換器を提供する。
【解決手段】スイッチドキャパシタ利得段は、第１フェーズではサンプル／ホールド回路（キャパシタＣｆ及びＣｓ、並びに、スイッチＳＷａ〜ＳＷｃ）を用いて入力電圧Ｖｉｎのサンプリングを行い、第２フェーズでは増幅器（ＡＭＰ１及びＡＭＰ２）を用いてサンプリング済み入力電圧の増幅出力を行うスイッチドキャパシタ利得段において、入力電圧Ｖｉｎのサンプリング動作時にのみ、前記増幅器のミラー補償を行うミラー補償部（Ｃｍ、ＳＷｇ）を有する構成とする。 （もっと読む）