サンプルホールド回路
【課題】サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を互いに位相が反転した２相信号のみでサンプルホールド機能とマルチプレクサ機能とを提供する。
【解決手段】２つのサンプルホールド回路１０，１１は、非反転入力端が基準電位に接続された差動増幅器Ａ１，Ａ２と、制御信号φ１に従ってオンオフするスイッチ及びサンプリング容量Ｃ１，Ｃ３と、制御信号φ１に従ってオンオフするスイッチ及びホールド容量Ｃ２，Ｃ４と、制御信号φ２に従ってオンオフするスイッチと、を備える。マルチプレクサ回路１２は、非反転入力端が基準電位に接続された差動増幅器Ａ３と、制御信号φ１，φ２に従ってオンオフするスイッチと、差動増幅器Ａ３の出力端と反転入力端との間に接続されたホールド容量Ｃ５と、を備える。
【解決手段】２つのサンプルホールド回路１０，１１は、非反転入力端が基準電位に接続された差動増幅器Ａ１，Ａ２と、制御信号φ１に従ってオンオフするスイッチ及びサンプリング容量Ｃ１，Ｃ３と、制御信号φ１に従ってオンオフするスイッチ及びホールド容量Ｃ２，Ｃ４と、制御信号φ２に従ってオンオフするスイッチと、を備える。マルチプレクサ回路１２は、非反転入力端が基準電位に接続された差動増幅器Ａ３と、制御信号φ１，φ２に従ってオンオフするスイッチと、差動増幅器Ａ３の出力端と反転入力端との間に接続されたホールド容量Ｃ５と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数チャンネルの信号をサンプリング及びホールドするマルチチャンネル対応のサンプルホールド回路に係るものであり、特に、複数チャンネルの信号を多重化するマルチプレクサ機能を具備したサンプルホールド回路に関する。
【背景技術】
【０００２】
従来、サンプルホールド回路においてサンプリング及びホールドされた複数チャンネルの信号を多重化する（時系列に順次出力する）ためには、複数チャンネル毎にサンプリング及びホールド用の容量を設けておき、任意の一つの容量がサンプリングしている時にその他の容量をホールド状態とし、それらのホールド状態の容量の中から出力対象を選択する手法が一般的に採用されている。
【０００３】
図９は、特許文献１と同様の構成を備えた従来のサンプルホールド回路の構成を示した図である。図９に示すサンプルホールド回路は、互いに位相反転した相補的な制御信号φ１，φ２に従って２チャンネルの信号がサンプルホールドされる機能と、制御信号φ３に従ってサンプルホールドされた２チャンネルの信号の出力を多重化するマルチプレクサ機能と、を実現するように構成されている。
【０００４】
図９に示すサンプルホールド回路の動作を、図１０に示す制御信号φ１，φ２，φ３の波形図を用いて説明する。
【０００５】
サンプルホールド回路２０，２１に設けられた各スイッチは制御信号φ１，φ２に従ってオン、オフされる。なお、制御信号φ１の周期は制御信号φ３の周期の２倍であり、制御信号φ２は制御信号φ１の位相を反転させて得られた信号である。また、各スイッチは制御信号φ１，φ２がＨｉｇｈレベルでオンになるように構成されている。図９は、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの状態を表している。
【０００６】
まず、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時、サンプルホールド回路２０において、容量Ｃ１の一方の電極が一方の入力端ＶｉｎＡに接続されるので、この一方の入力端ＶｉｎＡの信号電圧が容量Ｃ１にサンプリングされる。この容量Ｃ１の状態が図１０の中で「サンプルＡ」と表記されている。これと同時に、容量Ｃ２が差動増幅器Ａ１の負帰還経路上に帰還素子として接続され、容量Ｃ２にホールド（充電保持）されていた電圧が出力端Ｖｏｕｔから出力可能な状態となる。この容量Ｃ２の状態が図１０の中で「ホールドＡ」と表記されている。
【０００７】
また、サンプルホールド回路２１において、容量Ｃ３の一方の電極が他方の入力端ＶｉｎＢに接続され、この他方の入力端ＶｉｎＢの信号電圧が容量Ｃ３にサンプリングされる。この容量Ｃ３の状態が図１０の中で「サンプルＢ」と表記されている。これと同時に、容量Ｃ４が差動増幅器Ａ２の負帰還経路上に帰還素子として接続され、容量Ｃ４にホールドされていた電圧が出力端Ｖｏｕｔから出力可能な状態となる。この容量Ｃ４の状態が図１０の中で「ホールドＢ」と表記されている。
【０００８】
なお、制御信号φ３がＨｉｇｈレベルの時にはサンプルホールド回路２０の容量Ｃ２にホールドされていた電圧が出力信号として選択され、制御信号φ３がＬｏｗレベルの時にはサンプルホールド回路２１の容量Ｃ４にホールドされていた電圧が出力信号として選択される。
【０００９】
一方、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時、サンプルホールド回路２０において、容量Ｃ２の一方の電極が一方の入力端ＶｉｎＡに接続され、この一方の入力端ＶｉｎＡの信号電圧が容量Ｃ２にサンプリングされる。この容量Ｃ２の状態が図１０の中で「サンプルＡ」と表記されている。これと同時に、容量Ｃ１が差動増幅器Ａ１の負帰還経路上に帰還素子として接続され、容量Ｃ１にホールドされていた電圧が出力される。この容量Ｃ１の状態が図１０の中で「ホールドＡ」と表記されている。
【００１０】
また、サンプルホールド回路２１において、容量Ｃ４の一方の電極が他方の入力端ＶｉｎＢに接続され、この他方の入力端ＶｉｎＢの信号電圧が容量Ｃ４にサンプリングされる。この容量Ｃ４の状態が図１０の中で「サンプルＢ」と表記されている。これと同時に、容量Ｃ３が差動増幅器Ａ２の負帰還経路上に帰還素子として接続され、容量Ｃ３にホールドされていた電圧が出力される。この容量Ｃ３の状態が図１０の中で「ホールドＢ」と表記されている。
【００１１】
なお、制御信号φ３がＨｉｇｈレベルの時にはサンプルホールド回路２０の容量Ｃ１にホールドされていた電圧が出力信号として選択され、制御信号φ３がＬｏｗレベルの時にはサンプルホールド回路２１の容量Ｃ３にホールドされていた電圧が出力信号として選択される。
【００１２】
以上の動作が繰り返されて、入力端ＶｉｎＡ，ＶｉｎＢそれぞれの信号電圧が制御信号φ１，φ２に従って容量Ｃ１，Ｃ３又は容量Ｃ２，Ｃ４に同タイミングでサンプリングされるとともに、制御信号φ３に従って入力端ＶｉｎＡ，ＶｉｎＢそれぞれの信号の多重化が行われる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平８−２７３３８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、図９に示すサンプルホールド回路の構成によれば、互いに位相反転した５０％デューティの制御信号φ１，φ２と、制御信号φ１，φ２と同期しており且つ制御信号φ１，φ２の２倍の周波数を持つ５０％デューディの制御信号φ３とが、サンプリング動作及びホールド動作に使用されているが、このような制御信号φ１，φ２，φ３の設計やタイミング調整は困難である。
【００１５】
また、図１０の波形図に示すとおり、容量Ｃ１，Ｃ３又は容量Ｃ２，Ｃ４のホールド期間（制御信号φ１，φ２の半周期）において、該ホールド期間のうち先の期間（制御信号φ３がＨｉｇｈレベルの期間）で一方のサンプルホールド回路２０のホールド電圧が選択され、該ホールド期間のうち後の期間（制御信号φ３がＬｏｗレベルの期間）で他方のサンプルホールド回路２１のホールド電圧が選択される。このことから、サンプルホールド回路２０の出力のセトリング（settling）特性（整定特性）の影響を受けて、ホールド期間のうちの前の期間と後の期間との境い目で出力誤差が生じるという問題がある。なお、このような出力セトリング特性の影響を回避するためには、サンプリングホールド回路２０，２１において出力負荷を駆動するための能力を十分大きくする必要があるが、回路規模が増大するという別の問題が生じる。
【００１６】
本発明は、このような課題を解決するためになされたものであり、サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を簡易に且つ適切に実現することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明のある形態（aspect）に係るサンプルホールド回路は、第１の入力端、第２の入力端及び出力端と、前記第１の入力端に対応した第１のサンプルホールド回路と、前記第２の入力端に対応した第２のサンプルホールド回路と、前記第１のサンプルホールド回路の出力又は前記第２のサンプルホールド回路の出力を選択して前記出力端に向けて出力するマルチプレクサ回路と、を備え、前記第１のサンプルホールド回路は、非反転入力端が基準電位に接続された第１の差動増幅器と、前記第１の入力端と前記第１の差動増幅器の反転入力端との間に順に接続された第１の制御信号に従ってオンオフするスイッチ及び第１のサンプリング容量と、前記第１の差動増幅器の出力端と反転入力端との間に順に接続された第１のホールド容量及び前記第１の制御信号に従ってオンオフするスイッチと、前記第１のサンプリング容量の両電極及び前記第１の差動増幅器の出力端と基準電位との間にそれぞれ接続された前記第１の制御信号を位相反転させた第２の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記第２のサンプルホールド回路は、非反転入力端が基準電位に接続された第２の差動増幅器と、前記第２の入力端と前記第２の差動増幅器の反転入力端との間に順に接続された前記第１の制御信号に従ってオンオフするスイッチ及び第２のサンプリング容量と、前記第２の差動増幅器の出力端と反転入力端との間に順に接続された第２のホールド容量及び前記第２の制御信号に従ってオンオフするスイッチと、前記第２のサンプリング容量の前記第２の入力端側の電極と基準電位との間に接続された前記第２の制御信号に従ってオンオフするバイアス用スイッチと、前記第２のサンプリング容量の前記第２の差動増幅器の反転入力端側の電極及び前記第２の差動増幅器の出力端と基準電位との間に接続された前記第１の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記マルチプレクサ回路は、非反転入力端が基準電位に接続された第３の差動増幅器と、前記第１のサンプルホールド容量の前記第１の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第２の制御信号に従ってオンオフするスイッチと、前記第２のサンプルホールド容量の前記第２の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第１の制御信号に従ってオンオフするスイッチと、前記第３の差動増幅器の出力端と反転入力端との間に接続された第３のホールド容量と、を備えるものである。
【００１８】
この構成によれば、第１のサンプルホールド回路は、第１，第２の制御信号の論理レベルが切り替わる毎に、第１のサンプリング容量へのサンプリング動作並びに第１のホールド容量へのホールド動作を遂行する期間と、第１のサンプリング容量に蓄積された信号電荷のリセット動作並びに第１のホールド容量からマルチプレクサ回路へ信号電荷を転送するアンプ動作とを遂行する期間と、を切り替えている。その一方、第２のサンプルホールド回路は、第１，第２の制御信号の論理レベルが切り替わる毎に、第２のサンプリング容量へのサンプリング動作並びに第２のホールド容量からマルチプレクサ回路へ信号電荷を転送するアンプ動作を遂行する期間と、第２のホールド容量へのホールド動作を遂行する期間と、を切り替えている。このように、２チャンネル分の信号を同位相のタイミングで第１のサンプルホールド回路及び第２のサンプルホールド回路においてサンプリングすることが可能となり、また、互いに周期の異なる制御信号を必要とはせず、互いに同一周期である第１，第２の制御信号のみに従ってサンプルホールド動作とマルチプレクサ動作とが実行可能であるので、設計の容易化を図ることができる。
【００１９】
また、第１，第２のサンプルホールド回路の第１，第２のホールド容量をマルチプレクサ回路のサンプリング容量としても兼用することができる。
【００２０】
また、第１のサンプルホールド回路又は第２のサンプルホールド回路においてホールド動作が遂行されている期間では、マルチプレクサ回路の第２のホールド容量（負荷容量）が該ホールド期間中の第１のサンプルホールド回路又は第２のサンプルホールド回路の出力端に接続されないので、ローディングフリー技術を採用することができ、低消費電力並びに高速化を実現できる。
【００２１】
また、第１，第２のサンプルホールド回路は互いに同一の構成であるので、設計の容易化を実現できるとともに、回路の相対性を維持できる。
【００２２】
前記サンプルホールド回路において、前記第３の差動増幅器の反転入力端及び出力端と基準電位との間にそれぞれ接続された第３の制御信号に従ってオンオフするバイアス用スイッチを備え、前記第１の制御信号及び前記第２の制御信号は、互いに同期しておらず、ともにＬｏｗレベルとなる期間が発生するように構成され、前記第３の制御信号は、前記第１の制御信号及び前記第２の制御信号がともにＬｏｗレベルとなる期間、Ｈｉｇｈレベルとなり、前記第１の制御信号及び前記第２の制御信号の一方がＨｉｇｈレベルとなる期間、Ｌｏｗレベルとなるように構成されている、としてもよい。
【００２３】
この構成によれば、第１，第２のサンプルホールド回路の出力を多重化する際に、第１，第２のサンプルホールド回路の出力が切り替わるタイミングで、マルチプレクサ回路の第３のホールド容量及び第３の差動増幅器の入出力をゼロバイアスに一度リセットする期間を設定することができ、より高精度に第１，第２のホールド容量からマルチプレクサ回路に信号電荷を転送することができる。
【００２４】
前記サンプルホールド回路において、前記第１の入力端、前記第２の入力端がそれぞれ差動入力端であり、前記出力端が差動出力端であり、前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器が差動入出力型の差動増幅器であり、前記第１のサンプルホールド回路、前記第２のサンプルホールド回路及び前記マルチプレクサ回路が、前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器以外の構成要素を正相側及び逆相側それぞれに設けるように構成されている、としてもよい。
【００２５】
この構成によれば、差動入力信号を対象としたサンプリング動作、ホールド動作、及びアンプ動作が可能となる。また、サンプルホールド回路の正相側と逆相側の回路構成を完全対称にすることで、各スイッチの切り替わり時などに発生するフィードスルーなどのオフセットによる誤差を低減できるため、さらに高精度なサンプルホールド回路を実現できる。
【発明の効果】
【００２６】
本発明によれば、サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を簡易に且つ適切に実現する互いに位相が反転した２相信号のみでサンプルホールド機能とマルチプレクサ機能とを実現することができる。
【図面の簡単な説明】
【００２７】
【図１】図１は本発明の実施の形態１に係るサンプルホールド回路の構成例を示した回路図である。
【図２】図２は図１に示すサンプルホールド回路に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２の波形図である。
【図３】図３は制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時の各構成要素間の接続状態を表した等価回路図である。
【図４】図４は制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時の各構成要素間の接続状態を表した等価回路図である。
【図５】図５は図１に示すサンプルホールド回路の動作例を示す波形図及び状態遷移図である。
【図６】図６は、本発明の実施の形態２に係るサンプルホールド回路の構成例を示す回路図である。
【図７】図７は図６に示すサンプルホールド回路に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２，φ０の波形図である。
【図８】図８は本発明の実施の形態３に係るサンプルホールド回路の構成例を示す回路図である。
【図９】図９は２チャンネルの信号を同じタイミングでサンプルホールドする機能と、２チャンネルの信号の出力を多重化するマルチプレクサ機能と、を実現するように構成された従来のサンプルホールド回路の構成を示した図である。
【図１０】図１０は図９に示す従来のサンプルホールド回路の動作例を示す波形図及び状態遷移図である。
【発明を実施するための形態】
【００２８】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
（実施の形態１）
［構成例］
図１は本発明の実施の形態１に係るサンプルホールド回路の構成例を示した回路図である。
【００２９】
図１に示すサンプルホールド回路は、サンプリング周期が互いに設定された互いに位相が反転した２相信号（制御信号φ１，φ２）のみでサンプルホールド動作とマルチプレクサ動作とが行われるように構成されている。
【００３０】
図１に示すサンプルホールド回路は、２チャンネルの信号がそれぞれ入力される入力端ＶｉｎＡ，ＶｉｎＢと、２チャンネルの信号が多重化されて出力される出力端Ｖｏｕｔと、２チャンネルの信号にそれぞれに対応したサンプルホールド回路１０，１１と、サンプルホールド回路１０，１１の出力を選択して出力端Ｖｏｕｔに向けて出力するマルチプレクサ回路１２と、を備えている。なお、以下では基準電位を付与する基準電位源として基準電位を例示するが、基準電位は任意の電位とすることができる。また、本明細書及び請求の範囲において、スイッチは、スイッチ素子と複数の接点を有するスイッチ素子の個々の接点との双方を意味する。
【００３１】
サンプルホールド回路１０は、非反転入力端が基準電位に接続された差動増幅器Ａ１と、入力端ＶｉｎＡと差動増幅器Ａ１の反転入力端との間に入力端ＶｉｎＡから反転入力端に向かって順に接続された、制御信号φ１に従ってオンオフするスイッチＳＷ１ａ及びサンプリング容量Ｃ１と、差動増幅器Ａ１の出力端と反転入力端との間に当該出力端から反転入力端に向かって順に接続された、ホールド容量Ｃ２及び制御信号φ１に従ってオンオフするスイッチＳＷ１ｂと、サンプリング容量Ｃ１の両電極及び差動増幅器Ａ１の出力端と基準電位との間にそれぞれ接続された制御信号φ１を位相反転させた制御信号φ２に従ってオンオフするバイアス用スイッチ（ＳＷ２ａ，ＳＷ２ｂ，ＳＷ２ｃ）と、を備えている。本実施の形態では、スイッチ（ＳＷ１ａ，ＳＷ１ｂ）は制御信号φ１がＨｉｇｈレベルの期間にオンし、スイッチ（ＳＷ２ａ，ＳＷ２ｂ，ＳＷ２ｃ）は制御信号φ２がＨｉｇｈレベルの期間にオンするものとする。
【００３２】
サンプルホールド回路１１も同様に、非反転入力端が基準電位に接続された差動増幅器Ａ２と、入力端ＶｉｎＢと差動増幅器Ａ２の反転入力端との間に入力端ＶｉｎＢから当該反転入力端に向かって順に接続された、制御信号φ１に従ってオンオフするスイッチＳＷ１ｃ及びサンプリング容量Ｃ３と、差動増幅器Ａ２の出力端と反転入力端との間に当該出力端から反転入力端に向かって順に接続された、ホールド容量Ｃ４及び制御信号φ２に従ってオンオフするスイッチＳＷ２ｆと、サンプリング容量Ｃ３の入力端ＶｉｎＢ側の電極に接続された制御信号φ２に従ってオンオフするバイアス用スイッチＳＷ２ｅと、サンプリング容量Ｃ３の差動増幅器Ａ２の反転入力端側の電極及び差動増幅器Ａ２の出力端と基準電位との間にそれぞれ接続された制御信号φ１に従ってオンオフするバイアス用スイッチ（ＳＷ１ｄ，ＳＷ１ｅ）と、を備えている。本実施の形態では、スイッチ（ＳＷ１ｃ，ＳＷ１ｄ、ＳＷ１ｅ）は制御信号φ１がＨｉｇｈレベルの期間にオンし、スイッチ（ＳＷ２ｅ，ＳＷ２ｆ）は制御信号φ２がＨｉｇｈレベルの期間にオンするものとする。
【００３３】
マルチプレクサ回路１２は、サンプルホールド回路１０，１１それぞれのホールド電圧を多重化するためのスイッチ（ＳＷ２ｄ，ＳＷ１ｆ）、差動増幅器Ａ３及びホールド容量Ｃ５で構成されたマルチプレクサ回路１２と、を備えている。具体的には、差動増幅器Ａ３の反転入力端にはサンプルホールド回路１０，１１の各出力がそれぞれスイッチ（ＳＷ２ｄ，ＳＷ１ｆ）を介して共通に接続されており、差動増幅器Ａ３の出力端と反転入力端との間にホールド容量Ｃ５が接続されている。
［動作例］
以下、図２乃至図５を用いて、図１に示すサンプルホールド回路の動作例を説明する。
【００３４】
図２は、図１に示すサンプルホールド回路１０，１１に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２の波形図である。図３は、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時の各構成要素間の接続状態を表した等価回路図である。図４は、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時の各構成要素間の接続状態を表した等価回路図である。図５は図１に示すサンプルホールド回路の動作例を示す波形図及び状態遷移図である。
【００３５】
図３に示すように、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時では、サンプリング容量Ｃ１の一方の電極が入力端ＶｉｎＡと接続され、サンプリング容量Ｃ１の他方の電極が差動増幅器Ａ１の反転入力端と接続される。これにより、入力端ＶｉｎＡの信号電圧がサンプリング容量Ｃ１に印加可能な状態となる。なお、このサンプリング容量Ｃ１の接続状態のことを図５の中では「サンプルＡ」と表記している。
【００３６】
さらに、ホールド容量Ｃ２の一方の電極が差動増幅器Ａ１の出力端と接続され、ホールド容量Ｃ２の他方の電極が差動増幅器Ａ１の反転入力端と接続される。これにより、ホールド容量Ｃ２に充電される信号電荷を保持可能な状態となる。なお、このホールド容量Ｃ２の接続状態のことを図５の中では「ホールドＡ」と表記している。
【００３７】
つまり、「サンプルＡ」及び「ホールドＡ」の期間では、入力端ＶｉｎＡの信号電圧がサンプリング容量Ｃ１とホールド容量Ｃ２との容量比（Ｃ１／Ｃ２）に従って増幅されるとともに、この増幅された信号電圧に応じてホールド容量Ｃ２にホールドされることになる。
【００３８】
また、制御信号Φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時では、サンプリング容量Ｃ３の一方の電極が入力端ＶｉｎＢと接続され、サンプリング容量Ｃ３の他方の電極が差動増幅器Ａ２の反転入力端と接続され、差動増幅器Ａ２の反転入力端はゼロバイアス（基準電位）と接続される。これにより、入力端ＶｉｎＢの信号電圧がサンプリング容量Ｃ３に印加可能な状態となる。なお、このサンプリング容量Ｃ３の接続状態のことを図５の中では「サンプルＢ」と表記している。
【００３９】
さらに、ホールド容量Ｃ４の一方の電極が差動増幅器Ａ２の出力端と接続され、差動増幅器Ａ２の出力端はゼロバイアス（基準電位）と接続され、ホールド容量Ｃ４の他方の電極が差動増幅器Ａ３の反転入力端と接続されると共にホールド容量Ｃ５と接続される。これにより、ホールド容量Ｃ４にあらかじめ充電されていた電圧がホールド容量Ｃ４とホールド容量Ｃ５との容量比（Ｃ４／Ｃ５）に従って増幅されて出力端Ｖｏｕｔから出力される。なお、このホールド容量Ｃ４，Ｃ５の接続状態のことを図５の中では「アンプＢ」と呼び、出力端Ｖｏｕｔからサンプルホールド回路１１のホールド電圧が選択されて出力される状態のことを図５の中では「出力Ｂ」と表記している。
【００４０】
図４に示すように、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時では、サンプリング容量Ｃ１の両方の電極がゼロバイアス（基準電位）に接続される。これにより、サンプリング容量Ｃ１の両方の電極間に印加される電圧がゼロバイアスになる。なお、このサンプリング容量Ｃ１の接続状態のことを図５の中では「リセットＡ」と表記している。
【００４１】
さらに、ホールド容量Ｃ２の一方の電極が差動増幅器Ａ１の出力端と接続されるとともにゼロバイアス（基準電位）に接続される。ホールド容量Ｃ２の他方の電極が差動増幅器Ａ３の反転入力端と接続されると共にホールド容量Ｃ５と接続される。これにより、ホールド容量Ｃ２にあらかじめ充電されていた電圧が、ホールド容量Ｃ２とホールド容量Ｃ５との容量比（Ｃ２／Ｃ５）に応じて増幅されて出力端Ｖｏｕｔから出力される。なお、このホールド容量Ｃ２，Ｃ５の接続状態のことを図５の中では「アンプＡ」と呼び、出力端Ｖｏｕｔからサンプルホールド回路１０のホールド電圧が選択されて出力される状態のことを図５の中では「出力Ａ」と表記している。
【００４２】
また、制御信号φ１がＬｏｗレベル且つ制御信号Φ２がＨｉｇｈレベルの時では、サンプリング容量Ｃ３の一方の電極がゼロバイアス（基準電位）と接続され、サンプリング容量Ｃ３の他方の電極が差動増幅器Ａ２の反転入力端と接続され、ホールド容量Ｃ４の他方の電極が差動増幅器Ａ２の出力端と接続される。これにより、サンプリング容量Ｃ３にあらかじめ充電されていた電圧がサンプリング容量Ｃ３とホールド容量Ｃ４との容量比（Ｃ３／Ｃ４）に応じて増幅されてホールド容量Ｃ４にホールドされる。なお、このホールド容量Ｃ３，Ｃ４の接続状態のことを図５の中では「ホールドＢ」と表記している。
【００４３】
整理すると、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時に、２つの入力端ＶｉｎＡ，ＶｉｎＢそれぞれの信号電圧が同時にサンプリング容量Ｃ１，Ｃ３にサンプリングされる（「サンプルＡ」、「サンプルＢ」）。また、この時、サンプリング容量Ｃ１にサンプリングされた入力端ＶｉｎＡの信号電圧に応じた電圧がホールド容量Ｃ２にホールドされるとともに（「ホールドＡ」）、ホールド容量Ｃ４にホールドされていた電圧に応じた電圧が差動増幅器Ａ３から出力される（「アンプＢ」、「出力Ｂ」）。一方、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時に、サンプリング容量Ｃ１に印加される電圧がゼロバイアスとなり（「リセットＡ」）、ホールド容量Ｃ２にホールドされていた電圧に応じた電圧が差動増幅器Ａ３から出力される（「アンプＡ」）。また、この時、サンプリング容量Ｃ３にあらかじめ充電されていた電圧に応じた電圧がホールド容量Ｃ４にホールドされる（「ホールドＢ」）。
【００４４】
以上説明した本実施の形態１によれば、サンプルホールド回路１０は、制御信号φ１，φ２の論理レベルが切り替わる毎に、サンプリング容量Ｃ１へのサンプリング動作並びにホールド容量Ｃ２へのホールド動作を遂行する期間と、サンプリング容量Ｃ１に蓄積された信号電荷のリセット動作並びにホールド容量Ｃ２からマルチプレクサ回路１２へ信号電荷を転送するアンプ動作とを遂行する期間と、を切り替えている。その一方、サンプルホールド回路１１は、制御信号φ１，φ２の論理レベルが切り替わる毎に、サンプリング容量Ｃ３へのサンプリング動作並びにホールド容量Ｃ４からマルチプレクサ回路１２へ信号電荷を転送するアンプ動作を遂行する期間と、ホールド容量Ｃ４へのホールド動作を遂行する期間と、を切り替えている。このように、サンプルホールド回路１０，１１において２チャンネルの信号を同位相でサンプリングすることが可能となり、また、図９，図１０のように互いに周期の異なる制御信号（φ１，φ２，φ０）を並存させず、互いに同一周期である制御信号φ１，φ２のみに従ってサンプルホールド動作とマルチプレクサ動作とが実行可能であるので、設計の容易化を図ることができる。
【００４５】
また、サンプルホールド回路１０，１１のホールド容量Ｃ１，Ｃ２をマルチプレクサ回路１２のサンプリング容量としても兼用することができる。
【００４６】
また、サンプルホールド回路１０又はサンプルホールド回路１１においてホールド動作が遂行されている期間では、マルチプレクサ回路１２のホールド容量（負荷容量）Ｃ５が該ホールド期間中のサンプルホールド回路１０又はサンプルホールド回路１１の出力端に接続されないので、ローディングフリー技術を採用することができ、低消費電力並びに高速化を実現できる。
【００４７】
また、２つのサンプルホールド回路１０，１１は互いに同一の構成であるので、設計の容易化を実現できるとともに回路の相対性を維持しやすくなる。
（実施の形態２）
［構成例］
図６は、本発明の実施の形態２に係るサンプルホールド回路の構成例を示す回路図である。なお、図６に示すサンプルホールド回路は、図１に示すサンプルホールド回路の構成に対し、制御信号φ０に従ってオンオフするスイッチＳＷ０ａ，ＳＷ０ｂが、図１に示すマルチプレクサ回路１２の差動増幅器Ａ３の反転入力端と出力端とにそれぞれ設けられるように構成されている。
【００４８】
［動作例］
以下では、図７を用いて、図６に示すサンプルホールド回路の動作例を説明する。図７は、図６に示すサンプルホールド回路に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２，φ０の波形図である。
【００４９】
図７に示すとおり、制御信号φ１，φ２は、互いに同期しておらず、ともにＬｏｗレベルとなる期間が発生するように構成されている。また、制御信号φ０は、制御信号φ１，φ２がともにＬｏｗレベルとなる期間、Ｈｉｇｈレベルとなり、制御信号φ１，φ２の一方がＨｉｇｈレベルとなる期間、Ｌｏｗレベルとなるように構成されている。
【００５０】
制御信号φ０がＨｉｇｈレベルとなるとき、ホールド容量Ｃ５の一方の電極と接続された差動増幅器Ａ３の反転入力端がゼロバイアス（基準電位）に接続され、ホールド容量Ｃ５の他方の電極と接続された差動増幅器Ａ３の出力端がゼロバイアス（基準電位）に接続される。これにより、ホールド容量Ｃ５に蓄積された信号電荷がリセット（放電）される。つまり、図５に示される「出力Ａ」と「出力Ｂ」との間に、ホールド容量Ｃ５に蓄積された信号電荷をリセットするためのリセット期間が設けられている。この結果、入力端ＶｉｎＡ，ＶｉｎＢから出力端Ｖｏｕｔまでの信号電荷の転送をより高精度に行えるようになる。
（実施の形態３）
図８は、本発明の実施の形態３に係るサンプルホールド回路の構成例を示す回路図である。
【００５１】
図８に示すサンプルホールド回路は、図６に示す差動増幅器Ａ１，Ａ２，Ａ３を差動入出力型の回路構成にするとともに、容量Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５及びスイッチＳＷ１，ＳＷ２，ＳＷ０を正相側及び逆相側に設けたものである。なお、図８に示す構成の中から制御信号φ０に従ってオンオフするスイッチＳＷ０ａ，ＳＷ０ｂを省略するように構成してもよい。つまり、図１に示すサンプルホールド回路を差動入出力型の回路構成にしてもよい。
【００５２】
図８に示すサンプルホールド回路の動作は、図６に示すサンプルホールド回路と同様の動作である。本実施の形態によれば、差動入力された信号に対してもサンプリング動作、ホールド動作及びアンプ動作をすることができ、実施の形態１、２と同様の効果が得られる。また、正相側回路と逆相側回路とをチップレイアウトとして対称構造にすることで、正相側回路と逆相側回路とを互いに同一のタイミングで動作させることができる。このため、スイッチのフィードスルー（feed through）に伴う誤差が発生した場合でも、正相側回路と逆相側回路との間で該誤差を相殺でき、より高精度化を図ることができる。
【００５３】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００５４】
本発明のサンプルホールド回路は、低消費電力化、高速化且つ少回路面積化を実現可能な構成となっており、今後、アナログ回路やデジタル回路を同一チップ上に混載させるミックスドシグナル回路などで多用され得る、マルチプレクサ回路やそれを用いたアナログ／デジタル変換器などを実現していく上で有用である。
【符号の説明】
【００５５】
１０，３０・・・サンプルホールド回路（第１のサンプルホールド回路）
１１，４０・・・サンプルホールド回路（第２のサンプルホールド回路）
１２，５０・・・マルチプレクサ回路
Ａ１・・・差動増幅器（第１の差動増幅器）
Ａ２・・・差動増幅器（第２の差動増幅器）
Ａ３・・・差動増幅器（第３の差動増幅器）
Ｃ１，Ｃ３・・・サンプリング容量
Ｃ２，Ｃ４・・・ホールド容量（第１のホールド容量）
Ｃ５・・・ホールド容量（第２のホールド容量）
φ１・・・制御信号（第１の制御信号）
φ２・・・制御信号（第２の制御信号）
φ３・・・制御信号（第３の制御信号）
ＳＷ１・・・制御信号φ１に従ってオンオフするスイッチ
ＳＷ２・・・制御信号φ２に従ってオンオフするスイッチ
ＳＷ０・・・制御信号φ３に従ってオンオフするスイッチ
【技術分野】
【０００１】
本発明は、複数チャンネルの信号をサンプリング及びホールドするマルチチャンネル対応のサンプルホールド回路に係るものであり、特に、複数チャンネルの信号を多重化するマルチプレクサ機能を具備したサンプルホールド回路に関する。
【背景技術】
【０００２】
従来、サンプルホールド回路においてサンプリング及びホールドされた複数チャンネルの信号を多重化する（時系列に順次出力する）ためには、複数チャンネル毎にサンプリング及びホールド用の容量を設けておき、任意の一つの容量がサンプリングしている時にその他の容量をホールド状態とし、それらのホールド状態の容量の中から出力対象を選択する手法が一般的に採用されている。
【０００３】
図９は、特許文献１と同様の構成を備えた従来のサンプルホールド回路の構成を示した図である。図９に示すサンプルホールド回路は、互いに位相反転した相補的な制御信号φ１，φ２に従って２チャンネルの信号がサンプルホールドされる機能と、制御信号φ３に従ってサンプルホールドされた２チャンネルの信号の出力を多重化するマルチプレクサ機能と、を実現するように構成されている。
【０００４】
図９に示すサンプルホールド回路の動作を、図１０に示す制御信号φ１，φ２，φ３の波形図を用いて説明する。
【０００５】
サンプルホールド回路２０，２１に設けられた各スイッチは制御信号φ１，φ２に従ってオン、オフされる。なお、制御信号φ１の周期は制御信号φ３の周期の２倍であり、制御信号φ２は制御信号φ１の位相を反転させて得られた信号である。また、各スイッチは制御信号φ１，φ２がＨｉｇｈレベルでオンになるように構成されている。図９は、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの状態を表している。
【０００６】
まず、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時、サンプルホールド回路２０において、容量Ｃ１の一方の電極が一方の入力端ＶｉｎＡに接続されるので、この一方の入力端ＶｉｎＡの信号電圧が容量Ｃ１にサンプリングされる。この容量Ｃ１の状態が図１０の中で「サンプルＡ」と表記されている。これと同時に、容量Ｃ２が差動増幅器Ａ１の負帰還経路上に帰還素子として接続され、容量Ｃ２にホールド（充電保持）されていた電圧が出力端Ｖｏｕｔから出力可能な状態となる。この容量Ｃ２の状態が図１０の中で「ホールドＡ」と表記されている。
【０００７】
また、サンプルホールド回路２１において、容量Ｃ３の一方の電極が他方の入力端ＶｉｎＢに接続され、この他方の入力端ＶｉｎＢの信号電圧が容量Ｃ３にサンプリングされる。この容量Ｃ３の状態が図１０の中で「サンプルＢ」と表記されている。これと同時に、容量Ｃ４が差動増幅器Ａ２の負帰還経路上に帰還素子として接続され、容量Ｃ４にホールドされていた電圧が出力端Ｖｏｕｔから出力可能な状態となる。この容量Ｃ４の状態が図１０の中で「ホールドＢ」と表記されている。
【０００８】
なお、制御信号φ３がＨｉｇｈレベルの時にはサンプルホールド回路２０の容量Ｃ２にホールドされていた電圧が出力信号として選択され、制御信号φ３がＬｏｗレベルの時にはサンプルホールド回路２１の容量Ｃ４にホールドされていた電圧が出力信号として選択される。
【０００９】
一方、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時、サンプルホールド回路２０において、容量Ｃ２の一方の電極が一方の入力端ＶｉｎＡに接続され、この一方の入力端ＶｉｎＡの信号電圧が容量Ｃ２にサンプリングされる。この容量Ｃ２の状態が図１０の中で「サンプルＡ」と表記されている。これと同時に、容量Ｃ１が差動増幅器Ａ１の負帰還経路上に帰還素子として接続され、容量Ｃ１にホールドされていた電圧が出力される。この容量Ｃ１の状態が図１０の中で「ホールドＡ」と表記されている。
【００１０】
また、サンプルホールド回路２１において、容量Ｃ４の一方の電極が他方の入力端ＶｉｎＢに接続され、この他方の入力端ＶｉｎＢの信号電圧が容量Ｃ４にサンプリングされる。この容量Ｃ４の状態が図１０の中で「サンプルＢ」と表記されている。これと同時に、容量Ｃ３が差動増幅器Ａ２の負帰還経路上に帰還素子として接続され、容量Ｃ３にホールドされていた電圧が出力される。この容量Ｃ３の状態が図１０の中で「ホールドＢ」と表記されている。
【００１１】
なお、制御信号φ３がＨｉｇｈレベルの時にはサンプルホールド回路２０の容量Ｃ１にホールドされていた電圧が出力信号として選択され、制御信号φ３がＬｏｗレベルの時にはサンプルホールド回路２１の容量Ｃ３にホールドされていた電圧が出力信号として選択される。
【００１２】
以上の動作が繰り返されて、入力端ＶｉｎＡ，ＶｉｎＢそれぞれの信号電圧が制御信号φ１，φ２に従って容量Ｃ１，Ｃ３又は容量Ｃ２，Ｃ４に同タイミングでサンプリングされるとともに、制御信号φ３に従って入力端ＶｉｎＡ，ＶｉｎＢそれぞれの信号の多重化が行われる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平８−２７３３８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、図９に示すサンプルホールド回路の構成によれば、互いに位相反転した５０％デューティの制御信号φ１，φ２と、制御信号φ１，φ２と同期しており且つ制御信号φ１，φ２の２倍の周波数を持つ５０％デューディの制御信号φ３とが、サンプリング動作及びホールド動作に使用されているが、このような制御信号φ１，φ２，φ３の設計やタイミング調整は困難である。
【００１５】
また、図１０の波形図に示すとおり、容量Ｃ１，Ｃ３又は容量Ｃ２，Ｃ４のホールド期間（制御信号φ１，φ２の半周期）において、該ホールド期間のうち先の期間（制御信号φ３がＨｉｇｈレベルの期間）で一方のサンプルホールド回路２０のホールド電圧が選択され、該ホールド期間のうち後の期間（制御信号φ３がＬｏｗレベルの期間）で他方のサンプルホールド回路２１のホールド電圧が選択される。このことから、サンプルホールド回路２０の出力のセトリング（settling）特性（整定特性）の影響を受けて、ホールド期間のうちの前の期間と後の期間との境い目で出力誤差が生じるという問題がある。なお、このような出力セトリング特性の影響を回避するためには、サンプリングホールド回路２０，２１において出力負荷を駆動するための能力を十分大きくする必要があるが、回路規模が増大するという別の問題が生じる。
【００１６】
本発明は、このような課題を解決するためになされたものであり、サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を簡易に且つ適切に実現することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明のある形態（aspect）に係るサンプルホールド回路は、第１の入力端、第２の入力端及び出力端と、前記第１の入力端に対応した第１のサンプルホールド回路と、前記第２の入力端に対応した第２のサンプルホールド回路と、前記第１のサンプルホールド回路の出力又は前記第２のサンプルホールド回路の出力を選択して前記出力端に向けて出力するマルチプレクサ回路と、を備え、前記第１のサンプルホールド回路は、非反転入力端が基準電位に接続された第１の差動増幅器と、前記第１の入力端と前記第１の差動増幅器の反転入力端との間に順に接続された第１の制御信号に従ってオンオフするスイッチ及び第１のサンプリング容量と、前記第１の差動増幅器の出力端と反転入力端との間に順に接続された第１のホールド容量及び前記第１の制御信号に従ってオンオフするスイッチと、前記第１のサンプリング容量の両電極及び前記第１の差動増幅器の出力端と基準電位との間にそれぞれ接続された前記第１の制御信号を位相反転させた第２の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記第２のサンプルホールド回路は、非反転入力端が基準電位に接続された第２の差動増幅器と、前記第２の入力端と前記第２の差動増幅器の反転入力端との間に順に接続された前記第１の制御信号に従ってオンオフするスイッチ及び第２のサンプリング容量と、前記第２の差動増幅器の出力端と反転入力端との間に順に接続された第２のホールド容量及び前記第２の制御信号に従ってオンオフするスイッチと、前記第２のサンプリング容量の前記第２の入力端側の電極と基準電位との間に接続された前記第２の制御信号に従ってオンオフするバイアス用スイッチと、前記第２のサンプリング容量の前記第２の差動増幅器の反転入力端側の電極及び前記第２の差動増幅器の出力端と基準電位との間に接続された前記第１の制御信号に従ってオンオフするバイアス用スイッチと、を備え、前記マルチプレクサ回路は、非反転入力端が基準電位に接続された第３の差動増幅器と、前記第１のサンプルホールド容量の前記第１の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第２の制御信号に従ってオンオフするスイッチと、前記第２のサンプルホールド容量の前記第２の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第１の制御信号に従ってオンオフするスイッチと、前記第３の差動増幅器の出力端と反転入力端との間に接続された第３のホールド容量と、を備えるものである。
【００１８】
この構成によれば、第１のサンプルホールド回路は、第１，第２の制御信号の論理レベルが切り替わる毎に、第１のサンプリング容量へのサンプリング動作並びに第１のホールド容量へのホールド動作を遂行する期間と、第１のサンプリング容量に蓄積された信号電荷のリセット動作並びに第１のホールド容量からマルチプレクサ回路へ信号電荷を転送するアンプ動作とを遂行する期間と、を切り替えている。その一方、第２のサンプルホールド回路は、第１，第２の制御信号の論理レベルが切り替わる毎に、第２のサンプリング容量へのサンプリング動作並びに第２のホールド容量からマルチプレクサ回路へ信号電荷を転送するアンプ動作を遂行する期間と、第２のホールド容量へのホールド動作を遂行する期間と、を切り替えている。このように、２チャンネル分の信号を同位相のタイミングで第１のサンプルホールド回路及び第２のサンプルホールド回路においてサンプリングすることが可能となり、また、互いに周期の異なる制御信号を必要とはせず、互いに同一周期である第１，第２の制御信号のみに従ってサンプルホールド動作とマルチプレクサ動作とが実行可能であるので、設計の容易化を図ることができる。
【００１９】
また、第１，第２のサンプルホールド回路の第１，第２のホールド容量をマルチプレクサ回路のサンプリング容量としても兼用することができる。
【００２０】
また、第１のサンプルホールド回路又は第２のサンプルホールド回路においてホールド動作が遂行されている期間では、マルチプレクサ回路の第２のホールド容量（負荷容量）が該ホールド期間中の第１のサンプルホールド回路又は第２のサンプルホールド回路の出力端に接続されないので、ローディングフリー技術を採用することができ、低消費電力並びに高速化を実現できる。
【００２１】
また、第１，第２のサンプルホールド回路は互いに同一の構成であるので、設計の容易化を実現できるとともに、回路の相対性を維持できる。
【００２２】
前記サンプルホールド回路において、前記第３の差動増幅器の反転入力端及び出力端と基準電位との間にそれぞれ接続された第３の制御信号に従ってオンオフするバイアス用スイッチを備え、前記第１の制御信号及び前記第２の制御信号は、互いに同期しておらず、ともにＬｏｗレベルとなる期間が発生するように構成され、前記第３の制御信号は、前記第１の制御信号及び前記第２の制御信号がともにＬｏｗレベルとなる期間、Ｈｉｇｈレベルとなり、前記第１の制御信号及び前記第２の制御信号の一方がＨｉｇｈレベルとなる期間、Ｌｏｗレベルとなるように構成されている、としてもよい。
【００２３】
この構成によれば、第１，第２のサンプルホールド回路の出力を多重化する際に、第１，第２のサンプルホールド回路の出力が切り替わるタイミングで、マルチプレクサ回路の第３のホールド容量及び第３の差動増幅器の入出力をゼロバイアスに一度リセットする期間を設定することができ、より高精度に第１，第２のホールド容量からマルチプレクサ回路に信号電荷を転送することができる。
【００２４】
前記サンプルホールド回路において、前記第１の入力端、前記第２の入力端がそれぞれ差動入力端であり、前記出力端が差動出力端であり、前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器が差動入出力型の差動増幅器であり、前記第１のサンプルホールド回路、前記第２のサンプルホールド回路及び前記マルチプレクサ回路が、前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器以外の構成要素を正相側及び逆相側それぞれに設けるように構成されている、としてもよい。
【００２５】
この構成によれば、差動入力信号を対象としたサンプリング動作、ホールド動作、及びアンプ動作が可能となる。また、サンプルホールド回路の正相側と逆相側の回路構成を完全対称にすることで、各スイッチの切り替わり時などに発生するフィードスルーなどのオフセットによる誤差を低減できるため、さらに高精度なサンプルホールド回路を実現できる。
【発明の効果】
【００２６】
本発明によれば、サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を簡易に且つ適切に実現する互いに位相が反転した２相信号のみでサンプルホールド機能とマルチプレクサ機能とを実現することができる。
【図面の簡単な説明】
【００２７】
【図１】図１は本発明の実施の形態１に係るサンプルホールド回路の構成例を示した回路図である。
【図２】図２は図１に示すサンプルホールド回路に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２の波形図である。
【図３】図３は制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時の各構成要素間の接続状態を表した等価回路図である。
【図４】図４は制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時の各構成要素間の接続状態を表した等価回路図である。
【図５】図５は図１に示すサンプルホールド回路の動作例を示す波形図及び状態遷移図である。
【図６】図６は、本発明の実施の形態２に係るサンプルホールド回路の構成例を示す回路図である。
【図７】図７は図６に示すサンプルホールド回路に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２，φ０の波形図である。
【図８】図８は本発明の実施の形態３に係るサンプルホールド回路の構成例を示す回路図である。
【図９】図９は２チャンネルの信号を同じタイミングでサンプルホールドする機能と、２チャンネルの信号の出力を多重化するマルチプレクサ機能と、を実現するように構成された従来のサンプルホールド回路の構成を示した図である。
【図１０】図１０は図９に示す従来のサンプルホールド回路の動作例を示す波形図及び状態遷移図である。
【発明を実施するための形態】
【００２８】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
（実施の形態１）
［構成例］
図１は本発明の実施の形態１に係るサンプルホールド回路の構成例を示した回路図である。
【００２９】
図１に示すサンプルホールド回路は、サンプリング周期が互いに設定された互いに位相が反転した２相信号（制御信号φ１，φ２）のみでサンプルホールド動作とマルチプレクサ動作とが行われるように構成されている。
【００３０】
図１に示すサンプルホールド回路は、２チャンネルの信号がそれぞれ入力される入力端ＶｉｎＡ，ＶｉｎＢと、２チャンネルの信号が多重化されて出力される出力端Ｖｏｕｔと、２チャンネルの信号にそれぞれに対応したサンプルホールド回路１０，１１と、サンプルホールド回路１０，１１の出力を選択して出力端Ｖｏｕｔに向けて出力するマルチプレクサ回路１２と、を備えている。なお、以下では基準電位を付与する基準電位源として基準電位を例示するが、基準電位は任意の電位とすることができる。また、本明細書及び請求の範囲において、スイッチは、スイッチ素子と複数の接点を有するスイッチ素子の個々の接点との双方を意味する。
【００３１】
サンプルホールド回路１０は、非反転入力端が基準電位に接続された差動増幅器Ａ１と、入力端ＶｉｎＡと差動増幅器Ａ１の反転入力端との間に入力端ＶｉｎＡから反転入力端に向かって順に接続された、制御信号φ１に従ってオンオフするスイッチＳＷ１ａ及びサンプリング容量Ｃ１と、差動増幅器Ａ１の出力端と反転入力端との間に当該出力端から反転入力端に向かって順に接続された、ホールド容量Ｃ２及び制御信号φ１に従ってオンオフするスイッチＳＷ１ｂと、サンプリング容量Ｃ１の両電極及び差動増幅器Ａ１の出力端と基準電位との間にそれぞれ接続された制御信号φ１を位相反転させた制御信号φ２に従ってオンオフするバイアス用スイッチ（ＳＷ２ａ，ＳＷ２ｂ，ＳＷ２ｃ）と、を備えている。本実施の形態では、スイッチ（ＳＷ１ａ，ＳＷ１ｂ）は制御信号φ１がＨｉｇｈレベルの期間にオンし、スイッチ（ＳＷ２ａ，ＳＷ２ｂ，ＳＷ２ｃ）は制御信号φ２がＨｉｇｈレベルの期間にオンするものとする。
【００３２】
サンプルホールド回路１１も同様に、非反転入力端が基準電位に接続された差動増幅器Ａ２と、入力端ＶｉｎＢと差動増幅器Ａ２の反転入力端との間に入力端ＶｉｎＢから当該反転入力端に向かって順に接続された、制御信号φ１に従ってオンオフするスイッチＳＷ１ｃ及びサンプリング容量Ｃ３と、差動増幅器Ａ２の出力端と反転入力端との間に当該出力端から反転入力端に向かって順に接続された、ホールド容量Ｃ４及び制御信号φ２に従ってオンオフするスイッチＳＷ２ｆと、サンプリング容量Ｃ３の入力端ＶｉｎＢ側の電極に接続された制御信号φ２に従ってオンオフするバイアス用スイッチＳＷ２ｅと、サンプリング容量Ｃ３の差動増幅器Ａ２の反転入力端側の電極及び差動増幅器Ａ２の出力端と基準電位との間にそれぞれ接続された制御信号φ１に従ってオンオフするバイアス用スイッチ（ＳＷ１ｄ，ＳＷ１ｅ）と、を備えている。本実施の形態では、スイッチ（ＳＷ１ｃ，ＳＷ１ｄ、ＳＷ１ｅ）は制御信号φ１がＨｉｇｈレベルの期間にオンし、スイッチ（ＳＷ２ｅ，ＳＷ２ｆ）は制御信号φ２がＨｉｇｈレベルの期間にオンするものとする。
【００３３】
マルチプレクサ回路１２は、サンプルホールド回路１０，１１それぞれのホールド電圧を多重化するためのスイッチ（ＳＷ２ｄ，ＳＷ１ｆ）、差動増幅器Ａ３及びホールド容量Ｃ５で構成されたマルチプレクサ回路１２と、を備えている。具体的には、差動増幅器Ａ３の反転入力端にはサンプルホールド回路１０，１１の各出力がそれぞれスイッチ（ＳＷ２ｄ，ＳＷ１ｆ）を介して共通に接続されており、差動増幅器Ａ３の出力端と反転入力端との間にホールド容量Ｃ５が接続されている。
［動作例］
以下、図２乃至図５を用いて、図１に示すサンプルホールド回路の動作例を説明する。
【００３４】
図２は、図１に示すサンプルホールド回路１０，１１に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２の波形図である。図３は、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時の各構成要素間の接続状態を表した等価回路図である。図４は、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時の各構成要素間の接続状態を表した等価回路図である。図５は図１に示すサンプルホールド回路の動作例を示す波形図及び状態遷移図である。
【００３５】
図３に示すように、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時では、サンプリング容量Ｃ１の一方の電極が入力端ＶｉｎＡと接続され、サンプリング容量Ｃ１の他方の電極が差動増幅器Ａ１の反転入力端と接続される。これにより、入力端ＶｉｎＡの信号電圧がサンプリング容量Ｃ１に印加可能な状態となる。なお、このサンプリング容量Ｃ１の接続状態のことを図５の中では「サンプルＡ」と表記している。
【００３６】
さらに、ホールド容量Ｃ２の一方の電極が差動増幅器Ａ１の出力端と接続され、ホールド容量Ｃ２の他方の電極が差動増幅器Ａ１の反転入力端と接続される。これにより、ホールド容量Ｃ２に充電される信号電荷を保持可能な状態となる。なお、このホールド容量Ｃ２の接続状態のことを図５の中では「ホールドＡ」と表記している。
【００３７】
つまり、「サンプルＡ」及び「ホールドＡ」の期間では、入力端ＶｉｎＡの信号電圧がサンプリング容量Ｃ１とホールド容量Ｃ２との容量比（Ｃ１／Ｃ２）に従って増幅されるとともに、この増幅された信号電圧に応じてホールド容量Ｃ２にホールドされることになる。
【００３８】
また、制御信号Φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時では、サンプリング容量Ｃ３の一方の電極が入力端ＶｉｎＢと接続され、サンプリング容量Ｃ３の他方の電極が差動増幅器Ａ２の反転入力端と接続され、差動増幅器Ａ２の反転入力端はゼロバイアス（基準電位）と接続される。これにより、入力端ＶｉｎＢの信号電圧がサンプリング容量Ｃ３に印加可能な状態となる。なお、このサンプリング容量Ｃ３の接続状態のことを図５の中では「サンプルＢ」と表記している。
【００３９】
さらに、ホールド容量Ｃ４の一方の電極が差動増幅器Ａ２の出力端と接続され、差動増幅器Ａ２の出力端はゼロバイアス（基準電位）と接続され、ホールド容量Ｃ４の他方の電極が差動増幅器Ａ３の反転入力端と接続されると共にホールド容量Ｃ５と接続される。これにより、ホールド容量Ｃ４にあらかじめ充電されていた電圧がホールド容量Ｃ４とホールド容量Ｃ５との容量比（Ｃ４／Ｃ５）に従って増幅されて出力端Ｖｏｕｔから出力される。なお、このホールド容量Ｃ４，Ｃ５の接続状態のことを図５の中では「アンプＢ」と呼び、出力端Ｖｏｕｔからサンプルホールド回路１１のホールド電圧が選択されて出力される状態のことを図５の中では「出力Ｂ」と表記している。
【００４０】
図４に示すように、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時では、サンプリング容量Ｃ１の両方の電極がゼロバイアス（基準電位）に接続される。これにより、サンプリング容量Ｃ１の両方の電極間に印加される電圧がゼロバイアスになる。なお、このサンプリング容量Ｃ１の接続状態のことを図５の中では「リセットＡ」と表記している。
【００４１】
さらに、ホールド容量Ｃ２の一方の電極が差動増幅器Ａ１の出力端と接続されるとともにゼロバイアス（基準電位）に接続される。ホールド容量Ｃ２の他方の電極が差動増幅器Ａ３の反転入力端と接続されると共にホールド容量Ｃ５と接続される。これにより、ホールド容量Ｃ２にあらかじめ充電されていた電圧が、ホールド容量Ｃ２とホールド容量Ｃ５との容量比（Ｃ２／Ｃ５）に応じて増幅されて出力端Ｖｏｕｔから出力される。なお、このホールド容量Ｃ２，Ｃ５の接続状態のことを図５の中では「アンプＡ」と呼び、出力端Ｖｏｕｔからサンプルホールド回路１０のホールド電圧が選択されて出力される状態のことを図５の中では「出力Ａ」と表記している。
【００４２】
また、制御信号φ１がＬｏｗレベル且つ制御信号Φ２がＨｉｇｈレベルの時では、サンプリング容量Ｃ３の一方の電極がゼロバイアス（基準電位）と接続され、サンプリング容量Ｃ３の他方の電極が差動増幅器Ａ２の反転入力端と接続され、ホールド容量Ｃ４の他方の電極が差動増幅器Ａ２の出力端と接続される。これにより、サンプリング容量Ｃ３にあらかじめ充電されていた電圧がサンプリング容量Ｃ３とホールド容量Ｃ４との容量比（Ｃ３／Ｃ４）に応じて増幅されてホールド容量Ｃ４にホールドされる。なお、このホールド容量Ｃ３，Ｃ４の接続状態のことを図５の中では「ホールドＢ」と表記している。
【００４３】
整理すると、制御信号φ１がＨｉｇｈレベル且つ制御信号φ２がＬｏｗレベルの時に、２つの入力端ＶｉｎＡ，ＶｉｎＢそれぞれの信号電圧が同時にサンプリング容量Ｃ１，Ｃ３にサンプリングされる（「サンプルＡ」、「サンプルＢ」）。また、この時、サンプリング容量Ｃ１にサンプリングされた入力端ＶｉｎＡの信号電圧に応じた電圧がホールド容量Ｃ２にホールドされるとともに（「ホールドＡ」）、ホールド容量Ｃ４にホールドされていた電圧に応じた電圧が差動増幅器Ａ３から出力される（「アンプＢ」、「出力Ｂ」）。一方、制御信号φ１がＬｏｗレベル且つ制御信号φ２がＨｉｇｈレベルの時に、サンプリング容量Ｃ１に印加される電圧がゼロバイアスとなり（「リセットＡ」）、ホールド容量Ｃ２にホールドされていた電圧に応じた電圧が差動増幅器Ａ３から出力される（「アンプＡ」）。また、この時、サンプリング容量Ｃ３にあらかじめ充電されていた電圧に応じた電圧がホールド容量Ｃ４にホールドされる（「ホールドＢ」）。
【００４４】
以上説明した本実施の形態１によれば、サンプルホールド回路１０は、制御信号φ１，φ２の論理レベルが切り替わる毎に、サンプリング容量Ｃ１へのサンプリング動作並びにホールド容量Ｃ２へのホールド動作を遂行する期間と、サンプリング容量Ｃ１に蓄積された信号電荷のリセット動作並びにホールド容量Ｃ２からマルチプレクサ回路１２へ信号電荷を転送するアンプ動作とを遂行する期間と、を切り替えている。その一方、サンプルホールド回路１１は、制御信号φ１，φ２の論理レベルが切り替わる毎に、サンプリング容量Ｃ３へのサンプリング動作並びにホールド容量Ｃ４からマルチプレクサ回路１２へ信号電荷を転送するアンプ動作を遂行する期間と、ホールド容量Ｃ４へのホールド動作を遂行する期間と、を切り替えている。このように、サンプルホールド回路１０，１１において２チャンネルの信号を同位相でサンプリングすることが可能となり、また、図９，図１０のように互いに周期の異なる制御信号（φ１，φ２，φ０）を並存させず、互いに同一周期である制御信号φ１，φ２のみに従ってサンプルホールド動作とマルチプレクサ動作とが実行可能であるので、設計の容易化を図ることができる。
【００４５】
また、サンプルホールド回路１０，１１のホールド容量Ｃ１，Ｃ２をマルチプレクサ回路１２のサンプリング容量としても兼用することができる。
【００４６】
また、サンプルホールド回路１０又はサンプルホールド回路１１においてホールド動作が遂行されている期間では、マルチプレクサ回路１２のホールド容量（負荷容量）Ｃ５が該ホールド期間中のサンプルホールド回路１０又はサンプルホールド回路１１の出力端に接続されないので、ローディングフリー技術を採用することができ、低消費電力並びに高速化を実現できる。
【００４７】
また、２つのサンプルホールド回路１０，１１は互いに同一の構成であるので、設計の容易化を実現できるとともに回路の相対性を維持しやすくなる。
（実施の形態２）
［構成例］
図６は、本発明の実施の形態２に係るサンプルホールド回路の構成例を示す回路図である。なお、図６に示すサンプルホールド回路は、図１に示すサンプルホールド回路の構成に対し、制御信号φ０に従ってオンオフするスイッチＳＷ０ａ，ＳＷ０ｂが、図１に示すマルチプレクサ回路１２の差動増幅器Ａ３の反転入力端と出力端とにそれぞれ設けられるように構成されている。
【００４８】
［動作例］
以下では、図７を用いて、図６に示すサンプルホールド回路の動作例を説明する。図７は、図６に示すサンプルホールド回路に設けられた各スイッチのオンオフを制御する制御信号φ１，φ２，φ０の波形図である。
【００４９】
図７に示すとおり、制御信号φ１，φ２は、互いに同期しておらず、ともにＬｏｗレベルとなる期間が発生するように構成されている。また、制御信号φ０は、制御信号φ１，φ２がともにＬｏｗレベルとなる期間、Ｈｉｇｈレベルとなり、制御信号φ１，φ２の一方がＨｉｇｈレベルとなる期間、Ｌｏｗレベルとなるように構成されている。
【００５０】
制御信号φ０がＨｉｇｈレベルとなるとき、ホールド容量Ｃ５の一方の電極と接続された差動増幅器Ａ３の反転入力端がゼロバイアス（基準電位）に接続され、ホールド容量Ｃ５の他方の電極と接続された差動増幅器Ａ３の出力端がゼロバイアス（基準電位）に接続される。これにより、ホールド容量Ｃ５に蓄積された信号電荷がリセット（放電）される。つまり、図５に示される「出力Ａ」と「出力Ｂ」との間に、ホールド容量Ｃ５に蓄積された信号電荷をリセットするためのリセット期間が設けられている。この結果、入力端ＶｉｎＡ，ＶｉｎＢから出力端Ｖｏｕｔまでの信号電荷の転送をより高精度に行えるようになる。
（実施の形態３）
図８は、本発明の実施の形態３に係るサンプルホールド回路の構成例を示す回路図である。
【００５１】
図８に示すサンプルホールド回路は、図６に示す差動増幅器Ａ１，Ａ２，Ａ３を差動入出力型の回路構成にするとともに、容量Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５及びスイッチＳＷ１，ＳＷ２，ＳＷ０を正相側及び逆相側に設けたものである。なお、図８に示す構成の中から制御信号φ０に従ってオンオフするスイッチＳＷ０ａ，ＳＷ０ｂを省略するように構成してもよい。つまり、図１に示すサンプルホールド回路を差動入出力型の回路構成にしてもよい。
【００５２】
図８に示すサンプルホールド回路の動作は、図６に示すサンプルホールド回路と同様の動作である。本実施の形態によれば、差動入力された信号に対してもサンプリング動作、ホールド動作及びアンプ動作をすることができ、実施の形態１、２と同様の効果が得られる。また、正相側回路と逆相側回路とをチップレイアウトとして対称構造にすることで、正相側回路と逆相側回路とを互いに同一のタイミングで動作させることができる。このため、スイッチのフィードスルー（feed through）に伴う誤差が発生した場合でも、正相側回路と逆相側回路との間で該誤差を相殺でき、より高精度化を図ることができる。
【００５３】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００５４】
本発明のサンプルホールド回路は、低消費電力化、高速化且つ少回路面積化を実現可能な構成となっており、今後、アナログ回路やデジタル回路を同一チップ上に混載させるミックスドシグナル回路などで多用され得る、マルチプレクサ回路やそれを用いたアナログ／デジタル変換器などを実現していく上で有用である。
【符号の説明】
【００５５】
１０，３０・・・サンプルホールド回路（第１のサンプルホールド回路）
１１，４０・・・サンプルホールド回路（第２のサンプルホールド回路）
１２，５０・・・マルチプレクサ回路
Ａ１・・・差動増幅器（第１の差動増幅器）
Ａ２・・・差動増幅器（第２の差動増幅器）
Ａ３・・・差動増幅器（第３の差動増幅器）
Ｃ１，Ｃ３・・・サンプリング容量
Ｃ２，Ｃ４・・・ホールド容量（第１のホールド容量）
Ｃ５・・・ホールド容量（第２のホールド容量）
φ１・・・制御信号（第１の制御信号）
φ２・・・制御信号（第２の制御信号）
φ３・・・制御信号（第３の制御信号）
ＳＷ１・・・制御信号φ１に従ってオンオフするスイッチ
ＳＷ２・・・制御信号φ２に従ってオンオフするスイッチ
ＳＷ０・・・制御信号φ３に従ってオンオフするスイッチ
【特許請求の範囲】
【請求項１】
第１の入力端、第２の入力端及び出力端と、
前記第１の入力端に対応した第１のサンプルホールド回路と、
前記第２の入力端に対応した第２のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力又は前記第２のサンプルホールド回路の出力を選択して前記出力端に向けて出力するマルチプレクサ回路と、を備え、
前記第１のサンプルホールド回路は、
非反転入力端が基準電位に接続された第１の差動増幅器と、
前記第１の入力端と前記第１の差動増幅器の反転入力端との間に順に接続された第１の制御信号に従ってオンオフするスイッチ及び第１のサンプリング容量と、
前記第１の差動増幅器の出力端と反転入力端との間に順に接続された第１のホールド容量及び前記第１の制御信号に従ってオンオフするスイッチと、
前記第１のサンプリング容量の両電極及び前記第１の差動増幅器の出力端と基準電位との間にそれぞれ接続された前記第１の制御信号を位相反転させた第２の制御信号に従ってオンオフするバイアス用スイッチと、を備え、
前記第２のサンプルホールド回路は、
非反転入力端が基準電位に接続された第２の差動増幅器と、
前記第２の入力端と前記第２の差動増幅器の反転入力端との間に順に接続された前記第１の制御信号に従ってオンオフするスイッチ及び第２のサンプリング容量と、
前記第２の差動増幅器の出力端と反転入力端との間に順に接続された第２のホールド容量及び前記第２の制御信号に従ってオンオフするスイッチと、
前記第２のサンプリング容量の前記第２の入力端側の電極と基準電位との間に接続された前記第２の制御信号に従ってオンオフするバイアス用スイッチと、
前記第２のサンプリング容量の前記第２の差動増幅器の反転入力端側の電極及び前記第２の差動増幅器の出力端と基準電位との間に接続された前記第１の制御信号に従ってオンオフするバイアス用スイッチと、を備え、
前記マルチプレクサ回路は、
非反転入力端が基準電位に接続された第３の差動増幅器と、
前記第１のサンプルホールド容量の前記第１の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第２の制御信号に従ってオンオフするスイッチと、
前記第２のサンプルホールド容量の前記第２の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第１の制御信号に従ってオンオフするスイッチと、
前記第３の差動増幅器の出力端と反転入力端との間に接続された第３のホールド容量と、を備えるサンプルホールド回路。
【請求項２】
前記第３の差動増幅器の反転入力端及び出力端と基準電位との間にそれぞれ接続された第３の制御信号に従ってオンオフするバイアス用スイッチを備え、
前記第１の制御信号及び前記第２の制御信号は、互いに同期しておらず、ともにＬｏｗレベルとなる期間が発生するように構成され、
前記第３の制御信号は、前記第１の制御信号及び前記第２の制御信号がともにＬｏｗレベルとなる期間、Ｈｉｇｈレベルとなり、前記第１の制御信号及び前記第２の制御信号の一方がＨｉｇｈレベルとなる期間、Ｌｏｗレベルとなるように構成されている、請求項１に記載のサンプルホールド回路。
【請求項３】
前記第１の入力端、前記第２の入力端がそれぞれ差動入力端であり、
前記出力端が差動出力端であり、
前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器が差動入出力型の差動増幅器であり、
前記第１のサンプルホールド回路、前記第２のサンプルホールド回路及び前記マルチプレクサ回路が、前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器以外の構成要素を正相側及び逆相側それぞれに設けるように構成されている、請求項１又は２に記載のサンプルホールド回路。
【請求項１】
第１の入力端、第２の入力端及び出力端と、
前記第１の入力端に対応した第１のサンプルホールド回路と、
前記第２の入力端に対応した第２のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力又は前記第２のサンプルホールド回路の出力を選択して前記出力端に向けて出力するマルチプレクサ回路と、を備え、
前記第１のサンプルホールド回路は、
非反転入力端が基準電位に接続された第１の差動増幅器と、
前記第１の入力端と前記第１の差動増幅器の反転入力端との間に順に接続された第１の制御信号に従ってオンオフするスイッチ及び第１のサンプリング容量と、
前記第１の差動増幅器の出力端と反転入力端との間に順に接続された第１のホールド容量及び前記第１の制御信号に従ってオンオフするスイッチと、
前記第１のサンプリング容量の両電極及び前記第１の差動増幅器の出力端と基準電位との間にそれぞれ接続された前記第１の制御信号を位相反転させた第２の制御信号に従ってオンオフするバイアス用スイッチと、を備え、
前記第２のサンプルホールド回路は、
非反転入力端が基準電位に接続された第２の差動増幅器と、
前記第２の入力端と前記第２の差動増幅器の反転入力端との間に順に接続された前記第１の制御信号に従ってオンオフするスイッチ及び第２のサンプリング容量と、
前記第２の差動増幅器の出力端と反転入力端との間に順に接続された第２のホールド容量及び前記第２の制御信号に従ってオンオフするスイッチと、
前記第２のサンプリング容量の前記第２の入力端側の電極と基準電位との間に接続された前記第２の制御信号に従ってオンオフするバイアス用スイッチと、
前記第２のサンプリング容量の前記第２の差動増幅器の反転入力端側の電極及び前記第２の差動増幅器の出力端と基準電位との間に接続された前記第１の制御信号に従ってオンオフするバイアス用スイッチと、を備え、
前記マルチプレクサ回路は、
非反転入力端が基準電位に接続された第３の差動増幅器と、
前記第１のサンプルホールド容量の前記第１の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第２の制御信号に従ってオンオフするスイッチと、
前記第２のサンプルホールド容量の前記第２の差動増幅器の出力端と反対側の電極と前記第３の差動増幅器の反転入力端との間に接続された前記第１の制御信号に従ってオンオフするスイッチと、
前記第３の差動増幅器の出力端と反転入力端との間に接続された第３のホールド容量と、を備えるサンプルホールド回路。
【請求項２】
前記第３の差動増幅器の反転入力端及び出力端と基準電位との間にそれぞれ接続された第３の制御信号に従ってオンオフするバイアス用スイッチを備え、
前記第１の制御信号及び前記第２の制御信号は、互いに同期しておらず、ともにＬｏｗレベルとなる期間が発生するように構成され、
前記第３の制御信号は、前記第１の制御信号及び前記第２の制御信号がともにＬｏｗレベルとなる期間、Ｈｉｇｈレベルとなり、前記第１の制御信号及び前記第２の制御信号の一方がＨｉｇｈレベルとなる期間、Ｌｏｗレベルとなるように構成されている、請求項１に記載のサンプルホールド回路。
【請求項３】
前記第１の入力端、前記第２の入力端がそれぞれ差動入力端であり、
前記出力端が差動出力端であり、
前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器が差動入出力型の差動増幅器であり、
前記第１のサンプルホールド回路、前記第２のサンプルホールド回路及び前記マルチプレクサ回路が、前記第１の差動増幅器、前記第２の差動増幅器及び前記第３の差動増幅器以外の構成要素を正相側及び逆相側それぞれに設けるように構成されている、請求項１又は２に記載のサンプルホールド回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２５２７３９（Ｐ２０１２−２５２７３９Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２４１２６（Ｐ２０１１−１２４１２６）
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]