低周波透過回路、通信回路、通信方法、通信回路のレイアウト方法
【課題】透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、かつ、帯域外抑圧比の大きい低周波透過回路を提供すること。
【解決手段】本発明の一態様は、インダクタ素子を有する低周波透過フィルタ101と、低周波透過フィルタ101に縦続接続され、低周波透過フィルタ101が透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器100と、を備える低周波透過回路である。
【解決手段】本発明の一態様は、インダクタ素子を有する低周波透過フィルタ101と、低周波透過フィルタ101に縦続接続され、低周波透過フィルタ101が透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器100と、を備える低周波透過回路である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、低周波透過回路、通信回路、通信方法、通信回路のレイアウト方法に関する。
【背景技術】
【0002】
近年、無線通信技術の進歩と普及は目覚しく、より高速な通信速度を、低消費電力かつ低価格に実現することが望まれている。そのため、最新CMOSプロセスでの無線LSI開発が進んでいる。また、高速通信用の周波数帯域も広がってきており、広帯域なフィルタ、とりわけ低周波透過フィルタが、CMOS無線LSI実現のキーコンポーネントの1つとなっている。
【0003】
従来の通信において必要とされた低周波透過フィルタは、100MHz以下の遮断周波数を有する。このような低い周波数では、トランジスタを用いた能動的なフィルタで良好な特性が得られるものが知られている。他方、さらなる広帯域化が進む無線通信用LSIでは、数100MHz〜1GHz以上の周波数で遮断特性を有する低周波透過フィルタのオンチップ化が可能となる。LSI上に形成可能なサイズのインダクタ素子や容量素子により、受動的なフィルタを構成できるからである。
【0004】
また、通信に用いる周波数帯域を有効利用するために、変調方式は複雑化し、隣接チャネルとの間隔も非常に狭くなってきている。そのため、低周波透過フィルタには、通過周波数範囲における平坦な周波数特性と、遮断周波数における急峻な信号抑圧あるいは遮断とが同時に求められている。
【0005】
数100MHz〜1GHzでの遮断特性を持つ低周波透過フィルタは、図28に示すように、信号の通過方向にインダクタ素子を接続し、容量素子を介して接地したものが一般的である。このような受動型低周波透過フィルタでは、図66に示すように、遮断周波数より低い周波数で損失が増加する。これは、低周波透過フィルタに用いているインダクタ素子の配線抵抗によるものである。配線抵抗低減のために配線幅を太くすると、インダクタンスが下がり、それを補うために配線長を長く取ると結果的には配線抵抗また大きくなるため、LSI上の面積が著しく増大する。また、遮断周波数以上での信号抑圧量を十分に高くしようとすると、フィルタの次数を上げる必要がある。これは信号が通過するインダクタ素子を増やすことになるので、前記同様配線抵抗が高くなり、遮断周波数以下での損失が著しく増加する。同時に、著しい面積増加も招く。
【0006】
遮断周波数より低い周波数で損失が増加する問題を解決するため、特許文献1には、遮断周波数付近になると、周波数特性を持ち上げる回路が付加された低周波透過フィルタが開示されている。
【0007】
【特許文献1】特許第3970393号公報(図1、図7〜10)
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、特許文献1では、回路全体としての損失が増加する問題がある。同時に、持ち上げ回路は遮断周波数以上の周波数も透過するため、帯域外の抑圧比が悪化するという問題も有している。
【0009】
本発明の目的は、透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、帯域外抑圧比の大きい低周波透過回路を提供することである。
【課題を解決するための手段】
【0010】
本発明の一態様は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を備える低周波透過回路である。
【0011】
本発明の一態様は、
受信信号を選別する受信用の低周波透過回路と、
送信信号の不要信号を除去する送信用の低周波透過回路とを備え、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路である。
【0012】
本発明の一態様は、
受信用の低周波透過回路を介して受信信号を選別するステップと、
送信用の低周波透過回路を介して送信信号の不要信号を除去するステップとを含み、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信方法である。
【0013】
本発明の一態様は、
受信ミキサと送信ミキサとの間に局所発振器を配置し、
送信信号デジタル/アナログ変換部を前記受信ミキサと対向して配置し、
受信信号アナログ/デジタル変換部を前記送信ミキサと対向して配置し、
前記送信信号デジタル/アナログ変換部と受信信号アナログ/デジタル変換部との間に、送信用と受信用とが兼用された低周波透過回路を配置し、
前記低周波透過回路は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路のレイアウト方法である。
【発明の効果】
【0014】
本発明によれば、透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、かつ、帯域外抑圧比の大きい低周波透過回路を提供することができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【0016】
実施の形態1
次に、本発明の第1の実施の形態について図面を参照して詳細に説明する。図1は、本発明の第1の実施の形態に係る低周波透過回路を示すブロック図である。図1に示すように、実施の形態に係る低周波透過回路は、2端子対増幅器100及び2端子対低周波フィルタ101を備える。そして、両者が縦続接続されている。もちろん、図2に示すように、1端子対増幅器100及び1端子対低周波フィルタ101から構成することもできる。また、2端子対増幅器100は、図3に示すように、2つの高周波透過フィルタ(HPF:High-Pass Filter)HPF1及びHPF2を備えており、2つ出力信号をそれぞれフィードバックしている。
【0017】
図4は、図1に示した低周波透過回路の詳細な回路図である。図4では、図1の増幅器100に図8の回路構成が、低周波透過フィルタ101に図44の回路構成が適用されている。図4に示すように、増幅器100は、NチャネルMOSトランジスタNM1〜NM5、抵抗素子R1〜R4、容量素子C1、C2を備えている。
【0018】
ここで、NチャネルMOSトランジスタNM1、NM2は駆動トランジスタ、NチャネルMOSトランジスタNM3、NM4はタカスコードトランジスタ、NチャネルMOSトランジスタNM5は電流源トランジスタである。また、抵抗素子R1、R2は、それぞれ出力負荷ZL1、ZL2である。そして、抵抗素子R3、R4及び容量素子C1、C2は、2組のハイパスフィルタHPF1及びHPF2を構成している。
【0019】
駆動トランジスタNM1、NM2は増幅用の差動対を構成している。駆動トランジスタNM1のゲートには入力端子IN1が接続され、駆動トランジスタNM2のゲートには入力端子IN2が接続されている。各入力端子IN1、IN2には、互いに逆位相の信号が入力される。
【0020】
また、カスコードトランジスタNM3、NM4のソースは、それぞれ駆動トランジスタNM1、NM2のドレインに接続され、カスコードアンプを構成している。駆動トランジスタNM1のソースと駆動トランジスタNM2のソースとは接続され、そこに電流源トランジスタNM5のドレインが接続されている。電流源トランジスタNM5のゲートには、バイアス端子7から定電流源用バイアスが入力される。電流源トランジスタNM5のソースは接地されている。
【0021】
カスコードトランジスタNM3のソースは、駆動トランジスタNM1のドレインに接続されている。カスコードトランジスタNM3のドレインは、出力負荷ZL1となる抵抗素子R1の一方の端子に接続されている。ここが、低周波透過フィルタ101の入力端子LPF_IN1へ接続された増幅器100の出力端子AMP_OUT1となる。
【0022】
一方、カスコードトランジスタNM4のソースは、駆動トランジスタNM2のドレインが接続されている。カスコードトランジスタNM4のドレインは、出力負荷ZL2となる抵抗素子R2の一方の端子に接続されている。ここが、低周波透過フィルタ101の入力端子LPF_IN2へ接続された増幅器100の出力端子AMP_OUT2となる。出力負荷となる抵抗素子R1、R2の他方の端子は電源端子T5に接続されている。増幅器100の出力端子AMP_OUT1及びAMP_OUT2からは互いに逆位相の信号が出力される。
【0023】
ハイパスフィルタHPF1を構成している抵抗素子R3と容量素子C1とは、直列に接続されている。容量素子C1の他方の端子は、増幅器100の第1の出力端子AMP_OUT1に接続されている。抵抗素子R3の他方の端子は、バイアス端子T6に接続されている。また、抵抗素子R3と容量素子C1との間のノードはハイパスフィルタHPF1の出力としてカスコードトランジスタNM4のゲートに接続されている。
【0024】
一方、ハイパスフィルタHPF2を構成している抵抗素子R4と容量素子C2とは、直列に接続されている。容量素子C2の他方の端子は、増幅器100の第2の出力端子AMP_OUT2に接続されている。抵抗素子R4の他方の端子はバイアス端子T6に接続されている。また、抵抗素子R4と容量素子C2との間のノードは、ハイパスフィルタHPF2の出力として、カスコードトランジスタNM3のゲートに接続されている。
【0025】
ここで、ハイパスフィルタHPF1、HPF2の通過周波数は容量素子C1、C2の容量値及び抵抗素子R3、R4の抵抗値によって決まる。この周波数は差動増幅器の利得低下の始まる周波数付近であり、かつ、利得変動幅がシステムに影響を及ぼさない、およそ3dB程度以下に収まるように設定されている。
【0026】
差動対を構成する駆動トランジスタNM1、NM2のゲートに入力された差動入力信号は、駆動トランジスタNM1、NM2及びカスコードトランジスタNM3、NM4、出力負荷である抵抗素子R1、R2によって増幅される。カスコードトランジスタNM3、NM4のドレインである出力端子AMP_OUT1及びAMP_OUT2から差動出力信号が出力される。この差動信号は低周波透過フィルタ101の入力端子LPF_IN1及びLPF_IN2に入力される。
【0027】
低周波透過フィルタ101は、4つのインダクタ素子L11〜L14、7つの容量素子C11、C13〜C15、C17〜C19を備えている。低周波透過フィルタ101の第1の入力端子LPF_IN1は、インダクタ素子L11の一方の端子に接続されている。インダクタ素子L11の他方の端子は、インダクタ素子L13の一方の端子に接続されている。インダクタ素子L13の他方の端子は、低周波透過フィルタ101の第1の出力端子OUT1に接続されている。
【0028】
低周波透過フィルタ101の第2の入力端子LPF_IN2は、インダクタ素子L12の一方の端子に接続されている。インダクタ素子L12の他方の端子は、インダクタ素子L14の一方の端子に接続されている。インダクタ素子L14の他方の端子は、低周波透過フィルタ101の第2の出力端子OUT2に接続されている。
【0029】
容量素子C11の一方の端子は、低周波透過フィルタ101の第1の入力端子LPF_IN1に接続されている。容量素子C11の他方の端子は、低周波透過フィルタ101の第2の入力端子LPF_IN2に接続されている。
【0030】
容量素子C15の一方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。容量素子C15の他方の端子は、インダクタ素子L12とインダクタ素子L14との間のノードに接続されている。
【0031】
容量素子C19の一方の端子は、低周波透過フィルタ101の第1の出力端子OUT1に接続されている。容量素子C19の他方の端子は、低周波透過フィルタ101の第2の出力端子OUT2に接続されている。
【0032】
容量素子C13の一方の端子は、低周波透過フィルタ101の第1の入力端子LPF_IN1に接続されている。容量素子C13の他方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。
【0033】
容量素子C17の一方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。容量素子C17の他方の端子は、低周波透過フィルタ101の第1の出力端子OUT1に接続されている。
【0034】
容量素子C14の一方の端子は、低周波透過フィルタ101の第1の入力端子LPF_IN1に接続されている。容量素子C14の他方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。
【0035】
容量素子C18の一方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。容量素子C18の他方の端子は、低周波透過フィルタ101の第2の出力端子OUT2に接続されている。
【0036】
次に、周波数特性を示した図64〜66を用いて、本発明の実施の形態1により、遮断周波数より低い範囲では平坦な周波数特性を有し遮断周波数で急峻に帯域外の抑圧へと遷移し、大きな帯域外抑圧比が得られる理由について説明する。
【0037】
まず、インダクタ素子を含む回路で構成された関連技術の低周波透過フィルタを用いた場合、図66のように、1GHzの遮断周波数の手前で100MHzあたりから通過損失の悪化が見られる。これは、インダクタ素子の配線抵抗によるものであり、インダクタ素子を多段に接続するような次数の高いフィルタを構成する際に顕著に現れる。また、次数の高くないフィルタでは、遮断周波数からの抑圧へ遷移がなだらかであると同時に、帯域外の抑圧比は決して大きくはない。なお、図64における2本の曲線の相違は、低周波透過フィルタを構成するインダクタコイルの太さすなわち配線抵抗の相違によるものであるが、同様の傾向を示している。
【0038】
実施の形態1では、例えば、図66に示した周波数特性を有する低周波透過フィルタ101に、図64に示す特性を有する増幅器100を接続する。この増幅器100は、低周波透過フィルタ101の損失悪化領域で利得が盛り上がっている。この増幅器100を低周波透過フィルタ101に縦続接続することにより、図66に示すように、回路全体で透過周波数範囲では非常に平坦な周波数特性であり、遮断周波数域への遷移は極めて急峻で、遮断周波数以上では増幅器の利得が負になることから、帯域外抑圧比の向上も得られる。なお、図66における2本の曲線の相違は、低周波透過フィルタを構成するインダクタコイルの太さすなわち配線抵抗の相違によるものであるが、同様の傾向を示している。
【0039】
なお、以上の説明では、図8の回路構成を有する増幅器100を用いた場合について説明したが、これに限定されるものではない。例えば、図8を含め図5〜10に示すような増幅器100であれば、いずれでもよい。また、これらの増幅器を多段に従属接続したものを増幅器100として用いてもよい。
【0040】
図5の増幅器100は、図8の増幅器100を上位概念化した図である。図5では、出力負荷ZL1、ZL2及び高周波透過フィルタHPF1、HPF2について、具体的な回路構成を示していない。すなわち、出力負荷ZL1、ZL2及び高周波透過フィルタHPF1、HPF2の回路構成は図8に限定されるものではない。
【0041】
図6の増幅器100は、図5の増幅器100と比較して、カスコードトランジスタNM3、NM4がない構成である。また、高周波透過フィルタHPF1の出力が出力負荷ZL2へ入力され、高周波透過フィルタHPF2の出力が出力負荷ZL1へ入力されている。そのため、図5の出力負荷ZL1、ZL2が2端子であるのに対し、図6の出力負荷ZL1、ZL2は3端子である
【0042】
図9の増幅器100は、図6の増幅器100における出力負荷ZL1、ZL2及び高周波透過フィルタHPF1、HPF2を具体化したものである。図9の増幅器100における出力負荷ZL1は、図12に示す3端子出力負荷ZL1であって、並列接続された抵抗素子R1及び負荷トランジスタであるPチャネルMOSトランジスタPM1から構成されている。高周波透過フィルタHPF1は、図8と同様に、直列接続された抵抗素子R3及び容量素子C1から構成されている。そして、抵抗素子R3と容量素子C1との間のノードがPチャネルMOSトランジスタPM1のゲートに接続されている。
【0043】
同様に、出力負荷ZL2は並列接続された抵抗素子R2及びPチャネルMOSトランジスタPM2から構成されている。高周波透過フィルタHPF2は、直列接続された抵抗素子R4及び容量素子C2から構成されている。そして、抵抗素子R4と容量素子C2との間のノードがPチャネルMOSトランジスタPM2のゲートに接続されている。その他の構成は図8と同様である。
【0044】
図7の増幅器100は、図5の増幅器100と比較して、高周波透過フィルタHPF1b、HPF2bをさらに備えた構成である。高周波透過フィルタHPF1bの出力が出力負荷ZL2へ入力され、高周波透過フィルタHPF2bの出力が出力負荷ZL1へ入力されている。そのため、図5の出力負荷ZL1、ZL2が2端子であるのに対し、図7の出力負荷ZL1、ZL2は3端子である。すなわち、図7の増幅器100は、図5及び図6の増幅器100を複合した構成を有する。
【0045】
図10の増幅器100は、図7の増幅器100における出力負荷ZL1、ZL2及び高周波透過フィルタHPF1a、HPF1b、HPF2a、HPF2bを具体化したものである。図10の増幅器100における出力負荷ZL1及びZL2は、図9の出力負荷ZL1及びZL2と同様である。また、図9の高周波透過フィルタHPF1及びHPF2と同様に、高周波透過フィルタHPF1bは直列接続された抵抗素子R5及び容量素子C3から、HPF2bは直列接続された抵抗素子R6及び容量素子C4から構成されている。一方、高周波透過フィルタHPF1a及びHPF2aは、図8の高周波透過フィルタHPF1及びHPF2と同様である。その他の構成も図8と同様である。
【0046】
また、3端子出力負荷ZL1及びZL2としては、図12以外にも、例えば、図11や図13などの回路構成が考えられ得る。図11の3端子出力負荷ZL1は、PチャネルMOSトランジスタPM1のみから構成されている。また、図13の3端子出力負荷ZL1では、図12における抵抗素子R1に代えて、インダクタ素子L1が用いられている。
【0047】
一方、2端子出力負荷ZL1及びZL2としては、図8においてZL1として用いられている図14に示す抵抗素子R1のみからなる構成以外にも、例えば、図15〜18などの回路構成でもよい。図15はインダクタ素子L1、図16は抵抗素子R1とインダクタ素子L1の並列回路、図17は抵抗素子R1とインダクタ素子L1の直列回路、図18は抵抗素子R1とインダクタ素子L1との直列回路と容量素子C5との並列回路から構成されている。
【0048】
ハイパスフィルタHPF1及びHPF2は、図8においてHPF1として用いられている図19に示す抵抗素子R3と容量素子C1とからなる構成以外にも、例えば、図20、21などの回路構成でもよい。図20は容量素子C1とインダクタ素子L2とから構成される回路、図21は直列接続された抵抗素子R3及びインダクタ素子L2に容量素子C1が接続された回路である。
【0049】
また、低周波透過フィルタ101も図44の回路構成に限定されるものではない。例えば、図44を含め図22〜57に示すような低周波透過フィルタ101やこれらを組み合わせたものを低周波透過フィルタ101として用いてもよい。
【0050】
図22の低周波透過フィルタ101は、2つのインダクタ素子L11、L12及び2つの容量素子C11、C12を備えている。インダクタ素子L11及びL12の一方の端子同士が、直列接続された容量素子C11、C12を介して接続されている。そして、容量素子C11とC12との間のノードが接地されている。
図23の低周波透過フィルタ101は、2つのインダクタ素子L11、L12及び1つの容量素子C11を備え、2つのインダクタ素子L11及びL12の一方の端子同士が、容量素子C11を介して接続されている。
図24の低周波透過フィルタ101は、インダクタ素子L11及び容量素子C11を備え、インダクタ素子L11が容量素子C11を介して接地されている。
【0051】
図25の低周波透過フィルタ101は、図22の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図26の低周波透過フィルタ101は、図23の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図27の低周波透過フィルタ101は、図24の低周波透過フィルタ101と比較して、インダクタ素子L11に並列接続された容量素子C13をさらに備えている。
【0052】
図28の低周波透過フィルタ101は、図22の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も、直列接続された容量素子C15、C16を介して接続されている。そして、容量素子C15とC16との間のノードが接地されている。
図29の低周波透過フィルタ101は、図23の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も容量素子C15を介して接続されている。
図30の低周波透過フィルタ101は、図24の低周波透過フィルタ101と比較して、インダクタ素子L11の他方の端子も容量素子C15を介して接地されている。
【0053】
図31の低周波透過フィルタ101は、図28の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図32の低周波透過フィルタ101は、図29の低周波透過フィルタ101と比較して、インダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図33の低周波透過フィルタ101は、図30の低周波透過フィルタ101と比較して、インダクタ素子L11に並列接続された容量素子C13をさらに備えている。
【0054】
図34の低周波透過フィルタ101は、4つのインダクタ素子L11〜14及び2つの容量素子C15、C16を備えている。直列接続されたインダクタ素子L11とL13との間のノードと、直列接続されたインダクタ素子L12とL14との間のノードとが、直列接続された容量素子C15、C16を介して接続されている。そして、容量素子C15とC16との間のノードが接地されている。
図35の低周波透過フィルタ101は、4つのインダクタ素子L11〜14及び1つの容量素子C15を備えている。直列接続されたインダクタ素子L11とL13との間のノードと、直列接続されたインダクタ素子L12とL14との間のノードとが、容量素子C15を介して接続されている。
図36の低周波透過フィルタ101は、直列接続された2つのインダクタ素子L11、L13及び容量素子C15を備え、インダクタ素子L11とL13との間のノードが容量素子C15を介して接地されている。
【0055】
図37の低周波透過フィルタ101は、図34の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された容量素子C13、C14、C17、C18をさらに備えている。
図38の低周波透過フィルタ101は、図35の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された容量素子C13、C14、C17、C18をさらに備えている。
図39の低周波透過フィルタ101は、図36の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L13のそれぞれに並列接続された容量素子C13、C17をさらに備えている。
【0056】
図40の低周波透過フィルタ101は、図34の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も、直列接続された容量素子C11、C12を介して接続されている。そして、容量素子C11とC12との間のノードが接地されている。また、2つのインダクタ素子L13、L14の他方の端子同士も、直列接続された容量素子C19、C20を介して接続されている。そして、容量素子C19とC20との間のノードが接地されている。
図41の低周波透過フィルタ101は、図35の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も容量素子C11を介して接続されている。また、2つのインダクタ素子L13、L14の他方の端子同士も容量素子C19を介して接続されている。
図42の低周波透過フィルタ101は、図36の低周波透過フィルタ101と比較して、インダクタ素子L11の他方の端子も容量素子C11を介して接地されている。また、インダクタ素子L13の他方の端子も容量素子C19を介して接地されている。
【0057】
図43の低周波透過フィルタ101は、図40の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された4つの容量素子C13、C14、C17、C18をさらに備えている。
図44の低周波透過フィルタ101は、図41の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された4つの容量素子C13、C14、C17、C18をさらに備えている。
図45の低周波透過フィルタ101は、図42の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L13のそれぞれに並列接続された2つの容量素子C13、C17をさらに備えている。
【0058】
図46の低周波透過フィルタ101は、図34の低周波透過フィルタ101と比較して、2つのインダクタ素子L15、L16及び2つの容量素子C19、C20をさらに備える。直列接続されたインダクタ素子L13とL15との間のノードと、直列接続されたインダクタ素子L14とL16との間のノードとが、直列接続された容量素子C19、C20を介して接続されている。そして、容量素子C19とC20との間のノードが接地されている。
図47の低周波透過フィルタ101は、図35の低周波透過フィルタ101と比較して、2つのインダクタ素子L15、L16及び容量素子C19をさらに備える。直列接続されたインダクタ素子L13とL15との間のノードと、直列接続されたインダクタ素子L14とL16との間のノードとが、容量素子C19を介して接続されている。
図48の低周波透過フィルタ101は、図36の低周波透過フィルタ101と比較して、インダクタ素子L15及び容量素子C19をさらに備える。直列接続されたインダクタ素子L13とL15との間のノードが、容量素子C19を介して接地されている。
【0059】
図49の低周波透過フィルタ101は、図46の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図50の低周波透過フィルタ101は、図47の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図51の低周波透過フィルタ101は、図48の低周波透過フィルタ101と比較して、3つのインダクタ素子L11、L13、L15のそれぞれに並列接続された3つの容量素子C13、C17、C21をさらに備えている。
【0060】
図52の低周波透過フィルタ101は、図46の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も、直列接続された容量素子C11、C12を介して接続されている。そして、容量素子C11とC12との間のノードが接地されている。また、2つのインダクタ素子L15、L16の他方の端子同士も、直列接続された容量素子C23、C24を介して接続されている。そして、容量素子C23とC24との間のノードが接地されている。
図53の低周波透過フィルタ101は、図47の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も容量素子C11を介して接続されている。また、2つのインダクタ素子L15、L16の他方の端子同士も容量素子C23を介して接続されている。
図54の低周波透過フィルタ101は、図48の低周波透過フィルタ101と比較して、インダクタ素子L11の他方の端子も容量素子C11を介して接地されている。また、インダクタ素子L15の他方の端子も容量素子C23を介して接地されている。
【0061】
図55の低周波透過フィルタ101は、図52の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図56の低周波透過フィルタ101は、図53の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図57の低周波透過フィルタ101は、図54の低周波透過フィルタ101と比較して、3つのインダクタ素子L11、L13、L15のそれぞれに並列接続された3つの容量素子C13、C17、C21をさらに備えている。
【0062】
実施の形態2
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。図58は実施の形態2に係る通信回路を示すブロック図である。この通信回路は、受信用低周波透過回路200a、送信用低周波透過回路200b、受信増幅器201a、送信増幅器201b、受信ミキサ202a、送信ミキサ202b、可変増幅器203、アナログ/デジタル(A/D)コンバータ204、デジタル/アナログ(D/A)コンバータ205、局所発振器(LO:Local Oscillator)206を備える。この通信回路は、情報通信の送信・受信を行う無線回路であって、送信側と受信側とに、それぞれ実施の形態1に係る低周波透過回路200a、200bを備えている。
【0063】
受信信号は、受信増幅器201a、受信ミキサ202a、低周波透過回路200a、可変利得増幅器203を介して受信用A/Dコンバータ204へ入力される。一方、送信用D/Aコンバータ205から出力された送信信号は、低周波透過回路200b、送信ミキサ202b、送信増幅器201bを介して送信される。また、局所発振器206から出力された信号は、受信ミキサ202a及び送信ミキサ202bへ入力される。
【0064】
次に、図58および図64、66を用いて実施の形態2で、受信信号が明瞭で混信にも強い良好な受信特性と、送信時に不要信号の漏洩を低く抑えられる良好な通信回路が構成できる理由について説明する。まず、インダクタ素子を含む回路で構成された関連技術の低周波透過フィルタを用いた場合、図66に示すように、1GHzの遮断周波数の手前で100MHzあたりから通過損失の悪化が見られる。このため、この範囲の周波数成分に含まれる通信情報は弱まり、受信の難易度が上がってしまう。
【0065】
しかしながら、図65のように遮断周波数以下の周波数範囲では非常に平坦な周波数特性を有する本発明の実施の形態1及び2に係る低周波透過回路200を用いれば、受信範囲の信号が弱まることはない。さらに、本発明の実施の形態1及び2に係る低周波透過回路200は、遮断周波数での抑圧への遷移はきわめて急峻であるため、大きな帯域外抑圧が得られる。そのため、当該送信回路は、非常に近い周波数に存在する他チャネルの信号を遮断することができ、混信にも強い。また、送信時には、遮断周波数に極めて近い透過範囲内の信号まで有効利用でき、かつ、不要周波数の信号漏洩を抑制できる。以上のような理由から、受信信号が明瞭かつ混信にも強い受信特性と、不要信号の漏洩を抑制可能な送信特性とを兼ね備えた通信回路が実現できる。
【0066】
なお、図59に示すように、増幅器100及び低周波透過フィルタ101に可変増幅器203を加えて、受信用低周波透過回路200aとすることができる。また、この可変利得増幅器203の利得が、低周波透過フィルタ101の遮断周波数付近で盛り上がりを持つようにして、本発明を実現してもよい。この場合、低周波透過フィルタ101の前段及び後段に増幅器100、203が接続される。通常、遮断周波数付近で悪化する低周波透過フィルタの損失の値がそのまま受信回路のノイズ指数悪化となるが、このような構成により、その周波数範囲での受信回路のノイズ指数を改善できる。
【0067】
また、図60に示すように、信号経路が複数の位相に応じて構成される通信回路においても有効である。図60の通信回路は、受信側低周波透過回路200a、送信側低周波透過回路200b、受信ミキサ202a、送信ミキサ202b、可変増幅器203、A/Dコンバータ204、D/Aコンバータ205を2つずつ備えている。この場合も、図61に示すように、増幅器100、低周波透過フィルタ101に可変増幅器203を加えて、低周波透過回路200aとすることができる。
【0068】
また、図62に示すように、通信回路内において低周波透過回路が送信受信において共用される構成としてもよい。この場合、図60と同様に、受信ミキサ202a、送信ミキサ202b、可変増幅器203、A/Dコンバータ204、D/Aコンバータ205を2つずつ備えている。一方、受信信号を選別する低周波透過回路200aと、送信信号の不要信号を取り除く低周波透過回路200bとが1つの送受信共用低周波透過回路200として共用されている。図62の通信回路は、この送受信共用低周波透過回路200を2つ備えている。受信信号は、受信増幅器201a、受信ミキサ202a、送受信共用低周波透過回路200、可変利得増幅器203を介して受信用A/Dコンバータ204へ入力される。一方、送信用D/Aコンバータ205から出力された送信信号は、送受信共用低周波透過回路200、送信ミキサ202b、送信増幅器201bを介して送信される。
【0069】
図62に示すような低周波透過回路200を送受信共用にした場合、図63に示すように、信号配線が最短で、かつ、占有面積も最小となるような通信回路用LSIのレイアウトが実現可能となる。ここで、図63における受信増幅ミキサ部301は、図62の受信増幅器201a、受信ミキサ202aに該当する。図63において、受信増幅ミキサ部301は図62の受信増幅器201a及び受信ミキサ202aに、送信増幅ミキサ部302は図62の送信増幅器201b及び送信ミキサ202bに、受信信号A/D部303は図62の可変増幅器203及びA/Dコンバータ204に相当する。
【図面の簡単な説明】
【0070】
【図1】本発明の第1の実施形態に係る低周波透過回路を示すブロック図である。
【図2】本発明の第1の実施形態に係る低周波透過回路の他の例を示すブロック図である。
【図3】本発明の第1の実施形態に係る増幅器の概念を示すブロック図である。
【図4】第1の実施形態に係る低周波透過回路の回路図である。
【図5】本発明の第1の実施形態に係る増幅器を示すブロック図である。
【図6】本発明の第1の実施形態に係る増幅器の他の例を示すブロック図である。
【図7】本発明の第1の実施形態に係る増幅器の他の例を示すブロック図である。
【図8】本発明の第1の実施形態に係る増幅器を示す回路図である。
【図9】本発明の第1の実施形態に係る増幅器の他の例を示す回路図である。
【図10】本発明の第1の実施形態に係る増幅器の他の例を示す回路図である。
【図11】本発明の第1の実施形態に係る増幅器に用いる3端子出力負荷の一例である。
【図12】本発明の第1の実施形態に係る増幅器に用いる3端子出力負荷の一例である。
【図13】本発明の第1の実施形態に係る増幅器に用いる3端子出力負荷の一例である。
【図14】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図15】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図16】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図17】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図18】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図19】本発明の第1の実施形態に係る増幅器に用いるハイパスフィルタの一例である。
【図20】本発明の第1の実施形態に係る増幅器に用いるハイパスフィルタの一例である。
【図21】本発明の第1の実施形態に係る増幅器に用いるハイパスフィルタの一例である。
【図22】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図23】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図24】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図25】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図26】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図27】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図28】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図29】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図30】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図31】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図32】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図33】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図34】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図35】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図36】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図37】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図38】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図39】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図40】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図41】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図42】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図43】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図44】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図45】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図46】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図47】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図48】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図49】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図50】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図51】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図52】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図53】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図54】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図55】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図56】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図57】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図58】本発明の第2の実施形態に係る通信回路を示すブロック図である。
【図59】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図60】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図61】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図62】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図63】本発明の第2の実施形態に係る通信回路のレイアウトを示すブロック図である。
【図64】本発明の第1及び第2の実施形態に係る増幅器の周波数特性の一例である。
【図65】本発明の第1及び第2の実施形態に係る低周波透過回路の周波数特性の一例である。
【図66】一般的な低周波透過フィルタの周波数特性の例である。
【符号の説明】
【0071】
10 電流源
100 増幅器
101 低周波透過フィルタ
200、200a、200b 低周波透過回路
201a、201b 増幅器
202a、202b ミキサ
203 可変増幅器
204 アナログ/デジタルコンバータ
205 デジタル/アナログコンバータ
206 局所発振器
301 受信増幅ミキサ部
302 送信増幅ミキサ部
303 受信信号アナログ/デジタルコンバータ部
C1〜C4、C11〜C24 容量素子
HPF1〜HPF4 ハイパスフィルタ
IN1、IN2、LPF_IN1、LPF_IN2 入力端子
L1、L2、L11〜L16 インダクタ素子
NM1〜NM5 NチャネルMOSトランジスタ
OUT1、OUT2、AMP_OUT1、AMP_OUT2 出力端子
PM1、PM2 PチャネルMOSトランジスタ
R1〜R6 抵抗素子
T5〜T8 バイアス端子
ZL1、ZL2 出力負荷
【技術分野】
【0001】
本発明は、低周波透過回路、通信回路、通信方法、通信回路のレイアウト方法に関する。
【背景技術】
【0002】
近年、無線通信技術の進歩と普及は目覚しく、より高速な通信速度を、低消費電力かつ低価格に実現することが望まれている。そのため、最新CMOSプロセスでの無線LSI開発が進んでいる。また、高速通信用の周波数帯域も広がってきており、広帯域なフィルタ、とりわけ低周波透過フィルタが、CMOS無線LSI実現のキーコンポーネントの1つとなっている。
【0003】
従来の通信において必要とされた低周波透過フィルタは、100MHz以下の遮断周波数を有する。このような低い周波数では、トランジスタを用いた能動的なフィルタで良好な特性が得られるものが知られている。他方、さらなる広帯域化が進む無線通信用LSIでは、数100MHz〜1GHz以上の周波数で遮断特性を有する低周波透過フィルタのオンチップ化が可能となる。LSI上に形成可能なサイズのインダクタ素子や容量素子により、受動的なフィルタを構成できるからである。
【0004】
また、通信に用いる周波数帯域を有効利用するために、変調方式は複雑化し、隣接チャネルとの間隔も非常に狭くなってきている。そのため、低周波透過フィルタには、通過周波数範囲における平坦な周波数特性と、遮断周波数における急峻な信号抑圧あるいは遮断とが同時に求められている。
【0005】
数100MHz〜1GHzでの遮断特性を持つ低周波透過フィルタは、図28に示すように、信号の通過方向にインダクタ素子を接続し、容量素子を介して接地したものが一般的である。このような受動型低周波透過フィルタでは、図66に示すように、遮断周波数より低い周波数で損失が増加する。これは、低周波透過フィルタに用いているインダクタ素子の配線抵抗によるものである。配線抵抗低減のために配線幅を太くすると、インダクタンスが下がり、それを補うために配線長を長く取ると結果的には配線抵抗また大きくなるため、LSI上の面積が著しく増大する。また、遮断周波数以上での信号抑圧量を十分に高くしようとすると、フィルタの次数を上げる必要がある。これは信号が通過するインダクタ素子を増やすことになるので、前記同様配線抵抗が高くなり、遮断周波数以下での損失が著しく増加する。同時に、著しい面積増加も招く。
【0006】
遮断周波数より低い周波数で損失が増加する問題を解決するため、特許文献1には、遮断周波数付近になると、周波数特性を持ち上げる回路が付加された低周波透過フィルタが開示されている。
【0007】
【特許文献1】特許第3970393号公報(図1、図7〜10)
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、特許文献1では、回路全体としての損失が増加する問題がある。同時に、持ち上げ回路は遮断周波数以上の周波数も透過するため、帯域外の抑圧比が悪化するという問題も有している。
【0009】
本発明の目的は、透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、帯域外抑圧比の大きい低周波透過回路を提供することである。
【課題を解決するための手段】
【0010】
本発明の一態様は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を備える低周波透過回路である。
【0011】
本発明の一態様は、
受信信号を選別する受信用の低周波透過回路と、
送信信号の不要信号を除去する送信用の低周波透過回路とを備え、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路である。
【0012】
本発明の一態様は、
受信用の低周波透過回路を介して受信信号を選別するステップと、
送信用の低周波透過回路を介して送信信号の不要信号を除去するステップとを含み、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信方法である。
【0013】
本発明の一態様は、
受信ミキサと送信ミキサとの間に局所発振器を配置し、
送信信号デジタル/アナログ変換部を前記受信ミキサと対向して配置し、
受信信号アナログ/デジタル変換部を前記送信ミキサと対向して配置し、
前記送信信号デジタル/アナログ変換部と受信信号アナログ/デジタル変換部との間に、送信用と受信用とが兼用された低周波透過回路を配置し、
前記低周波透過回路は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路のレイアウト方法である。
【発明の効果】
【0014】
本発明によれば、透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、かつ、帯域外抑圧比の大きい低周波透過回路を提供することができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【0016】
実施の形態1
次に、本発明の第1の実施の形態について図面を参照して詳細に説明する。図1は、本発明の第1の実施の形態に係る低周波透過回路を示すブロック図である。図1に示すように、実施の形態に係る低周波透過回路は、2端子対増幅器100及び2端子対低周波フィルタ101を備える。そして、両者が縦続接続されている。もちろん、図2に示すように、1端子対増幅器100及び1端子対低周波フィルタ101から構成することもできる。また、2端子対増幅器100は、図3に示すように、2つの高周波透過フィルタ(HPF:High-Pass Filter)HPF1及びHPF2を備えており、2つ出力信号をそれぞれフィードバックしている。
【0017】
図4は、図1に示した低周波透過回路の詳細な回路図である。図4では、図1の増幅器100に図8の回路構成が、低周波透過フィルタ101に図44の回路構成が適用されている。図4に示すように、増幅器100は、NチャネルMOSトランジスタNM1〜NM5、抵抗素子R1〜R4、容量素子C1、C2を備えている。
【0018】
ここで、NチャネルMOSトランジスタNM1、NM2は駆動トランジスタ、NチャネルMOSトランジスタNM3、NM4はタカスコードトランジスタ、NチャネルMOSトランジスタNM5は電流源トランジスタである。また、抵抗素子R1、R2は、それぞれ出力負荷ZL1、ZL2である。そして、抵抗素子R3、R4及び容量素子C1、C2は、2組のハイパスフィルタHPF1及びHPF2を構成している。
【0019】
駆動トランジスタNM1、NM2は増幅用の差動対を構成している。駆動トランジスタNM1のゲートには入力端子IN1が接続され、駆動トランジスタNM2のゲートには入力端子IN2が接続されている。各入力端子IN1、IN2には、互いに逆位相の信号が入力される。
【0020】
また、カスコードトランジスタNM3、NM4のソースは、それぞれ駆動トランジスタNM1、NM2のドレインに接続され、カスコードアンプを構成している。駆動トランジスタNM1のソースと駆動トランジスタNM2のソースとは接続され、そこに電流源トランジスタNM5のドレインが接続されている。電流源トランジスタNM5のゲートには、バイアス端子7から定電流源用バイアスが入力される。電流源トランジスタNM5のソースは接地されている。
【0021】
カスコードトランジスタNM3のソースは、駆動トランジスタNM1のドレインに接続されている。カスコードトランジスタNM3のドレインは、出力負荷ZL1となる抵抗素子R1の一方の端子に接続されている。ここが、低周波透過フィルタ101の入力端子LPF_IN1へ接続された増幅器100の出力端子AMP_OUT1となる。
【0022】
一方、カスコードトランジスタNM4のソースは、駆動トランジスタNM2のドレインが接続されている。カスコードトランジスタNM4のドレインは、出力負荷ZL2となる抵抗素子R2の一方の端子に接続されている。ここが、低周波透過フィルタ101の入力端子LPF_IN2へ接続された増幅器100の出力端子AMP_OUT2となる。出力負荷となる抵抗素子R1、R2の他方の端子は電源端子T5に接続されている。増幅器100の出力端子AMP_OUT1及びAMP_OUT2からは互いに逆位相の信号が出力される。
【0023】
ハイパスフィルタHPF1を構成している抵抗素子R3と容量素子C1とは、直列に接続されている。容量素子C1の他方の端子は、増幅器100の第1の出力端子AMP_OUT1に接続されている。抵抗素子R3の他方の端子は、バイアス端子T6に接続されている。また、抵抗素子R3と容量素子C1との間のノードはハイパスフィルタHPF1の出力としてカスコードトランジスタNM4のゲートに接続されている。
【0024】
一方、ハイパスフィルタHPF2を構成している抵抗素子R4と容量素子C2とは、直列に接続されている。容量素子C2の他方の端子は、増幅器100の第2の出力端子AMP_OUT2に接続されている。抵抗素子R4の他方の端子はバイアス端子T6に接続されている。また、抵抗素子R4と容量素子C2との間のノードは、ハイパスフィルタHPF2の出力として、カスコードトランジスタNM3のゲートに接続されている。
【0025】
ここで、ハイパスフィルタHPF1、HPF2の通過周波数は容量素子C1、C2の容量値及び抵抗素子R3、R4の抵抗値によって決まる。この周波数は差動増幅器の利得低下の始まる周波数付近であり、かつ、利得変動幅がシステムに影響を及ぼさない、およそ3dB程度以下に収まるように設定されている。
【0026】
差動対を構成する駆動トランジスタNM1、NM2のゲートに入力された差動入力信号は、駆動トランジスタNM1、NM2及びカスコードトランジスタNM3、NM4、出力負荷である抵抗素子R1、R2によって増幅される。カスコードトランジスタNM3、NM4のドレインである出力端子AMP_OUT1及びAMP_OUT2から差動出力信号が出力される。この差動信号は低周波透過フィルタ101の入力端子LPF_IN1及びLPF_IN2に入力される。
【0027】
低周波透過フィルタ101は、4つのインダクタ素子L11〜L14、7つの容量素子C11、C13〜C15、C17〜C19を備えている。低周波透過フィルタ101の第1の入力端子LPF_IN1は、インダクタ素子L11の一方の端子に接続されている。インダクタ素子L11の他方の端子は、インダクタ素子L13の一方の端子に接続されている。インダクタ素子L13の他方の端子は、低周波透過フィルタ101の第1の出力端子OUT1に接続されている。
【0028】
低周波透過フィルタ101の第2の入力端子LPF_IN2は、インダクタ素子L12の一方の端子に接続されている。インダクタ素子L12の他方の端子は、インダクタ素子L14の一方の端子に接続されている。インダクタ素子L14の他方の端子は、低周波透過フィルタ101の第2の出力端子OUT2に接続されている。
【0029】
容量素子C11の一方の端子は、低周波透過フィルタ101の第1の入力端子LPF_IN1に接続されている。容量素子C11の他方の端子は、低周波透過フィルタ101の第2の入力端子LPF_IN2に接続されている。
【0030】
容量素子C15の一方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。容量素子C15の他方の端子は、インダクタ素子L12とインダクタ素子L14との間のノードに接続されている。
【0031】
容量素子C19の一方の端子は、低周波透過フィルタ101の第1の出力端子OUT1に接続されている。容量素子C19の他方の端子は、低周波透過フィルタ101の第2の出力端子OUT2に接続されている。
【0032】
容量素子C13の一方の端子は、低周波透過フィルタ101の第1の入力端子LPF_IN1に接続されている。容量素子C13の他方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。
【0033】
容量素子C17の一方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。容量素子C17の他方の端子は、低周波透過フィルタ101の第1の出力端子OUT1に接続されている。
【0034】
容量素子C14の一方の端子は、低周波透過フィルタ101の第1の入力端子LPF_IN1に接続されている。容量素子C14の他方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。
【0035】
容量素子C18の一方の端子は、インダクタ素子L11とインダクタ素子L13との間のノードに接続されている。容量素子C18の他方の端子は、低周波透過フィルタ101の第2の出力端子OUT2に接続されている。
【0036】
次に、周波数特性を示した図64〜66を用いて、本発明の実施の形態1により、遮断周波数より低い範囲では平坦な周波数特性を有し遮断周波数で急峻に帯域外の抑圧へと遷移し、大きな帯域外抑圧比が得られる理由について説明する。
【0037】
まず、インダクタ素子を含む回路で構成された関連技術の低周波透過フィルタを用いた場合、図66のように、1GHzの遮断周波数の手前で100MHzあたりから通過損失の悪化が見られる。これは、インダクタ素子の配線抵抗によるものであり、インダクタ素子を多段に接続するような次数の高いフィルタを構成する際に顕著に現れる。また、次数の高くないフィルタでは、遮断周波数からの抑圧へ遷移がなだらかであると同時に、帯域外の抑圧比は決して大きくはない。なお、図64における2本の曲線の相違は、低周波透過フィルタを構成するインダクタコイルの太さすなわち配線抵抗の相違によるものであるが、同様の傾向を示している。
【0038】
実施の形態1では、例えば、図66に示した周波数特性を有する低周波透過フィルタ101に、図64に示す特性を有する増幅器100を接続する。この増幅器100は、低周波透過フィルタ101の損失悪化領域で利得が盛り上がっている。この増幅器100を低周波透過フィルタ101に縦続接続することにより、図66に示すように、回路全体で透過周波数範囲では非常に平坦な周波数特性であり、遮断周波数域への遷移は極めて急峻で、遮断周波数以上では増幅器の利得が負になることから、帯域外抑圧比の向上も得られる。なお、図66における2本の曲線の相違は、低周波透過フィルタを構成するインダクタコイルの太さすなわち配線抵抗の相違によるものであるが、同様の傾向を示している。
【0039】
なお、以上の説明では、図8の回路構成を有する増幅器100を用いた場合について説明したが、これに限定されるものではない。例えば、図8を含め図5〜10に示すような増幅器100であれば、いずれでもよい。また、これらの増幅器を多段に従属接続したものを増幅器100として用いてもよい。
【0040】
図5の増幅器100は、図8の増幅器100を上位概念化した図である。図5では、出力負荷ZL1、ZL2及び高周波透過フィルタHPF1、HPF2について、具体的な回路構成を示していない。すなわち、出力負荷ZL1、ZL2及び高周波透過フィルタHPF1、HPF2の回路構成は図8に限定されるものではない。
【0041】
図6の増幅器100は、図5の増幅器100と比較して、カスコードトランジスタNM3、NM4がない構成である。また、高周波透過フィルタHPF1の出力が出力負荷ZL2へ入力され、高周波透過フィルタHPF2の出力が出力負荷ZL1へ入力されている。そのため、図5の出力負荷ZL1、ZL2が2端子であるのに対し、図6の出力負荷ZL1、ZL2は3端子である
【0042】
図9の増幅器100は、図6の増幅器100における出力負荷ZL1、ZL2及び高周波透過フィルタHPF1、HPF2を具体化したものである。図9の増幅器100における出力負荷ZL1は、図12に示す3端子出力負荷ZL1であって、並列接続された抵抗素子R1及び負荷トランジスタであるPチャネルMOSトランジスタPM1から構成されている。高周波透過フィルタHPF1は、図8と同様に、直列接続された抵抗素子R3及び容量素子C1から構成されている。そして、抵抗素子R3と容量素子C1との間のノードがPチャネルMOSトランジスタPM1のゲートに接続されている。
【0043】
同様に、出力負荷ZL2は並列接続された抵抗素子R2及びPチャネルMOSトランジスタPM2から構成されている。高周波透過フィルタHPF2は、直列接続された抵抗素子R4及び容量素子C2から構成されている。そして、抵抗素子R4と容量素子C2との間のノードがPチャネルMOSトランジスタPM2のゲートに接続されている。その他の構成は図8と同様である。
【0044】
図7の増幅器100は、図5の増幅器100と比較して、高周波透過フィルタHPF1b、HPF2bをさらに備えた構成である。高周波透過フィルタHPF1bの出力が出力負荷ZL2へ入力され、高周波透過フィルタHPF2bの出力が出力負荷ZL1へ入力されている。そのため、図5の出力負荷ZL1、ZL2が2端子であるのに対し、図7の出力負荷ZL1、ZL2は3端子である。すなわち、図7の増幅器100は、図5及び図6の増幅器100を複合した構成を有する。
【0045】
図10の増幅器100は、図7の増幅器100における出力負荷ZL1、ZL2及び高周波透過フィルタHPF1a、HPF1b、HPF2a、HPF2bを具体化したものである。図10の増幅器100における出力負荷ZL1及びZL2は、図9の出力負荷ZL1及びZL2と同様である。また、図9の高周波透過フィルタHPF1及びHPF2と同様に、高周波透過フィルタHPF1bは直列接続された抵抗素子R5及び容量素子C3から、HPF2bは直列接続された抵抗素子R6及び容量素子C4から構成されている。一方、高周波透過フィルタHPF1a及びHPF2aは、図8の高周波透過フィルタHPF1及びHPF2と同様である。その他の構成も図8と同様である。
【0046】
また、3端子出力負荷ZL1及びZL2としては、図12以外にも、例えば、図11や図13などの回路構成が考えられ得る。図11の3端子出力負荷ZL1は、PチャネルMOSトランジスタPM1のみから構成されている。また、図13の3端子出力負荷ZL1では、図12における抵抗素子R1に代えて、インダクタ素子L1が用いられている。
【0047】
一方、2端子出力負荷ZL1及びZL2としては、図8においてZL1として用いられている図14に示す抵抗素子R1のみからなる構成以外にも、例えば、図15〜18などの回路構成でもよい。図15はインダクタ素子L1、図16は抵抗素子R1とインダクタ素子L1の並列回路、図17は抵抗素子R1とインダクタ素子L1の直列回路、図18は抵抗素子R1とインダクタ素子L1との直列回路と容量素子C5との並列回路から構成されている。
【0048】
ハイパスフィルタHPF1及びHPF2は、図8においてHPF1として用いられている図19に示す抵抗素子R3と容量素子C1とからなる構成以外にも、例えば、図20、21などの回路構成でもよい。図20は容量素子C1とインダクタ素子L2とから構成される回路、図21は直列接続された抵抗素子R3及びインダクタ素子L2に容量素子C1が接続された回路である。
【0049】
また、低周波透過フィルタ101も図44の回路構成に限定されるものではない。例えば、図44を含め図22〜57に示すような低周波透過フィルタ101やこれらを組み合わせたものを低周波透過フィルタ101として用いてもよい。
【0050】
図22の低周波透過フィルタ101は、2つのインダクタ素子L11、L12及び2つの容量素子C11、C12を備えている。インダクタ素子L11及びL12の一方の端子同士が、直列接続された容量素子C11、C12を介して接続されている。そして、容量素子C11とC12との間のノードが接地されている。
図23の低周波透過フィルタ101は、2つのインダクタ素子L11、L12及び1つの容量素子C11を備え、2つのインダクタ素子L11及びL12の一方の端子同士が、容量素子C11を介して接続されている。
図24の低周波透過フィルタ101は、インダクタ素子L11及び容量素子C11を備え、インダクタ素子L11が容量素子C11を介して接地されている。
【0051】
図25の低周波透過フィルタ101は、図22の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図26の低周波透過フィルタ101は、図23の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図27の低周波透過フィルタ101は、図24の低周波透過フィルタ101と比較して、インダクタ素子L11に並列接続された容量素子C13をさらに備えている。
【0052】
図28の低周波透過フィルタ101は、図22の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も、直列接続された容量素子C15、C16を介して接続されている。そして、容量素子C15とC16との間のノードが接地されている。
図29の低周波透過フィルタ101は、図23の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も容量素子C15を介して接続されている。
図30の低周波透過フィルタ101は、図24の低周波透過フィルタ101と比較して、インダクタ素子L11の他方の端子も容量素子C15を介して接地されている。
【0053】
図31の低周波透過フィルタ101は、図28の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図32の低周波透過フィルタ101は、図29の低周波透過フィルタ101と比較して、インダクタ素子L11、L12のそれぞれに並列接続された容量素子C13、C14をさらに備えている。
図33の低周波透過フィルタ101は、図30の低周波透過フィルタ101と比較して、インダクタ素子L11に並列接続された容量素子C13をさらに備えている。
【0054】
図34の低周波透過フィルタ101は、4つのインダクタ素子L11〜14及び2つの容量素子C15、C16を備えている。直列接続されたインダクタ素子L11とL13との間のノードと、直列接続されたインダクタ素子L12とL14との間のノードとが、直列接続された容量素子C15、C16を介して接続されている。そして、容量素子C15とC16との間のノードが接地されている。
図35の低周波透過フィルタ101は、4つのインダクタ素子L11〜14及び1つの容量素子C15を備えている。直列接続されたインダクタ素子L11とL13との間のノードと、直列接続されたインダクタ素子L12とL14との間のノードとが、容量素子C15を介して接続されている。
図36の低周波透過フィルタ101は、直列接続された2つのインダクタ素子L11、L13及び容量素子C15を備え、インダクタ素子L11とL13との間のノードが容量素子C15を介して接地されている。
【0055】
図37の低周波透過フィルタ101は、図34の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された容量素子C13、C14、C17、C18をさらに備えている。
図38の低周波透過フィルタ101は、図35の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された容量素子C13、C14、C17、C18をさらに備えている。
図39の低周波透過フィルタ101は、図36の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L13のそれぞれに並列接続された容量素子C13、C17をさらに備えている。
【0056】
図40の低周波透過フィルタ101は、図34の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も、直列接続された容量素子C11、C12を介して接続されている。そして、容量素子C11とC12との間のノードが接地されている。また、2つのインダクタ素子L13、L14の他方の端子同士も、直列接続された容量素子C19、C20を介して接続されている。そして、容量素子C19とC20との間のノードが接地されている。
図41の低周波透過フィルタ101は、図35の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も容量素子C11を介して接続されている。また、2つのインダクタ素子L13、L14の他方の端子同士も容量素子C19を介して接続されている。
図42の低周波透過フィルタ101は、図36の低周波透過フィルタ101と比較して、インダクタ素子L11の他方の端子も容量素子C11を介して接地されている。また、インダクタ素子L13の他方の端子も容量素子C19を介して接地されている。
【0057】
図43の低周波透過フィルタ101は、図40の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された4つの容量素子C13、C14、C17、C18をさらに備えている。
図44の低周波透過フィルタ101は、図41の低周波透過フィルタ101と比較して、4つのインダクタ素子L11〜14のそれぞれに並列接続された4つの容量素子C13、C14、C17、C18をさらに備えている。
図45の低周波透過フィルタ101は、図42の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L13のそれぞれに並列接続された2つの容量素子C13、C17をさらに備えている。
【0058】
図46の低周波透過フィルタ101は、図34の低周波透過フィルタ101と比較して、2つのインダクタ素子L15、L16及び2つの容量素子C19、C20をさらに備える。直列接続されたインダクタ素子L13とL15との間のノードと、直列接続されたインダクタ素子L14とL16との間のノードとが、直列接続された容量素子C19、C20を介して接続されている。そして、容量素子C19とC20との間のノードが接地されている。
図47の低周波透過フィルタ101は、図35の低周波透過フィルタ101と比較して、2つのインダクタ素子L15、L16及び容量素子C19をさらに備える。直列接続されたインダクタ素子L13とL15との間のノードと、直列接続されたインダクタ素子L14とL16との間のノードとが、容量素子C19を介して接続されている。
図48の低周波透過フィルタ101は、図36の低周波透過フィルタ101と比較して、インダクタ素子L15及び容量素子C19をさらに備える。直列接続されたインダクタ素子L13とL15との間のノードが、容量素子C19を介して接地されている。
【0059】
図49の低周波透過フィルタ101は、図46の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図50の低周波透過フィルタ101は、図47の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図51の低周波透過フィルタ101は、図48の低周波透過フィルタ101と比較して、3つのインダクタ素子L11、L13、L15のそれぞれに並列接続された3つの容量素子C13、C17、C21をさらに備えている。
【0060】
図52の低周波透過フィルタ101は、図46の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も、直列接続された容量素子C11、C12を介して接続されている。そして、容量素子C11とC12との間のノードが接地されている。また、2つのインダクタ素子L15、L16の他方の端子同士も、直列接続された容量素子C23、C24を介して接続されている。そして、容量素子C23とC24との間のノードが接地されている。
図53の低周波透過フィルタ101は、図47の低周波透過フィルタ101と比較して、2つのインダクタ素子L11、L12の他方の端子同士も容量素子C11を介して接続されている。また、2つのインダクタ素子L15、L16の他方の端子同士も容量素子C23を介して接続されている。
図54の低周波透過フィルタ101は、図48の低周波透過フィルタ101と比較して、インダクタ素子L11の他方の端子も容量素子C11を介して接地されている。また、インダクタ素子L15の他方の端子も容量素子C23を介して接地されている。
【0061】
図55の低周波透過フィルタ101は、図52の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図56の低周波透過フィルタ101は、図53の低周波透過フィルタ101と比較して、6つのインダクタ素子L11〜16のそれぞれに並列接続された6つの容量素子C13、C14、C17、C18、C21、C22をさらに備えている。
図57の低周波透過フィルタ101は、図54の低周波透過フィルタ101と比較して、3つのインダクタ素子L11、L13、L15のそれぞれに並列接続された3つの容量素子C13、C17、C21をさらに備えている。
【0062】
実施の形態2
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。図58は実施の形態2に係る通信回路を示すブロック図である。この通信回路は、受信用低周波透過回路200a、送信用低周波透過回路200b、受信増幅器201a、送信増幅器201b、受信ミキサ202a、送信ミキサ202b、可変増幅器203、アナログ/デジタル(A/D)コンバータ204、デジタル/アナログ(D/A)コンバータ205、局所発振器(LO:Local Oscillator)206を備える。この通信回路は、情報通信の送信・受信を行う無線回路であって、送信側と受信側とに、それぞれ実施の形態1に係る低周波透過回路200a、200bを備えている。
【0063】
受信信号は、受信増幅器201a、受信ミキサ202a、低周波透過回路200a、可変利得増幅器203を介して受信用A/Dコンバータ204へ入力される。一方、送信用D/Aコンバータ205から出力された送信信号は、低周波透過回路200b、送信ミキサ202b、送信増幅器201bを介して送信される。また、局所発振器206から出力された信号は、受信ミキサ202a及び送信ミキサ202bへ入力される。
【0064】
次に、図58および図64、66を用いて実施の形態2で、受信信号が明瞭で混信にも強い良好な受信特性と、送信時に不要信号の漏洩を低く抑えられる良好な通信回路が構成できる理由について説明する。まず、インダクタ素子を含む回路で構成された関連技術の低周波透過フィルタを用いた場合、図66に示すように、1GHzの遮断周波数の手前で100MHzあたりから通過損失の悪化が見られる。このため、この範囲の周波数成分に含まれる通信情報は弱まり、受信の難易度が上がってしまう。
【0065】
しかしながら、図65のように遮断周波数以下の周波数範囲では非常に平坦な周波数特性を有する本発明の実施の形態1及び2に係る低周波透過回路200を用いれば、受信範囲の信号が弱まることはない。さらに、本発明の実施の形態1及び2に係る低周波透過回路200は、遮断周波数での抑圧への遷移はきわめて急峻であるため、大きな帯域外抑圧が得られる。そのため、当該送信回路は、非常に近い周波数に存在する他チャネルの信号を遮断することができ、混信にも強い。また、送信時には、遮断周波数に極めて近い透過範囲内の信号まで有効利用でき、かつ、不要周波数の信号漏洩を抑制できる。以上のような理由から、受信信号が明瞭かつ混信にも強い受信特性と、不要信号の漏洩を抑制可能な送信特性とを兼ね備えた通信回路が実現できる。
【0066】
なお、図59に示すように、増幅器100及び低周波透過フィルタ101に可変増幅器203を加えて、受信用低周波透過回路200aとすることができる。また、この可変利得増幅器203の利得が、低周波透過フィルタ101の遮断周波数付近で盛り上がりを持つようにして、本発明を実現してもよい。この場合、低周波透過フィルタ101の前段及び後段に増幅器100、203が接続される。通常、遮断周波数付近で悪化する低周波透過フィルタの損失の値がそのまま受信回路のノイズ指数悪化となるが、このような構成により、その周波数範囲での受信回路のノイズ指数を改善できる。
【0067】
また、図60に示すように、信号経路が複数の位相に応じて構成される通信回路においても有効である。図60の通信回路は、受信側低周波透過回路200a、送信側低周波透過回路200b、受信ミキサ202a、送信ミキサ202b、可変増幅器203、A/Dコンバータ204、D/Aコンバータ205を2つずつ備えている。この場合も、図61に示すように、増幅器100、低周波透過フィルタ101に可変増幅器203を加えて、低周波透過回路200aとすることができる。
【0068】
また、図62に示すように、通信回路内において低周波透過回路が送信受信において共用される構成としてもよい。この場合、図60と同様に、受信ミキサ202a、送信ミキサ202b、可変増幅器203、A/Dコンバータ204、D/Aコンバータ205を2つずつ備えている。一方、受信信号を選別する低周波透過回路200aと、送信信号の不要信号を取り除く低周波透過回路200bとが1つの送受信共用低周波透過回路200として共用されている。図62の通信回路は、この送受信共用低周波透過回路200を2つ備えている。受信信号は、受信増幅器201a、受信ミキサ202a、送受信共用低周波透過回路200、可変利得増幅器203を介して受信用A/Dコンバータ204へ入力される。一方、送信用D/Aコンバータ205から出力された送信信号は、送受信共用低周波透過回路200、送信ミキサ202b、送信増幅器201bを介して送信される。
【0069】
図62に示すような低周波透過回路200を送受信共用にした場合、図63に示すように、信号配線が最短で、かつ、占有面積も最小となるような通信回路用LSIのレイアウトが実現可能となる。ここで、図63における受信増幅ミキサ部301は、図62の受信増幅器201a、受信ミキサ202aに該当する。図63において、受信増幅ミキサ部301は図62の受信増幅器201a及び受信ミキサ202aに、送信増幅ミキサ部302は図62の送信増幅器201b及び送信ミキサ202bに、受信信号A/D部303は図62の可変増幅器203及びA/Dコンバータ204に相当する。
【図面の簡単な説明】
【0070】
【図1】本発明の第1の実施形態に係る低周波透過回路を示すブロック図である。
【図2】本発明の第1の実施形態に係る低周波透過回路の他の例を示すブロック図である。
【図3】本発明の第1の実施形態に係る増幅器の概念を示すブロック図である。
【図4】第1の実施形態に係る低周波透過回路の回路図である。
【図5】本発明の第1の実施形態に係る増幅器を示すブロック図である。
【図6】本発明の第1の実施形態に係る増幅器の他の例を示すブロック図である。
【図7】本発明の第1の実施形態に係る増幅器の他の例を示すブロック図である。
【図8】本発明の第1の実施形態に係る増幅器を示す回路図である。
【図9】本発明の第1の実施形態に係る増幅器の他の例を示す回路図である。
【図10】本発明の第1の実施形態に係る増幅器の他の例を示す回路図である。
【図11】本発明の第1の実施形態に係る増幅器に用いる3端子出力負荷の一例である。
【図12】本発明の第1の実施形態に係る増幅器に用いる3端子出力負荷の一例である。
【図13】本発明の第1の実施形態に係る増幅器に用いる3端子出力負荷の一例である。
【図14】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図15】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図16】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図17】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図18】本発明の第1の実施形態に係る増幅器に用いる2端子出力負荷の一例である。
【図19】本発明の第1の実施形態に係る増幅器に用いるハイパスフィルタの一例である。
【図20】本発明の第1の実施形態に係る増幅器に用いるハイパスフィルタの一例である。
【図21】本発明の第1の実施形態に係る増幅器に用いるハイパスフィルタの一例である。
【図22】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図23】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図24】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図25】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図26】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図27】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図28】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図29】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図30】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図31】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図32】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図33】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図34】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図35】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図36】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図37】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図38】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図39】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図40】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図41】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図42】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図43】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図44】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図45】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図46】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図47】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図48】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図49】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図50】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図51】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図52】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図53】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図54】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図55】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図56】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図57】本発明の第1の実施形態に係る低周波透過フィルタの一例である。
【図58】本発明の第2の実施形態に係る通信回路を示すブロック図である。
【図59】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図60】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図61】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図62】本発明の第2の実施形態に係る通信回路の他の例を示すブロック図である。
【図63】本発明の第2の実施形態に係る通信回路のレイアウトを示すブロック図である。
【図64】本発明の第1及び第2の実施形態に係る増幅器の周波数特性の一例である。
【図65】本発明の第1及び第2の実施形態に係る低周波透過回路の周波数特性の一例である。
【図66】一般的な低周波透過フィルタの周波数特性の例である。
【符号の説明】
【0071】
10 電流源
100 増幅器
101 低周波透過フィルタ
200、200a、200b 低周波透過回路
201a、201b 増幅器
202a、202b ミキサ
203 可変増幅器
204 アナログ/デジタルコンバータ
205 デジタル/アナログコンバータ
206 局所発振器
301 受信増幅ミキサ部
302 送信増幅ミキサ部
303 受信信号アナログ/デジタルコンバータ部
C1〜C4、C11〜C24 容量素子
HPF1〜HPF4 ハイパスフィルタ
IN1、IN2、LPF_IN1、LPF_IN2 入力端子
L1、L2、L11〜L16 インダクタ素子
NM1〜NM5 NチャネルMOSトランジスタ
OUT1、OUT2、AMP_OUT1、AMP_OUT2 出力端子
PM1、PM2 PチャネルMOSトランジスタ
R1〜R6 抵抗素子
T5〜T8 バイアス端子
ZL1、ZL2 出力負荷
【特許請求の範囲】
【請求項1】
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を備える低周波透過回路。
【請求項2】
前記増幅器は、2つの入力信号の電位差に応じて、当該電位差を増幅する差動増幅器であり、
前記差動増幅器は、その利得が低下する高周波を透過する高周波透過フィルタを有し、
前記差動増幅器の出力信号が前記高周波透過フィルタを介して差動増幅器内にフィードバックされる請求項1に記載の低周波透過回路。
【請求項3】
前記増幅器は、
前記入力信号の一方が供給されるゲートを有する第1の駆動トランジスタと、
前記入力信号の他方が供給されるゲートを有し、前記第1の駆動トランジスタと共に差動対を構成する第2の駆動トランジスタと、
前記差動対によって増幅された後の出力差動信号が出力される第1及び第2の出力端子と、
前記第1の駆動トランジスタのソース・ドレイン経路及び前記第1の出力端子が接続された配線上に配置され、前記第1の駆動トランジスタを流れるドレイン電流を調整可能な第1の制御端子を有する第1の回路と、
前記第2の駆動トランジスタのソース・ドレイン経路及び前記第2の出力端子が接続された配線上に配置され、前記第2の駆動トランジスタを流れるドレイン電流を調整可能な第2の制御端子を有する第2の回路と、
前記第2の出力端子と前記第1の制御端子の間に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第1の制御端子の制御電位としてフィードバックする第1のハイパスフィルタと、
前記第1の出力端子と前記第2の制御端子の間に接続され、前記出力差動信号のうち他方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第2の制御端子の制御電位としてフィードバックする第2のハイパスフィルタと、を備えることを特徴とする請求項2に記載の低周波透過回路。
【請求項4】
前記第1の回路は、前記第1の駆動トランジスタのドレイン及び電源電位の間に接続される一対の端子と、前記第1の制御端子とを有する三端子の第1の出力負荷を含み、
前記第2の回路は、前記第2の駆動トランジスタのドレイン及び前記電源電位の間に接続される一対の端子と、前記第2の制御端子とを有する三端子の第2の出力負荷を含む、請求項3記載の低周波透過回路。
【請求項5】
前記第1の回路は、
ドレインが前記第1の制御端子であり、ソースが前記第1の駆動トランジスタのドレインに接続され、ドレインが前記第1の出力端子に接続される第1のカスコードトランジスタと、
一方の端子が前記第1のカスコードトランジスタのドレインに接続され、他方の端子が電源電位に接続される二端子の出力負荷とを備え、
前記第2の回路は、
ドレインが前記第2の制御端子であり、ソースが前記第2の駆動トランジスタのドレインに接続され、ドレインが前記第2の出力端子に接続される第2のカスコードトランジスタと、
一方の端子が前記第2のカスコードトランジスタのドレインに接続され、他方の端子が前記電源電位に接続される二端子の出力負荷とを備える、請求項3記載の低周波透過回路。
【請求項6】
ソースが前記第1の駆動トランジスタのドレインに接続され、ドレインが前記第1の出力端子及び前記第1の出力負荷に接続される第1のカスコードトランジスタと、
ソースが前記第2の駆動トランジスタのドレインに接続され、ドレインが前記第2の出力端子及び前記第2の出力負荷に接続される第2のカスコードトランジスタと、
前記第1のカスコードトランジスタのゲートと前記第2の出力端子との間に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第1のカスコードトランジスタのゲートの制御電位としてフィードバックする第3のハイパスフィルタと、
前記第2のカスコードトランジスタのゲートと前記第1の出力端子との間に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第2のカスコードトランジスタのゲートの制御電位としてフィードバックする第4のハイパスフィルタと、
をさらに備える、請求項4記載の低周波透過回路。
【請求項7】
前記第1の出力負荷は、前記一対の端子の一方に接続されたドレインと、前記一対の端子の他方に接続されたソースと、前記第1の制御端子に接続されたゲートを有する第1の負荷トランジスタを含み、
前記第2の出力負荷は、前記一対の端子の一方に接続されたドレインと、前記一対の端子の他方に接続されたソースと、前記第2の制御端子に接続されたゲートを有する第2の負荷トランジスタを含む、請求項4又は6記載の低周波透過回路。
【請求項8】
前記第1の出力負荷は、前記第1の負荷トランジスタのソース・ドレイン間に並列に接続された抵抗素子をさらに含み、
前記第2の出力負荷は、前記第2の負荷トランジスタのソース・ドレイン間に並列に接続された抵抗素子をさらに含む、請求項7記載の低周波透過回路。
【請求項9】
前記第1の出力負荷は、前記第1の負荷トランジスタのソース・ドレイン間に並列に接続されたインダクタ素子をさらに含み、
前記第2の出力負荷は、前記第2の負荷トランジスタのソース・ドレイン間に並列に接続されたインダクタ素子をさらに含む、請求項7記載の低周波透過回路。
【請求項10】
前記第1及び第2の出力負荷の各々は抵抗素子である、請求項5記載の低周波透過回路。
【請求項11】
前記第1及び第2の出力負荷の各々はインダクタ素子である、請求項5記載の低周波透過回路。
【請求項12】
前記第1及び第2の出力負荷の各々は、抵抗素子とインダクタ素子の並列接続回路である、請求項5記載の低周波透過回路。
【請求項13】
前記第1及び第2の出力負荷の各々は、抵抗素子とインダクタ素子の直列接続回路である、請求項5記載の低周波透過回路。
【請求項14】
前記第1及び第2の出力負荷の各々は、抵抗素子とインダクタ素子の直列接続回路とそれに並列接続された容量素子からなる回路である、請求項5記載の低周波透過回路。
【請求項15】
前記第1のハイパスフィルタは、
一方の端子が前記第2の出力端子に接続され、他方の端子が第1の制御端子に接続される第1の容量素子と、
前記第1の容量素子の前記他方の端子と前記第1の制御端子に供給されるバイアス電圧の供給端子との間に接続される抵抗素子を含み、
前記第2のハイパスフィルタは、
一方の端子が前記第1の出力端子に接続され、他方の端子が第2の制御端子に接続される第2の容量素子と、
前記第2の容量素子の前記他方の端子と前記第2の制御端子に供給されるバイアス電圧の供給端子との間に接続される抵抗素子を含む、請求項3乃至14のいずれか1項に記載の低周波透過回路。
【請求項16】
前記第1のハイパスフィルタは、
一方の端子が前記第2の出力端子に接続され、他方の端子が第1の制御端子に接続される第1の容量素子と、
前記第1の容量素子の前記他方の端子と前記第1の制御端子に供給されるバイアス電圧の供給端子との間に接続されるインダクタ素子を含み、
前記第2のハイパスフィルタは、
一方の端子が前記第1の出力端子に接続され、他方の端子が第2の制御端子に接続される第2の容量素子と、
前記第2の容量素子の前記他方の端子と前記第2の制御端子に供給されるバイアス電圧の供給端子との間に接続されるインダクタ素子を含む、請求項3乃至14のいずれか1項に記載の低周波透過回路。
【請求項17】
前記第1のハイパスフィルタは、
一方の端子が前記第2の出力端子に接続され、他方の端子が第1の制御端子に接続される第1の容量素子と、
前記第1の容量素子の前記他方の端子と前記第1の制御端子に供給されるバイアス電圧の供給端子との間に直列に接続された抵抗素子及びインダクタ素子を含み、
前記第2のハイパスフィルタは、
一方の端子が前記第1の出力端子に接続され、他方の端子が第2の制御端子に接続される第2の容量素子と、
前記第2の容量素子の前記他方の端子と前記第2の制御端子に供給されるバイアス電圧の供給端子との間に直列に接続された抵抗素子及びインダクタ素子を含む、請求項3乃至14のいずれか1項に記載の低周波透過回路。
【請求項18】
前記低周波透過フィルタは、
一方の端子が当該低周波透過フィルタの第1の入力端子に、他方の端子が当該低周波透過フィルタの第1の出力端子に接続された1又は直列接続された複数のインダクタ素子からなる第1のインダクタ素子列と、
一方の端子が前記第1のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続され、他方の端子が接地された容量素子を含む、請求項1乃至17のいずれか1項に記載の低周波透過回路。
【請求項19】
一方の端子が前記低周波透過フィルタの第1の入力端子に、他方の端子が前記低周波透過フィルタの第1の出力端子に接続された1又は直列接続された複数のインダクタ素子からなる第1のインダクタ素子列と、
一方の端子が前記低周波透過フィルタの第2の入力端子に、他方の端子が前記低周波透過フィルタの第2の出力端子に接続され、前記第1のインダクタ素子列と同数のインダクタ素子からなる第2のインダクタ素子列と、
一方の端子が前記第1のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続され、他方の端子が前記第2のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続された容量素子を含む、請求項1乃至17のいずれか1項に記載の低周波透過回路。
【請求項20】
前記第1及び/又は第2のインダクタ素子列のそれぞれのインダクタ素子と並列接続された1又は複数の容量素子を含む、請求項18又は19記載の低周波透過回路。
【請求項21】
前記増幅器を複数有することを特徴とする請求項1乃至20のいずれか1項に記載の低周波透過回路。
【請求項22】
受信信号を選別する受信用の低周波透過回路と、
送信信号の不要信号を除去する送信用の低周波透過回路とを備え、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路。
【請求項23】
前記受信用及び送信用の低周波透過回路が、1つの低周波透過回路により兼用されていることを特徴とする請求項22に記載の通信回路
【請求項24】
前記増幅器を複数有することを特徴とする請求項22又は23に記載の低周波透過回路。
【請求項25】
受信用の低周波透過回路を介して受信信号を選別するステップと、
送信用の低周波透過回路を介して送信信号の不要信号を除去するステップとを含み、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信方法。
【請求項26】
受信ミキサと送信ミキサとの間に局所発振器を配置し、
送信信号デジタル/アナログ変換部を前記受信ミキサと対向して配置し、
受信信号アナログ/デジタル変換部を前記送信ミキサと対向して配置し、
前記送信信号デジタル/アナログ変換部と受信信号アナログ/デジタル変換部との間に、送信用と受信用とが兼用された低周波透過回路を配置し、
前記低周波透過回路は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路のレイアウト方法。
【請求項1】
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を備える低周波透過回路。
【請求項2】
前記増幅器は、2つの入力信号の電位差に応じて、当該電位差を増幅する差動増幅器であり、
前記差動増幅器は、その利得が低下する高周波を透過する高周波透過フィルタを有し、
前記差動増幅器の出力信号が前記高周波透過フィルタを介して差動増幅器内にフィードバックされる請求項1に記載の低周波透過回路。
【請求項3】
前記増幅器は、
前記入力信号の一方が供給されるゲートを有する第1の駆動トランジスタと、
前記入力信号の他方が供給されるゲートを有し、前記第1の駆動トランジスタと共に差動対を構成する第2の駆動トランジスタと、
前記差動対によって増幅された後の出力差動信号が出力される第1及び第2の出力端子と、
前記第1の駆動トランジスタのソース・ドレイン経路及び前記第1の出力端子が接続された配線上に配置され、前記第1の駆動トランジスタを流れるドレイン電流を調整可能な第1の制御端子を有する第1の回路と、
前記第2の駆動トランジスタのソース・ドレイン経路及び前記第2の出力端子が接続された配線上に配置され、前記第2の駆動トランジスタを流れるドレイン電流を調整可能な第2の制御端子を有する第2の回路と、
前記第2の出力端子と前記第1の制御端子の間に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第1の制御端子の制御電位としてフィードバックする第1のハイパスフィルタと、
前記第1の出力端子と前記第2の制御端子の間に接続され、前記出力差動信号のうち他方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第2の制御端子の制御電位としてフィードバックする第2のハイパスフィルタと、を備えることを特徴とする請求項2に記載の低周波透過回路。
【請求項4】
前記第1の回路は、前記第1の駆動トランジスタのドレイン及び電源電位の間に接続される一対の端子と、前記第1の制御端子とを有する三端子の第1の出力負荷を含み、
前記第2の回路は、前記第2の駆動トランジスタのドレイン及び前記電源電位の間に接続される一対の端子と、前記第2の制御端子とを有する三端子の第2の出力負荷を含む、請求項3記載の低周波透過回路。
【請求項5】
前記第1の回路は、
ドレインが前記第1の制御端子であり、ソースが前記第1の駆動トランジスタのドレインに接続され、ドレインが前記第1の出力端子に接続される第1のカスコードトランジスタと、
一方の端子が前記第1のカスコードトランジスタのドレインに接続され、他方の端子が電源電位に接続される二端子の出力負荷とを備え、
前記第2の回路は、
ドレインが前記第2の制御端子であり、ソースが前記第2の駆動トランジスタのドレインに接続され、ドレインが前記第2の出力端子に接続される第2のカスコードトランジスタと、
一方の端子が前記第2のカスコードトランジスタのドレインに接続され、他方の端子が前記電源電位に接続される二端子の出力負荷とを備える、請求項3記載の低周波透過回路。
【請求項6】
ソースが前記第1の駆動トランジスタのドレインに接続され、ドレインが前記第1の出力端子及び前記第1の出力負荷に接続される第1のカスコードトランジスタと、
ソースが前記第2の駆動トランジスタのドレインに接続され、ドレインが前記第2の出力端子及び前記第2の出力負荷に接続される第2のカスコードトランジスタと、
前記第1のカスコードトランジスタのゲートと前記第2の出力端子との間に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第1のカスコードトランジスタのゲートの制御電位としてフィードバックする第3のハイパスフィルタと、
前記第2のカスコードトランジスタのゲートと前記第1の出力端子との間に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第2のカスコードトランジスタのゲートの制御電位としてフィードバックする第4のハイパスフィルタと、
をさらに備える、請求項4記載の低周波透過回路。
【請求項7】
前記第1の出力負荷は、前記一対の端子の一方に接続されたドレインと、前記一対の端子の他方に接続されたソースと、前記第1の制御端子に接続されたゲートを有する第1の負荷トランジスタを含み、
前記第2の出力負荷は、前記一対の端子の一方に接続されたドレインと、前記一対の端子の他方に接続されたソースと、前記第2の制御端子に接続されたゲートを有する第2の負荷トランジスタを含む、請求項4又は6記載の低周波透過回路。
【請求項8】
前記第1の出力負荷は、前記第1の負荷トランジスタのソース・ドレイン間に並列に接続された抵抗素子をさらに含み、
前記第2の出力負荷は、前記第2の負荷トランジスタのソース・ドレイン間に並列に接続された抵抗素子をさらに含む、請求項7記載の低周波透過回路。
【請求項9】
前記第1の出力負荷は、前記第1の負荷トランジスタのソース・ドレイン間に並列に接続されたインダクタ素子をさらに含み、
前記第2の出力負荷は、前記第2の負荷トランジスタのソース・ドレイン間に並列に接続されたインダクタ素子をさらに含む、請求項7記載の低周波透過回路。
【請求項10】
前記第1及び第2の出力負荷の各々は抵抗素子である、請求項5記載の低周波透過回路。
【請求項11】
前記第1及び第2の出力負荷の各々はインダクタ素子である、請求項5記載の低周波透過回路。
【請求項12】
前記第1及び第2の出力負荷の各々は、抵抗素子とインダクタ素子の並列接続回路である、請求項5記載の低周波透過回路。
【請求項13】
前記第1及び第2の出力負荷の各々は、抵抗素子とインダクタ素子の直列接続回路である、請求項5記載の低周波透過回路。
【請求項14】
前記第1及び第2の出力負荷の各々は、抵抗素子とインダクタ素子の直列接続回路とそれに並列接続された容量素子からなる回路である、請求項5記載の低周波透過回路。
【請求項15】
前記第1のハイパスフィルタは、
一方の端子が前記第2の出力端子に接続され、他方の端子が第1の制御端子に接続される第1の容量素子と、
前記第1の容量素子の前記他方の端子と前記第1の制御端子に供給されるバイアス電圧の供給端子との間に接続される抵抗素子を含み、
前記第2のハイパスフィルタは、
一方の端子が前記第1の出力端子に接続され、他方の端子が第2の制御端子に接続される第2の容量素子と、
前記第2の容量素子の前記他方の端子と前記第2の制御端子に供給されるバイアス電圧の供給端子との間に接続される抵抗素子を含む、請求項3乃至14のいずれか1項に記載の低周波透過回路。
【請求項16】
前記第1のハイパスフィルタは、
一方の端子が前記第2の出力端子に接続され、他方の端子が第1の制御端子に接続される第1の容量素子と、
前記第1の容量素子の前記他方の端子と前記第1の制御端子に供給されるバイアス電圧の供給端子との間に接続されるインダクタ素子を含み、
前記第2のハイパスフィルタは、
一方の端子が前記第1の出力端子に接続され、他方の端子が第2の制御端子に接続される第2の容量素子と、
前記第2の容量素子の前記他方の端子と前記第2の制御端子に供給されるバイアス電圧の供給端子との間に接続されるインダクタ素子を含む、請求項3乃至14のいずれか1項に記載の低周波透過回路。
【請求項17】
前記第1のハイパスフィルタは、
一方の端子が前記第2の出力端子に接続され、他方の端子が第1の制御端子に接続される第1の容量素子と、
前記第1の容量素子の前記他方の端子と前記第1の制御端子に供給されるバイアス電圧の供給端子との間に直列に接続された抵抗素子及びインダクタ素子を含み、
前記第2のハイパスフィルタは、
一方の端子が前記第1の出力端子に接続され、他方の端子が第2の制御端子に接続される第2の容量素子と、
前記第2の容量素子の前記他方の端子と前記第2の制御端子に供給されるバイアス電圧の供給端子との間に直列に接続された抵抗素子及びインダクタ素子を含む、請求項3乃至14のいずれか1項に記載の低周波透過回路。
【請求項18】
前記低周波透過フィルタは、
一方の端子が当該低周波透過フィルタの第1の入力端子に、他方の端子が当該低周波透過フィルタの第1の出力端子に接続された1又は直列接続された複数のインダクタ素子からなる第1のインダクタ素子列と、
一方の端子が前記第1のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続され、他方の端子が接地された容量素子を含む、請求項1乃至17のいずれか1項に記載の低周波透過回路。
【請求項19】
一方の端子が前記低周波透過フィルタの第1の入力端子に、他方の端子が前記低周波透過フィルタの第1の出力端子に接続された1又は直列接続された複数のインダクタ素子からなる第1のインダクタ素子列と、
一方の端子が前記低周波透過フィルタの第2の入力端子に、他方の端子が前記低周波透過フィルタの第2の出力端子に接続され、前記第1のインダクタ素子列と同数のインダクタ素子からなる第2のインダクタ素子列と、
一方の端子が前記第1のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続され、他方の端子が前記第2のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続された容量素子を含む、請求項1乃至17のいずれか1項に記載の低周波透過回路。
【請求項20】
前記第1及び/又は第2のインダクタ素子列のそれぞれのインダクタ素子と並列接続された1又は複数の容量素子を含む、請求項18又は19記載の低周波透過回路。
【請求項21】
前記増幅器を複数有することを特徴とする請求項1乃至20のいずれか1項に記載の低周波透過回路。
【請求項22】
受信信号を選別する受信用の低周波透過回路と、
送信信号の不要信号を除去する送信用の低周波透過回路とを備え、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路。
【請求項23】
前記受信用及び送信用の低周波透過回路が、1つの低周波透過回路により兼用されていることを特徴とする請求項22に記載の通信回路
【請求項24】
前記増幅器を複数有することを特徴とする請求項22又は23に記載の低周波透過回路。
【請求項25】
受信用の低周波透過回路を介して受信信号を選別するステップと、
送信用の低周波透過回路を介して送信信号の不要信号を除去するステップとを含み、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信方法。
【請求項26】
受信ミキサと送信ミキサとの間に局所発振器を配置し、
送信信号デジタル/アナログ変換部を前記受信ミキサと対向して配置し、
受信信号アナログ/デジタル変換部を前記送信ミキサと対向して配置し、
前記送信信号デジタル/アナログ変換部と受信信号アナログ/デジタル変換部との間に、送信用と受信用とが兼用された低周波透過回路を配置し、
前記低周波透過回路は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路のレイアウト方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【公開番号】特開2010−68165(P2010−68165A)
【公開日】平成22年3月25日(2010.3.25)
【国際特許分類】
【出願番号】特願2008−231638(P2008−231638)
【出願日】平成20年9月10日(2008.9.10)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
【公開日】平成22年3月25日(2010.3.25)
【国際特許分類】
【出願日】平成20年9月10日(2008.9.10)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
[ Back to top ]