【課題】異なる配線を介して異なる電源端子から内部回路を構成する第１の回路および第２の回路にそれぞれ給電する際に、第１の回路に給電する配線と第２の回路に給電する配線との間に発生するノイズを抑制する。
【解決手段】半導体装置は、第１の回路に給電を行う第１の電源配線と、第２の回路に給電を行う第２の電源配線と、第１の電源配線と第２の電源配線との間に容量素子を設けることにより、両端子間のインピーダンスを、大幅に低減させることにより異種電源間のノイズを低減する。 （もっと読む）

デバイス１１０は、駆動ノード３４，３６および感知ノード４２，４４を有する感知素子２６を備えている。駆動ノード３４および感知ノード４２との間には寄生容量２２が存在する。同様に、駆動ノード３６と感知ノード４４との間には寄生容量２４が存在する。駆動信号５６が駆動ノード３４、３６との間に印加されると、駆動ノード３４と感知ノード４２との間の寄生電流７０および駆動ノード３６と感知ノード４４との間の寄生電流７２が寄生容量２２，２４のおかげで生成される。容量性ネットワーク１１２を介して寄生電流７０を打ち消す補正電流１３４を生成するために、駆動ノード３６と感知ノード４２との間に容量ネットワーク１１２が接続される。同様に、容量性ネットワーク１１２を介して寄生電流７２を打ち消す補正電流１３８を生成するために、駆動ノード３４と感知ノード４４との間に容量性ネットワーク１１４が接続される。
（もっと読む）

【課題】周波数に依存しない伝達特性が改善された増幅器、及びジャイレータ回路の提供。
【解決手段】位相シフタ部２に接続されたトランスコンダクタ・デバイス１を備えた増幅回路Ａ１。位相シフタ部２は、位相シフトが調整可能で、入力信号の周波数に少なくとも部分的に依存するインピーダンスを有している。使用時に、調整可能な位相シフトは、トランスコンダクタ・デバイス１の位相シフトと実質的に反対の値となる様に調整され、実施形態として、位相シフタ部２は、キャパシタ・デバイスＣと可調抵抗デバイスＲとを含み、可調抵抗デバイスＲは、抵抗値制御信号を受信する入力接点Ｒｉｎ、キャパシタ・デバイスに接続された第１の出力接点Ｒｏｕｔ１、及びトランスコンダクタ・デバイスに接続された第２の出力接点Ｒｏｕｔ２を有する増幅デバイスＲを含み、増幅回路Ａ１は更に、抵抗値制御信号を増幅デバイスの入力接点に供給する制御デバイスを備えている。 （もっと読む）

チューナブルＧｍ−Ｃフィルタを制御する装置であって、出力増幅器（３０４）の帰還符号を切り換えることによって自励発振器として再構成することのできるフィルタと、キャリブレーション構成においてフィルタの出力を検知するディジタルコントローラ（４２）と、フィルタを含む相互コンダクタンス増幅器（３１０、３２０）のｇｍ入力にアナログ制御信号（４８）を提供するＤＡＣ（４４）とを備える。 （もっと読む）

【課題】プロセスばらつき、温度・電圧変動に依存することなく一定のカットオフ周波数を保持する、小型化・低消費電流化に適したフィルタ回路を提供する。
【解決手段】可変電流源を備えた基準コンデンサを用いて被比較電圧を生成し、被比較電圧と基準電圧を比較器によって比較し、電位差をロジック回路によってデジタル信号に変換する。変換されたデジタル信号によって、可変容量回路のスイッチを切り替える。またデジタル信号は可変電流源にも入力され可変電流源の電流値を変える。この動作を繰り返すことにより、フィルタのカットオフ周波数を決定することで、カットオフ周波数が一定に保持されるフィルタ回路を構成する。 （もっと読む）

【課題】 簡易な構造を有するノイズフィルタ回路等を提供する。
【解決手段】 ノイズフィルタ回路（１０；６０）は、入力信号（ＩＮ）を入力するラッチ回路（１４；６４）を備える。ラッチ回路（１４；６４）は、第１および第２の論理演算回路（たとえば、ＮＡＮＤ回路）を含む。第１および第２のＮＡＮＤ回路のそれぞれにおいて、セット信号（Ｓ）またはリセット（Ｒ）信号を入力するＰ型トランジスタ（Ｐ１）の能力は、セット信号（Ｓ）またはリセット（Ｒ）信号を入力するＮ型トランジスタ（Ｎ１）の能力、および、このＮ型トランジスタ（Ｎ１）と直列に接続されるＮ型トランジスタ（Ｎ２）の能力（トータルな能力）より低い。ノイズフィルタ回路（１０；６０）は、ラッチ回路（１４；６４）からの出力信号（ＯＵＴ（ＸＱ；Ｑ））を入力する波形整形回路（１６）を、備えてもよい。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）

【課題】製造バラツキ又は温度変化等による特性変化を補償するとともに、広い入力レンジを確保すること。
【解決手段】異なる電圧電流変換ゲインＧｍ１，Ｇｍ２を有するトランスコンダクタンス回路１２，１４を備え、選択した１のトランスコンダクタンス回路１２，１４により電圧電流変換を行い、入力電圧を電流に変換する電圧電流変換部１０と、トランスコンダクタンス回路１２，１４に供給されるバイアス電流Ｉ_ｂ−Ｉ_ｃｏｎｔを制御し、電圧電流変換ゲインＧｍ１，Ｇｍ２を一定値に制御する補正回路部３０と、バイアス電流Ｉ_ｂ−Ｉ_ｃｏｎｔと所定の基準電流Ｉ_ｒｅｆとを比較する電流コンパレータ５６と、比較の結果に基づいて、電圧電流変換を行うトランスコンダクタンス回路１２，１４を電圧電流変換ゲインＧｍ１，Ｇｍ２が異なる他のトランスコンダクタンス回路１２，１４へ切換えるスイッチ回路２２と、を備える。 （もっと読む）

【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、およびフィルタを提供する。
【解決手段】静電容量が可変する第１可変静電容量素子と、第１可変静電容量素子と電気的に接続され、静電容量が可変する第２可変静電容量素子と、第１可変静電容量素子と第２可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第１入力部とを備え、第１可変静電容量素子と第２可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第１可変静電容量素子と第２可変静電容量素子との静電容量を第１の値とし、第１可変静電容量素子と第２の可変静電容量素子の静電容量を、第１の値よりも小さな第２の値として電圧信号を増幅する増幅器が提供される。 （もっと読む）

【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、増幅方法、およびフィルタを提供する。
【解決手段】静電容量が可変する第１可変静電容量素子と、第１可変静電容量素子と電気的に接続され、第１可変静電容量素子と逆導電型であり、静電容量が可変する第２可変静電容量素子と、第１可変静電容量素子と第２可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第１入力部とを備え、第１可変静電容量素子と第２可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第１可変静電容量素子と第２可変静電容量素子との静電容量を第１の値とし、第１可変静電容量素子と第２の可変静電容量素子の静電容量を、第１の値よりも小さな第２の値として電圧信号を増幅する増幅器が提供される。 （もっと読む）

【課題】低価格で校正時間が短いＲＣキャリブレーション回路を提供する。
【解決手段】このＲＣキャリブレーション回路では、基準クロック信号ＲｅｆＣＬＫを２分周して分周信号ＶＩＮを生成し、分周信号ＶＩＮの立ち上がりエッジに応答してキャパシタを充電し、キャパシタの端子間電圧ＶＯＵＴが基準電圧Ｖｒｅｆを超えたとき、基準クロック信号ＲｅｆＣＬＫのレベルに応じてカウント値Ｃ１〜ＣＮが増加または減少し、カウント値Ｃ１〜ＣＮによってＲＣフィルタ回路およびＲＣリファレンス回路３の時定数を制御する。したがって、従来の遅延器７５やラッチ回路７６が不要となる。 （もっと読む）

集積回路における抵抗器（４１０）およびキャパシタ（４２０）についての２ステップチューニングプロセスが説明されている。チューニングプロセスの第１のステップにおいては、オンチップ調節可能な抵抗器（４１０）は、チューンされた抵抗器を得るために、外部抵抗器に基づいてチューンされる。チューンされた抵抗器の値は、外部抵抗器と調節可能な抵抗器（４１０）の設計とによって決定された、ターゲットパーセンテージ内で、正確である。第２のステップにおいては、調節可能なキャパシタ（４２０）は、正確な値を有しているチューンされたキャパシタを得るために、チューンされた抵抗器の値と正確なクロックとに基づいて、チューンされる。調節可能なキャパシタ（４２０）は、チューンされた抵抗器およびチューンキャパシタについてのＲＣ時間定数が、正確クロックと調節可能なキャパシタ（４２０）の設計とによって決定されるターゲットパーセンテージ内に正確であるように、チューンされることができる。集積回路上の他の回路の抵抗器およびキャパシタは、チューンされた抵抗器およびチューンされたキャパシタ、それぞれに基づいて、調節されることができる。
（もっと読む）

信号有向グラフを用いてフィルタ内の寄生信号伝達を識別するステップと、補償経路をフィルタに追加して寄生信号伝達の影響を低減または解消するステップとを具えた方法を提供する。これに対応するフィルタを提供し、このフィルタは、１つ以上のフィルタ極を生成する複数の増幅段と、これらの増幅段の少なくとも１つに結合された少なくとも１つの構成部品であって、フィルタ内に寄生効果を生じさせる構成部品と、上記少なくとも１つの増幅段に補償電流を加えて、この寄生効果を低減または解消する手段とを具えている。さらにラジオ受信機を提供し、このラジオ受信機は、同相及び直交信号を受信してフィルタ処理するフィルタと、フィルタ処理した同相及び直交信号の一方を受信して増幅する増幅器と、フィルタ処理して増幅した同相または直交信号をこの増幅器から受信し、上記同相または直交信号の他方を、上記フィルタ処理して増幅した信号から再生する手段とを具えている。
（もっと読む）

【課題】トランスコンダクタンスの可変域を拡大又は維持しつつ出力端子の寄生容量を低減する。
【解決手段】２つの入力回路１０，６０が平方根圧縮回路２０と電圧電流変換回路３０とを共有するように構成する。また、電圧電流変換回路３０を構成する差動ＭＯＳトランジスタＭ５及びＭ６の出力部において、固定バイアス電流Ｉｂｉａｓを電流源４１，４２で引き抜き、同時にＭ５及びＭ６の可変駆動電流と同一の可変バイアス電流Ｉｂを電流源５１，５２から供給することで、出力バイアス回路４０の電流が固定バイアス電流Ｉｂｉａｓと常に等しくなるようにする。更に、電圧電流変換回路３０と出力バイアス回路４０との間に、カスコード接続のＭＯＳトランジスタＭ９及びＭ１０からなる電流バッファ５０を挿入する。 （もっと読む）

【課題】特性周波数の調整機能を有するフィルタに対して、高い調整精度を持ちかつ容易に低消費電流化を実現したバラツキ補正を可能にし、フィルタ調整誤差を確実に抑えることができるフィルタ自動調整回路およびフィルタ調整方法ならびに携帯電話システムを提供する。
【解決手段】基準フィルタ１０３のバラツキを検出するために、位相差検出器１０４により、基準フィルタ１０３における前後の位相差をカウンタ１０６にてカウントする際に、一種類の基準信号でなく、位相器１１０で作成した複数個の基準信号を用いてカウントし、このカウント結果から得られる信号を、主フィルタ１０９の制御信号１１６（１）〜１１６（ｎ）としてレジスタ１０８に保持することにより、主フィルタ１０３のバラツキ調整後は、フィルタ調整に関する部材のすべての動作を停止させる。 （もっと読む）

【課題】 低電源電圧状態での歪特定を改善して動作を安定化でき、設計の自由度を向上し得るようなアクティブインダクタンス回路を提供する。
【解決手段】 正抵抗に対して負性抵抗を帰還したハイインピーダンス回路のハイインピーダンス部分に容量（コンデンサ１０８）を付加することにより形成した差動型の９０度移相器１３０と、入力信号を電流に変換して上記９０度移相器１３０に電流を流し込む第１の差動対回路１４０と、上記９０度移相器１３０の出力電圧を電流に変換して入力側に戻す第２の差動対回路１５０とを有して構成され、上記９０度移相器１３０の入力側からみたインピーダンスを２端子のインダクタンスとして作用させる。 （もっと読む）

【課題】ダミーフィルタの次数とメインフィルタの次数とが異なっていても、メインフィルタの周波数特性を所望の特性に調整することができるようにする。
【解決手段】ダミーフィルタ２の制御電圧Ｖcdを出力する第１のオペアンプ５とメインフィルタ１との間にインタフェース回路６として第２のオペアンプ７を配置し、第２のオペアンプ７の基準電圧Ｖｒを最適化することにより、ダミーフィルタ２を用いて得られた制御電圧Ｖcdがインタフェース回路６によってメインフィルタ１に最適な制御電圧Ｖcmに変換されるようにして、メインフィルタ１の周波数特性を所望の特性に調整するのに必要な最適な制御電圧Ｖcmを得ることができようにする。 （もっと読む）

【課題】同調帯域上で比較的低く均一な位相ノイズを維持しながら、マルチオクターブ帯域周波数選択性を有する電圧制御発振器を提供する。
【解決手段】電圧制御発振器１００は、バイポーラトランジスタからなる能動素子１０４、チップ形態での実装が可能なマルチモード結合共振器１２０、遅波結合共振器１２４、進行波結合共振器１２８、ノイズフィルタリング回路網１０８、ノイズ除去回路網１１２、ノイズフィードバック・ＤＣバイアス回路１１６及び位相補償回路網１３２等により構成されている。これらの構成により、広帯域線形同調レンジを実現しつつ位相ノイズを最小化し、動作周波数帯域全体にわたって均一な出力パワーと改善された高次高調波の遮断が実現できる。 （もっと読む）

【課題】アクティブフィルタを用いた受信機においてマルチスロット受信を行う際、スロット間でアクティブフィルタ部の電源がON／OFF動作を行う為、アクティブフィルタの周波数特性調整回路が働き、調整動作がガードビット内で終了しないためにマルチスロット受信が行えないという問題があった。
【解決手段】本発明の受信機は、アクティブフィルタの電源制御とアクティブフィルタ以外の電源制御を個別に制御する手段を設けている。これによりマルチスロット受信時のスロット間で電源ON／OFF信号がきても、アクティブフィルタの電源制御とアクティブフィルタ以外の電源制御を個別に制御してアクティブフィルタの電源ON／OFF動作を行わないことで、周波数特性調整動作も行われなくなるため、次スロットが受信可能となる。 （もっと読む）

【課題】スイッチドキャパシタ回路の高速化の際に、スイッチドキャパシタ回路を動作させるために供給するクロックタイミングがばらつきや配線に付く寄生抵抗、容量によってはタイミング破綻を引き起こす。
【解決手段】スイッチドキャパシタ回路を動作させるために供給するクロック信号のボトムプレートサンプリング期間と、ノンオーバーラップ期間を制御手段により、タイミングを調整可能にする事により、タイミング破綻を回避する事が出来、且つ前記それぞれの期間を決定付ける論理素子の面積を増大させる事なく構成できる。 （もっと読む）