【課題】チップ面積を小さくする。
【解決手段】一端がグランド端子１４に接続される定電流源１３と、ソースが共通に定電流源１３の他端に接続され、ゲートが入力端子Ａ、Ｂにそれぞれ接続される第１および第２の差動対（Ｑ１１、Ｑ１２およびＱ１３、Ｑ１４に相当）と、第１の差動対のそれぞれのドレインにそれぞれのソースを接続するｎＭＯＳトランジスタＱ１５、Ｑ１６と、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのドレインを出力端子Ｃ、Ｄとし、出力端子Ｃ、Ｄと電源端子１１との間に接続される負荷部（図１のＱ１７、Ｑ１８に相当）と、を備え、第１の差動対のそれぞれのドレインを第２の差動対の逆相となるそれぞれのドレインに接続し、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのゲートは、ｎＭＯＳトランジスタＱ１５、Ｑ１６のドレインにそれぞれ接続する。 （もっと読む）

【課題】面積の小さい定電流回路を提供する。
【解決手段】高い抵抗値の抵抗によらず、強反転領域の非飽和領域で動作するＮＭＯＳトランジスタ１３の高い抵抗値のオン抵抗により、定電流回路の定電流ＩＲＥＦが少なくなる。ＮＭＯＳトランジスタ１３の面積はこのトランジスタのオン抵抗の抵抗値と同じ抵抗値の抵抗の面積よりも小さいので、定電流回路の面積が小さくなる。 （もっと読む）

【課題】面積の小さい定電流回路を提供する。
【解決手段】高い抵抗値の抵抗によらず、強反転領域・非飽和領域で動作するＮＭＯＳトランジスタ２３の高い抵抗値のオン抵抗により、定電流回路の定電流Ｉ１が少なくなる。よって、ＮＭＯＳトランジスタ２３の面積はこのトランジスタのオン抵抗の抵抗値と同じ抵抗値の抵抗の面積よりも小さいので、定電流回路の面積が小さくなる。 （もっと読む）

【課題】チップ面積やコストを増加させることなく、リーク電流を抑制することができる電力増幅器を得る。
【解決手段】バイアス回路Ｂ１，Ｂ２は、リファレンス電圧発生回路ＶＧから供給されたリファレンス電圧に基づいてバイアス電圧を生成し、増幅トランジスタＡ１，Ａ２にバイアス電圧を供給する。インバータＩＮＶは、イネーブル電圧を昇圧して出力する。リファレンス電圧発生回路ＶＧは、インバータＩＮＶの出力電圧に応じてＯＮ又はＯＦＦする。インバータＩＮＶは、イネーブル端子Ｖｅｎと、電源端子Ｖｃｂと、トランジスタＴｒｉ１と、ＦＥＴ抵抗Ｆｄｉ２とを有する。トランジスタＴｒｉ１のベースはイネーブル端子Ｖｅｎに接続され、コレクタは電源端子Ｖｃｂに接続され、エミッタは接地されている。ＦＥＴ抵抗Ｆｄｉ２はトランジスタＴｒｉ１のコレクタと電源端子Ｖｃｂとの間に接続され、ＦＥＴ抵抗Ｆｄｉ２のゲート電極はオープンである。 （もっと読む）

【課題】電源・温度の変動に対する感度を極めて低めた効率的に設計することが可能な基準回路の提供。
【解決手段】ｐＭＯＳ Ｍ_６とｐＭＯＳ Ｍ_７とからなりｐＭＯＳ Ｍ_６，Ｍ_７のソースが電源ノードに接続された第１電流ミラー回路と、ｐＭＯＳ Ｍ_９とｐＭＯＳ Ｍ_８とからなり、ｐＭＯＳ Ｍ_６，Ｍ_７のドレイン側にカスコード接続された第２電流ミラー回路と、ソースが電源に接続されゲートがｐＭＯＳ Ｍ_６のゲートに接続されたｐＭＯＳ Ｍ_５と、飽和領域のｎＭＯＳ Ｍ_１及び三極管領域のｎＭＯＳ Ｍ_２，Ｍ_３とを備え、Ｍ_１，Ｍ_２，Ｍ_３はＭ_５のドレインから接地にかけて直列に接続され、各々のゲートはＭ_５のドレインに共通に接続されており、Ｍ_８のソースはＭ_１のソース及びＭ_２のドレインとの共通接続ノードに接続されており、Ｍ_９のソースは、Ｍ_２のソース及びＭ_３のドレインとの共通接続ノードに接続された構成とした。 （もっと読む）

【課題】動作特性の低下を抑制しつつ、配置の自由度を大きくできる上、電流負荷を高速停止できて電流制限抵抗が不要な電流負荷駆動回路を提供すること。
【解決手段】電流負荷駆動回路における第１カレントミラー回路１ｂの電圧経路上で入力回路５ｂ、出力回路７ｂを分割し、第２カレントミラー回路２ｂを含む出力回路７ｂに備えられた電圧制御回路では、電流負荷のＬＥＤ４の消灯を行う際、ＬＥＤ４の一端にドレイン端子が接続された高耐圧Ｐ型ＭＯＳトランジスタＰ３が、制御端子Ｔ１に入力された信号によって、オン状態とされる。このとき、ＭＯＳトランジスタＰ３のドレイン電圧は、ほぼソース電圧（ＬＥＤ４の電源電圧）に一致した状態となるため、ＬＥＤ４は高速消灯される。各カレントミラー回路および電圧制御回路によってＬＥＤ４の駆動電流を制御するため、電流制限抵抗が不要となる。 （もっと読む）

【課題】小型で製造が容易な高周波増幅装置を提供する。
【解決手段】電源電位Ｖｃｃと接地電位ＧＮＤとの間に接続され、入力された高周波信号ｆ１を増幅して出力信号ｆ２として出力する高周波増幅装置１において、増幅用トランジスタＴ１と、負荷用トランジスタＴ２とを直列に設ける。増幅用トランジスタＴ１のコレクタは電源電位Ｖｃｃに接続され、ベースに高周波信号ｆ１が入力され、エミッタは負荷用トランジスタＴ２のコレクタに接続される。また、負荷用トランジスタＴ２のエミッタは接地電位ＧＮＤに接続される。そして、増幅用トランジスタＴ１のコレクタから出力信号ｆ１が取り出される。負荷用トランジスタＴ２の寄生抵抗及び寄生容量によって、抵抗素子及びキャパシタを設けた場合と同様な効果が得られる。 （もっと読む）

【課題】ダイレクトコンバージョン回路において、ＡＧＣによるゲイン切り替え時のＤＣオフセットを低減可能な小型、低消費電流の増幅回路を提供する。
【解決手段】増幅器を具備する増幅回路において、増幅器の入力回路ＭＡ１０，ＭＡ２０の前段にＤＣカット用容量Ｃ１０，Ｃ２０が接続され、増幅器の入力回路ＭＡ１０，ＭＡ２０と基準バイアス点との間にバイアス用スイッチＭＮ１０，ＭＰ１０，ＭＮ２０，ＭＰ２０が接続され、増幅器の入力回路ＭＡ１０，ＭＡ２０はＭＯＳＦＥＴで構成する。増幅動作直前にバイアス用スイッチをオンし、増幅器の入力回路にバイアスを与え、増幅動作時はスイッチをオフする構成とすることで、小規模、低消費電流化を可能とする。 （もっと読む）

【課題】パルス光の量を検出することが可能な積分型センサの提供。
【解決手段】一実施形態として、フォトセンサ、積分コンデンサ、及び転送増幅器を備えた、光の量を積分する装置を提供する。転送増幅器は、i)積分コンデンサによって決まる電圧を受信するように接続された入力と、ii)出力とを有する。この装置は、積分コンデンサをプリチャージ電圧に引き上げるための第１のスイッチと、積分コンデンサをフォトセンサに結合し、フォトセンサに入射した光の量に比例して積分コンデンサを放電させるための第２のスイッチとを有する。他の実施形態も開示する。 （もっと読む）

【課題】レイアウト面積の増大を抑えつつトランジスタのベース電位を固定する。
【解決手段】電源線２とベースとの間に、逆方向となるようにツェナーダイオードＤ１を接続する。スイッチ５がオンした状態でツェナーダイオードＤ１に流れるリーク電流は、定電流回路３の電流Ｉａよりも十分に小さくなるので、ミラー比の誤差が小さくなる。スイッチ５がオフした状態でトランジスタＱ１〜Ｑ４のベースラインの電位が下がると、ツェナーダイオードＤ１のリーク電流が増大するので、ツェナーダイオードＤ１はベース電位の低下を抑えるように作用する。ツェナーダイオードＤ１の素子サイズは、その逆方向の抵抗値と同程度の高い抵抗値を持つ抵抗素子と比較して格段に小さい。 （もっと読む）

【課題】 線形の入出力電圧特性と高入力インピーダンスとを持ち、簡単な構成のアナログバッファ回路を提供する。
【解決手段】 第１のＰＭＯＳ１１，ＮＭＯＳ１２及び第２のＰＭＯＳ１３を、ＶＤＤとＧＮＤとの間に、この順で直列に接続する。全てのＭＯＳ１１〜１３のゲートに入力端子を共通接続し、ＮＭＯＳ１２と第２のＰＭＯＳ１３の接続点に出力端子を接続する。所定範囲の入力電圧Ｖinが入力端子に与えら得ると、入力電圧に等しい出力電圧Ｖoutが得られる。 （もっと読む）

【課題】所望の抵抗値を得ることができ、小型化が可能な増幅回路及びこれを用いたエレクトレットコンデンサマイクロフォンを提供する。
【解決手段】増幅回路又はこれを用いたエレクトレットコンデンサマイクロフォンにおいて、インピーダンス変換素子（Ｊ−ＦＥＴ）１２と、インピーダンス変換素子１２の入力（ゲート電極）に接続され、入力をバイアスする高抵抗素子１３と、を有し、高抵抗素子１３２を、同じ半導体基板に形成されているＰチャネルＭＯＳトランジスタ１３１及びＮチャネルＭＯＳトランジスタ１３２を直列接続することにより構成する。 （もっと読む）

【課題】 基準電流発生回路において、外付け抵抗を用いずに精度のよい基準電流を発生することを可能とする。
【解決手段】 カレントミラー回路を多段に接続して電流比を増幅する。トランジスタＱ1は、第１段のカレントミラー回路の入力側トランジスタＱ2にコレクタ電流Ｉ_ＣＱ１を供給する。Ｑ1のエミッタに入力される電流は、Ｑ1のベース電流Ｉ_ＢＱ１分、損失を受け、残りがＩ_ＣＱ１となる。Ｉ_ＣＱ１に応じた電流を流されるトランジスタＱ12のベースをＱ2のコレクタに接続し、そのベース電流Ｉ_ＢＱ１２によってＱ2のコレクタ電流Ｉ_ＣＱ２を補償し、変動を抑制する。ここでＱ12のｈ_ＦＥはＱ1と同じに構成する。これにより、Ｉ_ＢＱ１２は、ｈ_ＦＥのばらつきに対応したＩ_ＣＱ１の変動を好適に補償し得る。Ｑ11はカレントミラー回路構成により、Ｉ_ＣＱ１に適当な倍率を乗じた電流を流すよう設定され、その電流をＱ12へ供給する。 （もっと読む）

【課題】 トリミング抵抗を使用せずとも、カレントミラー回路の温度特性をキャンセルすることができるクランプ回路を提供する。
【解決手段】 クランプ回路１において、カレントミラー回路を構成するＦＥＴ２側に調整用のＦＥＴ６，７トランジスタを並列接続し、スイッチ回路８，９を選択的に導通させることでミラー電流Ｉ１，Ｉ２を調整する。ＦＥＴ１０のゲート電位は、ＦＥＴ３側の電源電圧Ｖ２より抵抗素子５における電圧降下分を減じたものとなるので、そのゲート電位が調整されることで当該電位を基準とするクランプ電圧Ｖｃを調整する。 （もっと読む）

【課題】 抵抗などを用いて電流を検出しなくても、短絡を検出する。
【解決手段】 信号出力回路１において、第１トランジスタ６２および第２トランジスタ６４の直列回路であるプッシュプル回路は、スイッチング出力を生成する。短絡検出回路２０は、スイッチング出力を監視して、スイッチング出力の一方の値から他方の値へ遷移する中間領域の滞留期間が所定の期間を超えたことを検出し、短絡を検出する。制御回路３０は、短絡が検出されると、スイッチング出力回路をハイインピーダンスに設定する。 （もっと読む）

ＧＳＭとＤＣＳのような２つの周波数帯の通信が可能な無線通信システムを構成する高周波ＲＦパワーモジュールにおいて、ＧＳＭ側の高周波信号を増幅する第１電力増幅用トランジスタの入力信号と同一の信号を受ける第１出力検出用トランジスタおよび該トランジスタの電流に比例した電流を流す第１カレントミラー回路と、ＤＣＳ側の高周波信号を増幅する第２電力増幅用トランジスタの入力信号を受ける第２出力検出用トランジスタおよび該トランジスタの電流に比例した電流を流す第２カレントミラー回路とを設け、これらのカレントミラー回路の転写側の電流を電圧に変換して出力レベルの検出信号とし、検出された出力レベルと要求出力レベルとを比較して出力レベルの制御を行なうとともに、前記第１と第２のカレントミラー回路により転写された電流を電圧に変換するセンス用抵抗をＧＳＭとＤＣＳで共用させるようにした。
（もっと読む）

電流モード計装用増幅器（ＩＡ）は、差動電圧（ＶＩＮＰ−ＶＩＮＮ）を受け取り、各出力ノードに出力電圧を供給する第１および第２のバッファ増幅器を含んでいる。抵抗値Ｒ１が、これらのノードの間に接続され、ＶＩＮＰ−ＶＩＮＮと共に変化する電流Ｉ_Ｒ１を伝導させる。一実施形態においては、各増幅器は、電流Ｉ_Ｒ１を伝導させるＲ１と直列に接続されたトランジスタを含んでいる。これらの電流は、このＩＡがたった１つのミラーしか必要としないように好ましくは各仮想グランドノードを経由して電流ミラーの入力端子と出力端子に結合されて、ＩＡの出力電圧を生成する。ＤＣ不整合エラーを最小にするために、このＩＡは、チョッパによって安定化させられ、これらのバッファ増幅器と信号電流経路は、２相チョッピングサイクルを使用してチョップされる。
（もっと読む）

ジャイレータ・フィルタなどのトランスコンダクタ回路は、平衡型ＡＢ級トランスコンダクタ、コンデンサ、およびそのトライオード領域で動作するＭＯＳトランジスタによって形成された浮遊ＭＯＳ抵抗の構成を備える。フィルタの同調は、共通供給レール電圧（Ｖ_ｄｄａ）を変化させることによってもたらされる。ＭＯＳ抵抗の抵抗値がトランスコンダクタのトランスコンダクタンス値（−Ｇ）の変化を追従することを可能にするために、回路は条件Ｒ＝１／Ｇを提供する。回路は、ＡＢ級トランスコンダクタの同相電圧（Ｖ_ｃｍ）からオフセットされた電圧（Ｖ_ｃｍ−ΔＶ）を発生させる手段（１０２）を含む。オフセット電圧は、トランスコンダクタンス（−Ｇ）を有するＡＢ級トランスコンダクタ（１０８）とＭＯＳ抵抗をエミュレートするＭＯＳトランジスタ（１１０）のソース−ドレイン経路との並列構成に供給される。この並列構成の電流出力Ｉ＝ΔＶ（Ｇ−１／Ｒ）は積分され、ＭＯＳトランジスタ（１１０）のゲート電極へ制御電圧（ｃｎｔｒｌ）として出力される。ループ作用によって制御電圧が調整され、その結果、Ｒ＝１／Ｇのときに生じるＩ＝０でループは安定し、この制御電圧は浮遊ＭＯＳ抵抗にも供給される。
（もっと読む）