三次相互変調を相殺するＣＭＯＳトランスコンダクタを提供する。トランスコンダクタは、トランスコンダクタンス回路及び可変ひずみ回路を含む。トランスコンダクタンス回路は入力電圧を受けて、トランスコンダクタンス成分とＩＭ３成分を有する出力電流を生成する。ひずみ回路は同一の入力電圧を受けて、トランスコンダクタンス回路のＩＭ３成分と同振幅かつ逆位相のＩＭ３成分を有する電流を生成する。制御回路はトランスコンダクタンス回路のＩＭ３の振幅とほぼ等しくなるようにそのＩＭ３成分を調節するようにひずみ回路を調整する。ひずみ回路及びトランスコンダクタンス回路はその出力電流を総和するように構成され、それによりトランスコンダクタンスを比較的変化させずに、ＩＭ３成分を効果的に相殺する。 （もっと読む）

【課題】高周波で作動でき、電力散逸量が少なく、共通モードの変化に対して耐性を有するレベルシフトデバイスを提供する。
【解決手段】第１電圧レベル（１３）で作動する入力側（１４）と、第２電圧レベル（５３）で作動する出力側（５４）と、入力側と出力側とを接続するレベルシフト回路（４８）とを備え、入力回路は、第１電圧レベルを基準とする入力信号（１４）を受信し、入力信号の変化に対応する出力信号を発生する。レベルシフト回路は、ＭＯＳＦＥＴ（２８）を備え、ＭＯＳＦＥＴのゲートは、入力回路の各出力に接続され、ソース−ドレインパスは、第２電圧と第１電圧の基準との間に結合されている。出力側は、微分回路トポロジー（５０）を有し、入力信号の変化を対応する信号をサンプリングし、その変化の間のサンプルをホールドする第１回路（５６）と、微分された形態でホールドされたサンプル信号を受信して、シングルエンド形態に変換する出力回路（５４）を有している。 （もっと読む）

直流オフセット補正のためのシステム及び方法が開示される。このシステムの一実施形態は、直流オフセット補正回路のウォームアップ時間と整定時間を高速化するために、直流オフセット補正回路の帯域幅変更を達成するように構成された調節可能な帯域幅制御論理回路（１１９）を有する直流オフセット補正回路（２４０ａ、２４０ｂ）を含む。
（もっと読む）

入力バイアス電流相殺回路を有したバイポーラ差動入力段は、入力ペア（Ｑ１、Ｑ２）およびバイポーラのトラッキングトランジスタ（Ｑ３）を含む。入力段は、入力ペア（Ｑ１、Ｑ２）およびトラッキングトランジスタ（Ｑ３）中のコレクタ電流、ならびに入力ペア（Ｑ１、Ｑ２）およびトラッキングトランジスタ（Ｑ３）のコレクタ・エミッタ電圧が、実質的に互いに等しい。ラテラルＰＮＰトランジスタ（Ｑ７）の第１のコレクタが、実質的に等しいコレクタ電流を得るために必要な、トラッキングトランジスタ（Ｑ３）のベース電流を供給し、第２および第３のコレクタ（Ｑ７）が、バイアス電流の相殺電流として、トラッキングトランジスタ（Ｑ３）のベース電流のコピーを入力ペア（Ｑ１、Ｑ２）のベースに供給し、それによって、入力段の入力バイアス電流が減少される。
（もっと読む）

改良負荷構成は電力消費を増加することなく回路帯域幅を増加する差動回路用に提供される。差動回路は一般に、相互に結合されたエミッタを有するトランジスタ（Ｑ１，Ｑ２）の差動対を含む。改良負荷構成は各トランジスタ（Ｑ１，Ｑ２）のコレクタに結合された負荷抵抗（Ｒ１，Ｒ２）および各々の負荷抵抗器（Ｒ１，Ｒ２）が結合されたインダクタから構成され、インダクタ（ＸＦ）は相互インダクタンスによって相互に結合されている。
（もっと読む）

本発明は、増幅の必要がないくらい十分に大きな値のΔＶ_ｂｅを供給するように適合された、したがって、オフセット成分が生じないバンドギャップ電圧基準回路を抵抗する。本発明では、トランジスタの３つのペアの積層された配列を使用することで、回路内の複数の抵抗器に対する要件を低減するので、抵抗器の整合および値による誤差を最小にすることができる。電圧曲率（curvature）を低減するための内蔵回路は、低いオフセット感度を有する回路と、曲率（curvature）補正が提供されるという効果を備えて提供される。
（もっと読む）

【課題】増幅器の出力部及びバイアシング部にオフセット電圧を補償するトランジスタをそれぞれ備えることで、出力端を通じて出力される出力電圧のオフセット偏差を相殺することができる増幅器と、これを有するデータドライバ及び表示装置を提供する。
【解決手段】バイアシング部は、第１電源電圧及び第２電源電圧に基づいて第１バイアス電流及び第２バイアス電流を供給し、第１差動増幅部は、外部から入力電圧が印加されることによって、第１バイアス電流に基づいて第１増幅電圧を出力し、第２差動増幅部は、入力電圧が印加されることによって、第２バイアス電流に基づいて第２増幅電圧を出力する。出力部は、第１増幅電圧及び第１電源電圧に基づいて第２電源電圧をプルダウン出力し、第２増幅電圧及び第２電源電圧に基づいて第１電源電圧をプルアップ出力する。 （もっと読む）

第１電流がエミッタに流れるようにされた第１トランジスタと、上記第１トランジスタよりも大きな電流密度となるような第２電流がエミッタに流れるようにされた第２トランジスタとのベース，エミッタ間の電圧差を第１抵抗に流して定電流を形成し、それと直列にして第２抵抗を回路の接地電位側に設け、上記第１トランジスタと第２トランジスタのコレクタと電源電圧との間に第３抵抗と第４抵抗とを設け、上記第１と第２トランジスタの両コレクタ電圧とＣＭＯＳ構成の差動増幅回路に供給して、出力出力電圧を形成するとともに、かかる出力電圧を上記第１トランジスタと第２トランジスタのベースに共通に供給する。 （もっと読む）

光学的受信パルス列を電気的出力パルス列に変換する方法および装置に関する本発明は、光学的受信パルス列を電気的出力パルス列に変換する方法および関連する回路装置をもたらすという課題に基づく。これにより、伝送品質の改善と待ち時間の短縮が達成される。本発明によると、この課題は、方法に関して、電圧パルス列を制御して第１の電圧パルス列に変換することと、第１の電圧パルス列の振幅が制御可能に制限されることによって第２の電圧パルス列に変換されることと、第１の振幅値よりも小さい第２の電圧パルス列の振幅に依存して、第２の電圧パルス列の静的オフセットがなく、かつ、第１の振幅値よりも大きい第２の振幅値よりも大きい第３の電圧パルス列が生成され、動的オフセットがない第３の電圧パルス列が生成されることと、パケットポーズの出現時、第３の電圧パルス列の振幅がゼロにセットされることと、第３の電圧パルス列から出力パルス列が生成されることとによって解決される。
（もっと読む）

第１および第２の入力端子を有する差動入力ステージ（１０２）と、出力端子を有する出力ステージとを備える、マイクロフォン前置増幅器であって、マイクロフォン前置増幅器は、半導体基板上に組み込まれる。ローパス周波数伝達関数を有するフィードバック回路（１０３）が、出力端子と第１の入力端子の間に結合され、半導体基板上に組み込まれる。第２の入力端子は、マイクロフォン信号のための入力（１０５）を提供する。それによって、（半導体基板の消費面積に関して）非常にコンパクトで低雑音の前置増幅器が提供される。

（もっと読む）

入力段（１）と出力段（２）とを有する差動増幅装置（５３）が提供される。入力段（１）は、少なくとも１つの制御可能な電流源（１１）を有して差動増幅器（３，４）のバイアス信号を制御するオフセット補償段（１０）が接続される差動増幅器（３，４）を有する。望ましくは計装用増幅器として使用可能な本発明の差動増幅装置により、非常に正確な入力オフセットの補償が実施可能である。
（もっと読む）

入力信号を受信するための第１の差動入力を有するＮＭＯＳトランジスタ・ダブレットと入力信号を受信するための第２の差動入力を有するＰＭＯＳトランジスタ・ダブレットとを有する入力ステージ（６１）を備える装置（８０）。この装置（８０）は、さらに、アナログ入力信号を受信し、アナログ入力信号を第１の差動入力または第２の差動入力に選択的に向けるための切換え手段を備える。この手段は、ＮＭＯＳトランジスタ・ダブレットの相互コンダクタンスとＰＭＯＳトランジスタ・ダブレットの相互コンダクタンスとの比が一定に保たれるように、切換え信号（φ，φバー）によって制御される。
（もっと読む）

【課題】 固体撮像装置を用いたシステムにおける小型軽量化及び低消費電力化を図ることが可能な信号処理回路を提供する。
【解決手段】 固体撮像装置１２から出力されたアナログ映像信号のフィードスルーレベルＶｆとデータレベルＶｄとの差分を取ってノイズ成分を除去した差分信号を生成し、可変容量素子２２の容量値及び可変容量素子２４の容量値の容量比に応じた利得でその差分信号を可変に増幅するので、極めて簡単な回路構成で従来例と同様の機能を具備し、小型軽量化及び低消費電力化を図ることができる。 （もっと読む）