【課題】オープンビット線方式における電源ノイズの影響を低減した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は，列方向に両側に延びる一対のビット線に接続するセンスアンプを列方向に直交する行方向に複数配置したセンスアンプ群が列方向に複数配置され，列方向に隣接するセンスアンプ群それぞれに接続される複数のビット線が互いに平行に配置され，列方向の両端に配置されたセンスアンプ群に接続された一対のビット線のうち列方向の両端側の複数のビット線にそれぞれ平行に配置された複数の未使用ビット線を有し，複数のワード線が行方向に配線され，複数のビット線及び複数の未使用ビット線と複数のワード線との交差位置にメモリセルが配置されたメモリセルアレイと，メモリセルアレイの列方向の一端に配置され，複数のセンスアンプ群に内部電源を内部電源線を介して供給する内部電源回路とを有し，未使用ビット線は内部電源配線に接続されている。 （もっと読む）

【課題】ストローブ信号の変化によって基準電位に重畳するノイズを低減し、これにより、基準電位を用いる入力レシーバ回路の動作マージンの低下を防止する。
【解決手段】ストローブ信号ＩＤＱＳＴによって活性化され、入力信号ＤＱの電位と基準電位ＶＲＥＦとを比較することによって出力信号ＩＤＱＲを生成する入力レシーバ回路１７Ｒと、ストローブ信号ＩＤＱＳＴの変化によって基準電位ＶＲＥＦに生じるノイズをキャンセルするノイズキャンセラ１００Ｔとを備える。本発明によれば、ノイズキャンセラ１００Ｔによって基準電位ＶＲＥＦに生じるノイズがキャンセルされることから、入力レシーバ回路１７Ｒの動作マージンを十分に確保することができる。これにより、高速なデータ転送を行うことが可能となる。 （もっと読む）

【課題】アクセス頻度が高いプレートのリフレッシュ動作頻度を上げる技術を提供する。
【解決手段】半導体装置において、プレートへのアクセス頻度を検出し、アクセス頻度が所定の閾値を超えたときに活性信号を出力するディスターブカウンタ回路と、オートリフレッシュコマンド時に活性信号を検出すると、アクセス頻度が所定の閾値以上のプレートについてのリフレッシュ割り込み信号を出力するリフレッシュカウンタ回路とを提供する。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】 カップリングノイズを低減すること。
【解決手段】 半導体装置は、第１の回路と、第２の回路と、第１の配線と、一対のシールド線とを含む。第１の回路は、所定電圧を発生する電圧発生回路を含み、所定電圧を出力端に出力する。第１の配線は、第１の回路の出力端を第２の回路の入力端に結線する。一対のシールド線は、第１の配線を挟むように配置され、一方には電圧発生回路および第２の回路の少なくとも一方を駆動する電源電位が供給され、他方には電圧発生回路および第２の回路の少なくとも一方を駆動する接地電位が供給される。 （もっと読む）

【課題】ビット線構成が階層化されたメモリセルアレイにおいて、隣接グローバルビット線間のカップリングノイズを抑制可能な半導体装置を提供する。
【解決手段】本発明の半導体装置のメモリセルアレイにおいて、ローカルビット線ＬＢＬ１〜ＬＢＬ４及びグローバルビット線ＧＢＬ１〜ＧＢＬ４と、スイッチＳ１、Ｓ２と、両側のセンスアンプＳＡ１、ＳＡ２と、スイッチＳ３、Ｓ４を備えている。選択ワード線ＷＬ１、ＷＬ２上の４つのメモリセルＭＣに対し、最初にスイッチＳ２を導通、スイッチＳ１を非導通、スイッチＳ３、Ｓ４をグローバルビット線ＧＢＬ１、ＧＢＬ２側にした状態でセンスアンプＳＡ１、ＳＡ２の増幅動作を行い、続いてスイッチＳ２を非導通、スイッチＳ１を導通、スイッチＳ３、Ｓ４をグローバルビット線ＧＢＬ３、ＧＢＬ４側にした状態でセンスアンプＳＡ１、ＳＡ２で増幅動作を行い、グローバルビット線間のカップリングノイズを抑制する。 （もっと読む）

【課題】より安定した読み出し動作を実現する。
【解決手段】それぞれが双方向にデータを転送可能とするビット線、ローカル入出力線、メイン入出力線と、ビット線とローカル入出力線との間の接続を制御するビット線・ＬＩＯ接続部５０と、ローカル入出力線とメイン入出力線との間の接続を制御するＭＩＯ・ＬＩＯ接続部３０と、メイン入出力線と外部との間の接続を制御するＭＩＯ・バス接続部４０と、を備え、メイン入出力線が、一つの信号を相補の信号対で転送するデータ線対（ＭＩＯＴ、ＭＩＯＮ）からなり、ＭＩＯ・ＬＩＯ接続部３０は、リードモード時において、メイン入出力線の一方のみを駆動すると共にメイン入出力線の他方を交流的に接地し、ＭＩＯ・バス接続部４０は、データ転送モード時において、ＭＩＯ・ＬＩＯ接続部３０によってデータ線対の一方に転送されたデータ情報を受け外部データ情報として出力する。 （もっと読む）

【課題】ビット線構成が階層化されたメモリセルアレイの隣接ビット線間のカップリングノイズを抑制可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は階層化ビット線構成を有し、スイッチＱ１２を介してローカルビット線ＬＢＬ（Ｅ）と接続されるグローバルビット線ＧＢＬ（Ｅ）はセンスアンプＳＡ（Ｅ）に接続され、スイッチＱ２２を介してローカルビット線ＬＢＬ（Ｏ）と接続されるグローバルビット線ＧＢＬ（Ｏ）はセンスアンプＳＡ（Ｏ）に接続される。読み出し動作時の第１の期間には、スイッチＱ１２を導通させてセンスアンプＳＡ（Ｅ）の増幅動作を行い、スイッチＱ２２を非導通とする。そして、第２の期間には、スイッチＱ２２を導通させてセンスアンプＳＡ（Ｏ）の増幅動作を行うとともにセンスアンプＳＡ（Ｅ）の増幅動作を維持し続ける。これにより、隣接グローバルビット線ＧＢＬの間のカップリングノイズを抑制することができる。 （もっと読む）

【課題】配線間のカップリングノイズの影響によりデータ読み出し時間が長くなるのを抑制した半導体装置を提供する。
【解決手段】所定の方向に沿って配置された複数のメモリセルアレイと、複数のメモリ素子に記録されたデータを読み出すための複数のビット線と、選択されたビット線に現れる電位およびその逆相の電位のそれぞれを増幅し、データ信号を所定の方向とは異なる方向に出力し、データ反転信号をデータ信号の出力方向とは逆の方向に出力するセンスアンプ部と、データ信号およびデータ反転信号に基づくデータを外部に出力するデータ出力回路と、データ信号およびデータ反転信号をデータ出力回路に伝送するための、所定の方向に平行に配置された複数のローカル信号線と、を有し、複数のローカル信号線のうち、隣り合う２本のローカル信号線の所定の方向に垂直な方向の位置が、所定の間隔で交互に入れ替わっている構成である。 （もっと読む）

【課題】半導体装置の微細化により伝送線を高密度に配置する場合であっても、隣接する伝送線間のカップリングノイズの影響を抑制し得る半導体装置を提供する。
【解決手段】本発明の半導体装置は、センスアンプＳＡｅ、ＳＡｏ、グローバルビット線ＧＢＬＬｅ、ＧＢＬＲｅ（第１、第２の伝送線）、ローカルビット線ＬＢＬＬｅ、ＬＢＬＲｅ（第３の伝送線）、スイッチＳ１ｅ、Ｓ１ｏ、Ｓ３Ｌｅ、Ｓ３Ｒｅを備えている。例えばグローバルビット線ＧＢＬＲｅの非アクセス時は、スイッチＳ１ｅが非導通状態に制御され、かつスイッチＳ３Ｒｅを介してローカルビット線ＬＢＬＲｅに固定電位ＶＧＢＰが供給されるように制御が行われる。よって、ローカルビット線ＬＢＬＲｅへのカップリングノイズの影響を抑制してメモリセルＭＣの電荷のリークを防止し、グローバルビット線ＧＢＬＲｅをシールドとして機能させ、動作マージンの向上と充放電電流の削減が可能となる。 （もっと読む）

【課題】ワード線間の寄生容量が相対的に大きくなっても性能が低下しない半導体記憶装置を提供する。
【解決手段】第１の方向に配線された複数のワード線と、第１の方向と交差する方向に配線された複数のビット線と、複数のワード線とビット線との交点に対応して設けられた複数のＤＲＡＭセルを備えるメモリセルアレイと、複数のワード線を駆動するワード線ドライバと、複数のワード線それぞれに接続されメモリセルアレイを間に挟んで、ワード線ドライバに対して反対側に配置され、当該ワード線に隣接するワード線が選択されたときに導通して当該ワード線を非選択電位に接続し、当該ワード線が選択されたときに非導通となる複数のワード線電位安定化トランジスタと、を備える。 （もっと読む）

【課題】カップリングノイズを減少させることができる半導体メモリのデータ出力回路およびその制御方法を提供すること。
【解決手段】複数のグローバルラインと、複数のデータを互いに異なるタイミングで複数のグローバルラインに出力するように構成されたセンスアンプブロックと、複数のグローバルラインを介して伝送された複数のデータを互いに異なるタイミングでラッチするように構成されたパイプラッチブロックと、アドレス信号を用いてセンスアンプブロックの出力タイミングとパイプラッチブロックのラッチタイミングとを制御するように構成された制御部とを備えることを特徴とする。 （もっと読む）

【課題】複数の信号を並列に、かつ、最小限の数の伝送線を用いて、低消費電力でノイズの影響を受けずに高速に伝送する半導体装置を提供する。
【解決手段】複数の第１のドライバと複数のレシーバとの間で小振幅信号を伝送する第１の伝送線と、複数のレシーバに共通に接続される基準信号を伝送する第２の伝送線と、第１のドライバが小振幅信号を出力するインピーダンスより高インピーダンスで基準信号を出力する第２のドライバとを備え、第２の伝送線を第１のドライバの電源に接続された小振幅信号が有する第１と第２の電位に対応する複数の電源線の間に配置し、複数の第１の伝送線は、それぞれ第１と第２の電源線の間に配置されることなく、互いに隣接して配置される。 （もっと読む）

【課題】ライト動作時のビット線間ノイズによるデータ破壊を防止する。
【解決手段】オープンビット線方式のビット線ＢＬＴ，ＢＬＢと、ビット線ＢＬＴ，ＢＬＢの電位差を増幅するセンスアンプＳＡと、ビット線ＢＬＴ，ＢＬＢに其々対応するローカルデータ線対ＬＩＯＴ，ＬＩＯＢと、ビット線ＢＬＴに接続されたメモリセルＭＣにライトデータを書き込む場合には、ローカルデータ線ＬＩＯＴの電位を変化させることなくローカルデータ線ＬＩＯＢの電位を変化させ、ビット線ＢＬＢに接続されたメモリセルＭＣにライトデータを書き込む場合には、ローカルデータ線ＬＩＯＢの電位を変化させることなくローカルデータ線ＬＩＯＴの電位を変化させるライトアンプ回路７０とを備える。これにより、ライト動作時においてリストアされる書き込み対象外のメモリセルのデータが破壊されることがなくなる。 （もっと読む）

【課題】高い周波数のクロックを用いずに並列に入力させるデータを高レートの直列データに変換するマルチブレクサを備えた半導体装置、その制御方法、その半導体装置を用いたデータ処理システムを提供する。
【解決手段】マルチプレクサと、出力バッファと、を備え、マルチプレクサが、入力側にそれぞれ異なるデータ信号を受けて出力側が出力バッファの入力ノードに接続されたｎ個（ｎは２以上の整数）のスイッチと、スイッチ毎に設けられ、スイッチをそれぞれ１／ｎ周期ずつ位相の異なる第１の周期でオンさせ、対応する入力側のデータ信号が出力側の端子に表れたことを検出して対応するスイッチをオフさせる複数のスイッチ制御回路と、を備え、ｎ個のスイッチへ並列に入力される第１の周期で変化するデータを第１の周期の１／ｎの周期で変化する直列データに変換して出力バッファから出力する。 （もっと読む）

【課題】センスアンプ接地電位の変動で発生するノイズによる誤動作を防いだ半導体装置を提供する。
【解決手段】センスアンプに接地電位を供給するための電極パッドであるセンスアンプ接地電位用パッドと、センスアンプ接地電位用パッドに接続された第１の導電線と、パッド列に含まれる複数の電極パッドのうち、センスアンプ接地電位用パッドとの距離が最も近い電極パッドに接続された第２の導電線と、を有し、第２の導電線がパッド列を基準にして第１の導電線とは反対側に延びている構成である。 （もっと読む）

【課題】パッケージ基板上におけるカップリングノイズを低減可能な半導体装置を提供する。
【解決手段】第１のデータ入出力パッド、第１の電源パッド、第２のデータ入出力パッド及び第２の電源パッドがこの順にＸ方向に配列されたパッド群Ｐを複数備える。第１及び第２のデータ入出力パッドはそれぞれ第１及び第２のデータ入出力バッファに接続され、第１の電源パッドは第１及び第２のデータ入出力バッファに第１の電源電位を供給し、第２の電源パッドは第１及び第２のデータ入出力バッファに第２の電源電位を供給する。各パッド群Ｐに含まれる第１のデータ入出力パッドは、他のパッド群に含まれる第２の電源パッド又はいずれのパッド群にも含まれない複数の電源パッドのいずれかと隣接している。これにより、パッケージ基板上におけるカップリングノイズを防止しつつ、パッド総数の増加を抑制することが可能となる。 （もっと読む）

【課題】ネガティブワードライン方式の適用時において、隣接ゲート効果が深刻になる現象を防止し、かつ、無駄な電流消費の増加を防止することのできる半導体メモリ装置及びその駆動方法を提供すること。
【解決手段】本発明の半導体メモリ装置は、アクティブコマンドが印加されて選択されたいずれか１本のワードラインが活性化されることにより、活性化されたワードラインが高電位電圧で駆動される期間において、活性化されたワードラインに隣接する少なくとも１本の非活性化ワードラインと残りの非活性化ワードラインとに対するワードライン駆動電圧を互いに異なる大きさで印加する。 （もっと読む）

【課題】信号配線領域の大幅な増大をともなうことなく、信号配間に生じるカップリングノイズの低減を実現した半導体装置を提供する。
【解決手段】信号線が並行配置される場合において、当該信号線の全てが片側の信号線だけからのみカップリングノイズを受ける構成とするため、当該複数の信号線の両側において他の信号線と対向しないように、その信号線の片側一方にのみ電源電位、接地電位又は当該信号線がカップリングノイズを受ける期間において一定電位に維持される配線を配置する。 （もっと読む）

【課題】半導体記憶装置のデータ伝送時におけるデータバスのトグル動作よる消費電力を低減する。
【解決手段】ＤＲＦバス、ＤＲ１１Ｆバス、ＧＤＲＦバス、及びＧＤＲ１１Ｆバスを含み、ＤＲＦバス及びＤＲ１１Ｆバス、並びにＧＤＲＦバス及びＧＤＲ１１Ｆバスは、データ伝送時に実施されるデータバスのトグル動作の回数を減少させる目的で、並行して配置される。ＤＲ１１Ｆバスは、データ伝送が従来システムで実施された場合に両側のＤＲＦバスがトグル動作を実施させられる場合にのみ、ＤＲ１１Ｆバスにトグル動作を実施させるように追加される。 （もっと読む）