【課題】時刻の連続性を維持しつつスレイブ時刻をマスタ時刻に同期する。
【解決手段】マスタ測定装置２は、所定のタイミングにおけるスレイブ時刻およびマスタ時刻に基づいてマスタ時刻とスレイブ時刻との時間差を算出すると共に算出した時間差を示す時間差データＤｍａをスレイブ測定装置３に出力し、スレイブ測定装置３は、マスタ測定装置２から出力された時間差データＤｍａに基づき、スレイブ時刻がマスタ時刻よりも遅れているときには計時単位を短縮し、スレイブ時刻がマスタ時刻よりも進んでいるときには計時単位を伸長する。 （もっと読む）

【課題】 環境温度の変動に応じて基準クロックの周波数変動が生じて時間誤差が生じ、その結果、正確な時刻に駆動制御信号を出力することができない。
【解決手段】 現在時刻がタイマ設定時刻に到達すると、負荷機器を駆動制御する駆動制御信号を出力する制御回路１８を有するタイムスイッチ１０であって、基準クロックを生成すると共に、現在温度の変化に対して基準クロックの周波数変動を補償する温度補償型基準クロック回路１１と、温度補償型基準クロック回路からの基準クロックに基づきカウンタ信号を出力する計時カウンタ回路１２とを有し、制御回路は、計時カウンタ回路１２からのカウンタ信号に基づき、１秒単位で現在時刻を計時するものである。 （もっと読む）

【課題】少ない消費電力で任意の長さの入力信号を確実に検出できるようにする。
【解決手段】リアルタイムクロック装置１０は、所定周波数の原振クロック信号を出力する発振部１２と、発振部１２が出力した原振クロック信号を分周して相互に異なる周期のクロック信号を生成する複数の分周部１４と、分周部１４の出力する任意の周期のクロック信号を、与えられた選択信号に基づいて出力するクロック選択回路１６と、外部のスイッチ４０に接続されて、入力した信号の長さをクロック選択回路１６が出力したクロック信号によって検出し、入力した信号がスイッチ４０からの入力信号であるか否かを検知する信号検出回路３０とを有する。 （もっと読む）

【課題】ユーザによる時刻調整頻度を確実に低減する。
【解決手段】入力手段２８〜３４の操作により、米を炊飯する炊飯制御、炊飯したご飯を保温する保温制御、および、各制御のいずれも実行しない待機制御を実行するとともに、水晶振動子（４１，４２）からの出力パルスをカウントすることにより時刻を計時し、その計時した時刻を時刻表示部２０に表示するとともに、入力手段（予約スイッチ３０）の操作により所定時刻または所定時間後に炊飯を完了または開始する予約制御を実行する炊飯器１０において、炊飯、保温、待機および予約の少なくとも１つの制御中に、水晶振動子（４１，４２）からの出力パルスに基づいて１秒をカウントするためのパルス数を、予め設定された公称周波数と異なるパルス数でカウントする補正カウント手段を設けた構成とする。 （もっと読む）

【課題】回路構成の大型及び複雑化を招くことなく、瞬断によるリアルタイムクロック回路のカウント値のズレを補正できる車載計時装置を提供する。
【解決手段】車載バッテリ３の瞬断による分周回路２１のリセット回数が計数され、リセット回数が２回計数される毎に、リアルタイムクロック回路２のカウンタ値が、１秒進められる。すなわち、分周回路２１において、リセットにより失われる平均時間は、略０．５秒の遅れであることに着目し、リセット回数が２回計数される毎に、リアルタイムクロック回路２のカウンタ値を１秒進めるようにしている。 （もっと読む）

【課題】 精度の低い安価な発振器を用いて、基準時刻の取得頻度を低く抑えることができる時計精度修正装置を提供する。
【解決手段】 外部から所定のタイミングで基準時刻を取得して、該基準時刻を現在時刻に更新する時計精度修正装置において、所定の周波数のクロックパルスを出力する発振器と、クロックパルスを分周比レジスタに設定されている分周比により分周して基本タイマパルス出力する分周カウンタと、基本タイマパルスを累積カウントして現在時刻を出力する時刻出力手段と、取得した基準時刻と現在時刻と差から分周比を算出し、算出した分周比を分周比レジスタに設定する分周比補正手段とを備える。 （もっと読む）

【課題】本発明は、リアルタイムクロック回路で使用される振動子の個体誤差等から生じる発振誤差を補正し、精度の高い時刻計時用のクロック信号を生成することを特徴とする。
【解決手段】基準クロック信号CLKrefからウインドウパルスPw1を生成する分周器１２と、クロック信号CLK1、CLK2を発生する発振回路１９、２５と、第１、第２の選択回路２６、２９と、第１の選択回路で選択されたクロック信号とウインドウパルスとが入力される第１のＡＮＤゲート回路１３と、第２の選択回路の出力をカウントするカウンタ３０と、レジスタ３１と、カウンタ３０のカウントデータをレジスタに格納されたデータと比較して時刻計時用クロック信号CLK3を生成する比較器３２と、クロック信号CLK3及CLK2が入力される第２のＡＮＤゲート回路３４と、第２のＡＮＤゲート回路の出力をカウントするカウンタ３５とを具備し、レジスタ３１には、第１のカウンタのカウントデータまたは第２のカウンタのカウントデータが格納されることを特徴とする。 （もっと読む）

【目的】 帰還信号を入力するためのＡＮＤゲートやＯＲゲートを用いず、動作速度の高速化を図る。
【構成】 回路Ｂの内部ゲートを利用し、トランスファゲート２４から出力される帰還信号ｆ２を直接、回路Ａの内部ゲートであるＮＯＲゲート３１，３２に帰還する。これにより、帰還信号ｆ２を回路Ａへ入力するための帰還用のゲート回路が省略でき、高速化が可能となる。 （もっと読む）