【課題】フラッシュメモリを記憶媒体とするメモリーカード（不揮発性記憶装置）において、データ書き込みの際に、外部からメモリーカードのコントローラへのデータ転送とコントローラからフラッシュメモリへのデータ転送に要する時間による書き込み処理のオーバヘッドを削減し、高速の書き込みを可能とする。
【解決手段】バッファＩ／Ｆ１０９は、外部クロックに同期してホスト１０７からホストＩ／Ｆ１０６に入力されるセクタ単位のデータを第１のワード単位に分割し、内部クロックに同期してバッファメモリ１０８に転送し、また、バッファメモリ１０８に保持されたセクタ単位のデータを第２のワード単位に分割し、内部クロックに同期してフラッシュメモリＩ／Ｆ１０７に転送する。フラッシュメモリＩ／Ｆ１０７は転送されたセクタ単位のデータをフラッシュメモリ１０３に書き込む。 （もっと読む）

【課題】多数のフラッシュメモリに並列にアクセスできるフラッシュメモリシステムを簡単に設計する。
【解決手段】ホストシステムと通信するフラッシュメモリコントローラ１２に、１個以上のフラッシュメモリモジュール１４、１４、…が、たった３本の信号線をもつシリアルインタフェース１６を介して接続される。各フラッシュメモリモジュール１４は、パラレルインタフェース３４をもつ複数個のフラッシュメモリ３２、３２、…と、シリアルインタフェース１６とパラレルインタフェース３４との間の信号形式変換を行うシリアル・パラレル変換回路３０とを備え、フラッシュメモリ３２、３２、…の個数が固定された１個のモジュール又は１個のパッケージとして構成される。必要な記憶容量に応じて、フラッシュメモリコントローラ１２に接続されるフラッシュメモリモジュール１４、１４、…の個数を選択できる。 （もっと読む）

【課題】 メモリマクロが搭載される半導体集積回路の設計期間および設計コストを削減する。
【解決手段】 インタフェース変換マクロは、コントローラから出力されるシステムインタフェース仕様に従った信号を、メモリインタフェース仕様に従った信号に変換し、メモリマクロに出力するとともに、メモリマクロから出力される信号を、システムインタフェース仕様に従った信号に変換し、コントローラに出力する。インタフェース変換マクロによりシステムインタフェース仕様およびメモリインタフェース仕様を相互に変換することにより、システムインタフェース仕様が異なる場合にも、半導体集積回路に共通のメモリマクロを搭載できる。したがって、システムを設計する際に、半導体集積回路の設計検証時間、評価時間および試験時間を短縮できる。この結果、半導体集積回路の設計期間および設計コストを削減できる。 （もっと読む）

プログラム中の命令を圧縮する方法が、プログラム中の命令から一意的な諸ビット・パターンを抽出する段階と、前記一意的なビット・パターン、前記命令および／またはメモリ記憶のサイズから線形計画法定式化または整数計画法定式化を構築する段階とを含む。線形計画法定式化または整数計画法定式化を解いて解を生成しうる。本方法は、前記解に基づいて、前記一意的なビット・パターンの少なくともいくつかをメモリに記憶し前記メモリへの対応するインデックスを新しい圧縮された命令中に入れることによって、前記命令のうち少なくともいくつかを圧縮する段階を含みうる。
（もっと読む）

【課題】写真画像などの圧縮率が低い印字データも印刷するためには２スキャン分の非圧縮の印字データを蓄積可能なメモリ容量が必要になる。
【解決手段】記録ヘッドのノズルチャンネル数Ｎのノズルのうちの記録に使用する有効ノズルとする有効ノズルチャンネル数Ｍを決定し、１スキャン分のデータを抜き出してデータ圧縮を行い、データ膨張がなければ、圧縮後データサイズが目標データサイズを超えていないか否かを判別し、圧縮後データサイズが目標データサイズを超えていないときには圧縮データを印字データとして転送し、圧縮後データサイズが目標データサイズを超えているときには作成した印字データを廃棄し、有効ノズルチャンネル数Ｍを減少させ、転送する転送用印字データのサイズが目標データサイズ以下になるまで有効ノズルチャンネル数Ｍを減少して印字データを作成する処理を繰り返す。 （もっと読む）

【課題】直列に出力するデータの並び順を簡単に入れ替えることができる直列インタフェース回路を提供する。
【解決手段】アドレス信号ＡＤでアドレス“Ｘ”を指定してデータ信号ＤＴを出力すると、書き込み制御信号ＷＴのタイミングで送信バッファ１４にデータ信号ＤＴが保持されると共に、ＦＦ１５には“０”の信号ＡＤＹが保持され、選択信号ＳＬは“０”となる。これにより、シフトレジスタ２０からはデータ信号ＤＴのＬＳＢから順番に直列データＳＯが出力される。アドレス信号ＡＤでアドレス“Ｙ”を指定すると、ＦＦ１５には“１”の信号ＡＤＹが保持され、選択信号ＳＬは“１”となる。これにより、シフトレジスタ２０からはデータ信号ＤＴのＭＳＢから順番に直列データＳＯが出力される。 （もっと読む）

【課題】本発明は、マルチメディアデータを符号化して格納し、格納されたマルチメディアデータを復号化して出力することができるフュージョンメモリ装置及び方法に関する。
【解決手段】マルチメディアデータを格納するフュージョンメモリ装置は、マルチメディアデータを格納する主メモリと、主メモリのマルチメディアデータをバッファーする補助メモリと、符号器及び復号器とを備え、書込みモード時、入力されるマルチメディアデータを前記補助メモリにバッファーし、バッファーされたマルチメディアデータを符号化して主メモリに格納し、読出しモード時、主メモリに格納されたマルチメディアデータを復号化して前記補助メモリにバッファーし、バッファーされたマルチメディアデータをホスト装置側に出力するメモリ制御部とから構成される。 （もっと読む）

【課題】メモリに格納されたデータを素早く利用することができる技術を提供することを目的とする。
【解決手段】リードコマンドと対象アドレスとをメモリに供給せずにクロック信号の供給停止と供給再開とを繰り返し実行することによって、連続する複数のアドレスのデータをメモリから取得し、そして、リード要求に応答して、取得されたデータの中から要求されたデータを外部装置に供給する。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）