【課題】転送元データを並び替えし転送先のスタートアドレスを生成するためのロジックをデータ並び替え回路に組み込むことで、データ転送時間を短縮し回路規模を小さくする。
【解決手段】複数Ｎバイト幅のバスを介してＤＭＡ転送を連続して行なうＤＭＡ制御装置において、変換レジスタはバイトレーンごとに１バイトデータを保持するＮ個のレジスタから成り、データ並び替え制御部は、転送元データについてバイトレーンごとにバイト位置をシフトして変換レジスタへ移送し、バッファアドレス生成部は、Ｎの平方根だけの転送元アドレスと転送元アドレスの下位ビットを比較して、当該読み書きサイクルにおける転送データを書き込むべき内部バッファの番地を指定するスタートアドレスを生成する。 （もっと読む）

【課題】所望のデータ、例えば、管理データの読み出しを高速に行うことができる不揮発性半導体記憶装置を提供する。
【解決手段】少なくとも２ビット以上を記憶する２次元配列のメモリセルと、複数のワード線と、該ワード線に直交する複数のビット線とを有し、前記メモリセルは、前記ワード線と前記ビット線の交点に存在すると共に、前記ワード線と前記ビット線に所定電圧を印加してデータの書き込みと読み出しを行う不揮発性半導体記憶装置であって、少なくとも一本の前記ワード線に接続される複数の前記メモリセルは、前記不揮発性半導体装置を管理するコントローラが管理するデータと、ユーザデータとを含み、一本の前記ワード線に接続される複数の前記メモリセルのデータの読み出し時、前記コントローラが管理するデータを読み出した後に、前記ユーザデータを読み出す読み出し手段を有する。 （もっと読む）

【課題】半導体記憶装置において、電源断や書き込みエラーで既に書き込みを完了していたセル共有部分のデータが破壊されないようにすること。
【解決手段】ホスト機器２００Ａにデータバッファ２５０を備える。既に物理ブロックの一部にデータが書き込まれており、更にその物理ブロックにデータを書き込む際に、データバッファにその物理ブロックの書き込み済みのデータが保持されているかどうかを識別する。データが保持されている場合にはそのまま書き込み、エラーがあれば物理ブロック単位での再書き込みを行う。又データバッファにデータが保持されていない場合には、新物理ブロックの確保を要求した後にデータの書き込みを行う。こうすれば、書き込み途中に電源が遮断されたりエラーが生じても、以前に書き込みを完了していたデータが破壊されることはなくなる。 （もっと読む）

【課題】不揮発性メモリに置き換えるためにＲＡＭメモリオブジェクトをプロファイルする方法及び装置を提供する。
【解決手段】メモリプロファイリングシステムは、揮発性メモリ内のメモリオブジェクトをプロファイルし、そのメモリオブジェクトを、不揮発性メモリに記憶されてそこから直接読み取られる候補として識別する。このシステムは、ページ欠陥を経てメモリアクセスを監視し、揮発性メモリにロードされるメモリオブジェクトを識別し、又、ページ欠陥を使用してページ欠陥の形式及びメモリオブジェクトの書き込み頻度を決定すると共に、メモリオブジェクトのメモリアクセス形式を決定する。更に、オブジェクトのメモリアクセス形式が不揮発性メモリ技術の能力を満足するかどうか決定する。もしそうであれば、メモリオブジェクトを、不揮発性メモリへ移行されてそこから直接読み取られる候補として識別する。 （もっと読む）

【課題】オンチップ圧縮状態ビットの比例的な増加を必要とせずに、データ処理チップに付属のメモリの圧縮ブロック内の利用可能な記憶スペースを増加する技術を提供する。
【解決手段】圧縮状態ビットキャッシュは、メモリの潜在的な圧縮ブロックにアクセスするのにどれほど多くのビットが必要かを決定するのに使用される圧縮状態ビットのオンチップ利用を与える。付属メモリの予約領域に存在するバッキング記憶装置は、付属メモリに存在する任意の多数のブロックの圧縮状態を表すのに使用される圧縮状態ビットの完全セットのための記憶装置をなす。複数の物理的メモリデバイスにわたりメモリアクセスパターンを分配するのに使用される物理的アドレス再マッピングを圧縮状態ビットキャッシュにより部分的に複製し、バッキング記憶装置データの割り当て及びアクセスを他のユーザデータと効率的に一体化する。 （もっと読む）

【課題】シリアルフラッシュメモリに対するデータアクセスを可及的に高速に行うことが可能なインターフェース回路を提供する。
【解決手段】プログラムを実行するＣＰＵコアの要求に基づいて、前記プログラムを格納するシリアルフラッシュメモリにアクセスするインターフェース回路であって、
前記ＣＰＵコアから出力されたリード信号及びアドレス信号に基づいて、前記シリアルフラッシュメモリに発行するためのリードコマンド及びアドレスセットを生成する、自動コマンド生成回路と、
前記リードコマンド及びアドレスセットを前記シリアルフラッシュメモリに発行する、制御部と、
前記リードコマンド及びアドレスセットに応じて前記シリアルフラッシュメモリから読み出されたデータを格納する、ワードレジスタと、
を備え、
前記制御部は、さらに、前記シリアルフラッシュメモリから読み出され前記ワードレジスタに格納されたデータを、前記ＣＰＵコアに出力するものとして構成されている。 （もっと読む）

【課題】低速メモリデバイスに格納された圧縮プログラムを高速メモリデバイスに転送するときに、ハードウェアを用いて圧縮プログラムの伸長処理を高速に行う。
【解決手段】低速メモリデバイスとしてのプログラムメモリ２から、可逆的に圧縮されたプログラムをリードＤＭＡＣ１２によって読み出して、パイプライン回路８で伸長する。パイプライン回路８は、圧縮プログラムの伸長処理が遅いために、圧縮プログラムの入力に間に合わなくならないように、伸長をパイプライン処理で行うようにしている。これにより、間断なくプログラムメモリ２から読み出された圧縮プログラムの伸長処理を行うので、プログラムメモリ２からの高速メモリデバイスとしてのメインメモリ３へ高速でプログラムを転送することができる。 （もっと読む）

【課題】文字圧縮の改良されたデータ圧縮及び／又は伸張技法を提供する。
【解決手段】前に復号されたデータアイテムの群の参照子の順序付けられたストリーム、復号されるデータアイテムの直接的表現の順序付けられたストリーム、及び各連続的な伸張オペレーションが参照子に作用すべきであるのか、又は直接的表現に作用すべきであるのかを示すフラグの順序付けられたストリームを備える圧縮データに作用するように構成されるデータ伸張装置が開示される。該装置は、出力メモリエリア、伸張オペレーションが直接的表現に作用すべきであることを示す個数ｎの連続したフラグを検出する検出器、及び前に復号されたデータの次の参照される群又は直接的表現の順序付けられたストリームからのｎ個の連続した直接的表現の群のいずれかを出力メモリエリアへコピーするためのデータコピー器を備える。 （もっと読む）

【課題】システム破綻を防止すると共にランダムアクセスによる読み出しを確保して、ＮＡＮＤ型半導体メモリをＮＯＲ型半導体メモリとして使用可能にする。
【解決手段】このメモリシステム１は、リング式バッファメモリ５と、半導体メモリ３と、半導体メモリ３内のデータをメモリ５に書き込み、データ読出要求に応じてメモリ５からデータを読み出す制御部７とを備え、制御部７は、メモリ５からデータを順方向に読み出す際の読出位置Ｐｒから逆方向の一定範囲を第１アクセス保証範囲Ｗ１とし、順方向の一定範囲を第２アクセス保証範囲Ｗ２とし、半導体メモリ３からのデータをメモリ５に書き込む際の書込位置Ｐｗが第１クセス保証範囲Ｗ１の順方向末尾位置Ｔｍを追い越さない様に、且つ書込位置Ｐｒが第２アクセス保証範囲Ｗ２の順方向先頭位置Ｔｓに追い越されない様にして、半導体メモリ３内のデータをメモリ５に書き込む。 （もっと読む）

本発明の実施例は、一般的に、インバンドのデータ・マスク・ビット転送のシステム、方法、及び装置に関する。いくつかの実施例では、一つ以上のデータ・マスク・ビットは、部分書き込みフレームに一体化され、かつ、データバスを介してメモリデバイスに転送される。データ・マスク・ビットがデータバスを介して転送されるので、システムは（コストのかかる）（複数の）データ・マスク・ピンを必要としない。いくつかの実施例では、メモリデバイス（例えばＤＲＡＭ）がＤＲＡＭアレーに部分書き込みを完了する前に有効データ・マスク・ビットについて調べることを可能にするためのメカニズムが提供される。
（もっと読む）