【課題】専用のＥＣＣメモリ装置及び専用のＥＣＣビット・レーンに対する要求を避けることを可能とする。
【解決手段】誤り訂正符号化データが、バースト・モード転送において、同じデータ・バス線（ＤＱ１−ＤＱｎ）上でユーザ・データと時間多重化される。モジュール上のメモリ装置はそれぞれ、装置のアドレス指定可能なセグメントに関連した間接的にアドレス指定可能な更なるＥＣＣセグメントを含む。時間多重化されたＥＣＣデータが、バースト・モード転送において伝送されるアドレス指定データに関連した間接アドレス指定可能セグメントとの間で読み書きされる。さらに２つのタイプのバースト・モードがサポートされ、一方はＥＣＣデータを含み、他方は含まない。１つのタイプのメモリ・モジュールがECCシステムも非ECCシステムもサポートし、同じデータにECCを用いるが、同じシステムの別のデータには用いないことを可能にする。 （もっと読む）

【課題】ミスアラインデータに対して高速に読み出すことのできるメモリ装置、メモリシステムを提供する。
【解決手段】複数のワード線と複数のビット線を設け、複数のワード線とビット線によりアドレスを特定してアクセスできるように構成されたメモリ装置であって、一本のワード線に対応して連続するアドレスの複数のメモリセルが配置され、それぞれに対応する複数のビット線から並列に連続するアドレスの複数のメモリセルにアクセスできるように構成され、複数のワード線のうち、第一のワード線と第一のワード線と連なるアドレスを指定する第二のワード線との間で重複するアドレス範囲を設け、第一のワード線に接続される第一のメモリセルと第二のワード線に接続される第二のメモリセルが同一アドレスに対応して重複して設けられている。 （もっと読む）

【課題】消費電流を低減した半導体メモリモジュールを提供する。
【解決手段】半導体メモリモジュール１００は、インターフェースチップ１１０を有する。インターフェースチップ１１０は、内部にクロック信号同期回路（ＤＬＬ）を備え、外部から入力される外部クロックＣｌｏｃｋに同期した制御信号を生成する。インターフェースチップ１１０は、この制御信号を低周波数化し、半導体メモリ１０１〜１０８に対して、信号線１２１を介してクロックを供給する。半導体メモリ１０１〜１０８は、供給されたクロックに同期したコマンドアドレス信号を、インターフェースチップ１１０から取り込み、コマンドに応じた動作を行う。また、半導体メモリ１０１〜１０８は、読み出し、書き込み動作において、インターフェースチップ１１０との間でデータ入出力を行う。インターフェースチップ１１０は、ビット幅を変換して外部へデータの入出力を行う。 （もっと読む）

【課題】ホスト装置と不揮発性記憶装置から構成される記憶システムにおいて、ホスト装置のリード・モディファイ・ライト処理を高速化し、かつ、不揮発性メモリの信頼性を向上する。
【解決手段】不揮発性記憶装置１は、ホスト装置２からリード・モディファイ・ライトコマンドを受信すると、リードコマンドで読み出したデータをバッファ１１３に保持し、ライトコマンドとライトデータをホスト装置２から受信すると、受信したデータでバッファに保持したデータを更新した後、当該データを不揮発性メモリ１２へ書き込む。 （もっと読む）

【課題】有効データが書き込まれていない領域が発生することを防止することができるデータ制御方法及びデータ制御装置を提供する。
【解決手段】最小書込み単位がｎビットのフラッシュメモリ２２の先頭からｘ番目の最小書込み単位にデータが書き込まれており、ｘ番目の最小書込み単位に書き込まれているデータの有効データ長がｍビットであり、ｌビットの新規データを書き込む場合に、新規データを、ｎ−ｍビットのデータ、ｙ個のｎビットのデータ、ｊビット（ｊ＝ｌ−（（ｎ−ｍ）＋（ｎ×ｙ）））のデータ、に分割し、ｍビット分、値「１」が並んだ後にｎ−ｍビットのデータが並ぶ第１のデータと、ｊビットのデータの後に、ｎ−ｊビット分、値「１」が並ぶ第２のデータと、を生成し、第１のデータ、ｙ個のｎビットのデータ、第２のデータを、それぞれ、ｘ番目、ｘ＋１番目からｘ＋ｙ番目、ｘ＋ｙ＋１番目の最小書込み単位に書き込むデータ制御方法。 （もっと読む）

【課題】高速立ち上げが可能で省エネ効率を向上させた半導体集積回路及びその制御方法を提供する。
【解決手段】スナップショットデータを外部記憶装置に格納し、電源投入時にスナップショットデータをメモリに展開する半導体集積回路において、スナップショットデータを外部記憶装置に蓄積する際、スナップショットデータの展開目標時間と、搭載された電子機器の稼働状況と、電子機器を用いたシステムの立ち上げ時におけるボトルネックとなる処理とを、蓄積方法を決定するパラメータとしてスナップショットデータの圧縮処理を行うか否かを判定する判定手段を備えた。 （もっと読む）

マルチ・コア処理環境における波形データの構成可能な圧縮及び復元は、コア間のデータ転送効率を改善し、データ格納リソースを節約する。波形データ処理システムにおいて、入力、中間及び出力波形データは、コア間及びコアとオフチップ・メモリとの間で交換されることが多い。各コアにおいて、単一の構成可能な圧縮器及び単一の構成可能な復元器を、整数又は浮動小数点データを圧縮及び復元するように構成することができる。メモリ・コントローラにおいて、構成可能な圧縮器は、オフチップ・メモリへの転送用に整数又は浮動小数点波形データを圧縮パケットに圧縮し、構成可能な復元器は、オフチップ・メモリから受信した圧縮パケットを復元する。圧縮は、波形データを半導体又は磁気メモリ内に保持するのに必要なメモリ又は格納部を削減する。圧縮は、波形データを交換するのに必要な待ち時間及び帯域幅の両方を低減する。この要約書は、特許請求の範囲に記載された本発明の範囲を限定するものではない。 （もっと読む）

【課題】メモリコントローラがシリアル相互接続構成内のメモリデバイスを制御するメモリシステムを提供する。
【解決手段】メモリコントローラは、メモリコマンドを送る出力ポートと、メモリ応答を要請するメモリコマンドに関するメモリ応答を受け取る入力ポートとを有する。各メモリデバイスは、例えばNANDタイプフラッシュメモリ、NORタイプフラッシュメモリ、ＲＡＭ及びスタティックＲＡＭ等のメモリを含む。各メモリコマンドは、ターゲットメモリデバイスのメモリタイプに固有である。メモリコマンド及びメモリ応答のデータパスは、相互接続によって提供される。所与のメモリコマンドは、シリアル相互接続構成のその所期のメモリデバイスに達するためにメモリデバイスをトラバースする。受取時に、所期のメモリデバイスが、所与のメモリコマンドを実行し、メモリ応答を次のメモリデバイスに送る。メモリ応答はメモリコントローラに転送される。 （もっと読む）

【課題】本発明は、省電力モード時のメモリの利用効率を向上させた半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体に関する。
【解決手段】ＡＳＩＣ１は、各種機能動作を実行する複数の機能モジュール１２〜１４、１５ａ〜１５ｎへの供給電力の停止を行う省電力モード時に、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄによって、複数のＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを所定ビット幅の複数の分割ＲＡＭ領域を有する再構築ＲＡＭ部として再構築し、該再構築ＲＡＭ部の各分割ＲＡＭ領域へのアクセスの許可／不許可を調整する。したがって、ＡＳＩＣ１の省電力モード時に、使用目的に合わせてＲＡＭ１３ｍ〜１５ｎｍを再構築して使用することができ、利用効率を向上させることができる。 （もっと読む）

【課題】周辺装置のレジスタのビットサイズに適した書き込みデータを生成することができるアクセス制御装置、アクセス制御方法、アクセス制御システム及び周辺装置を提供すること
【解決手段】本発明かかるアクセス制御装置３０は、周辺装置２０へ書込むために中央処理演算装置１０から出力される出力データのビットサイズを第１のビットサイズとして受信する制御信号入出力部３１と、中央処理演算装置１０からのデータが書込まれる周辺装置２０のレジスタのビットサイズを周辺装置２０から第２のビットサイズとして受信する制御信号入出力部３１と、第１のビットサイズと第２のビットサイズとの比較結果に基づいて周辺装置２０へ書込む書込データを生成するデータ生成部３２と、を備えるものである。 （もっと読む）