【課題】ビット幅の異なるメモリへのアクセス性能を高めることができる、メモリアクセス装置を提供する。
【解決手段】カウンタ２４は、７個のカウント値をモード情報“ＭＤ３２”に対応して出力する一方、１５個のカウント値をモード情報“ＭＤ１６”に対応して出力する。分配器２６および結合器２８は、カウンタ２４から出力されたカウント値を１／２の値に変換する。セレクタ３２は、カウンタ２４から出力されたカウント値に基づく加算値をモード情報“ＭＤ３２”に対応して生成する一方、結合器２８から出力された数値に基づく加算値をモード情報“ＭＤ１６”に対応して生成する。ＳＤＲＡＭに設けられた複数のアドレスの各々は、３２ビットおよび１６ビットのいずれか一方に相当するビット幅を有する。Ｆ／Ｆ回路３６は、このようなＳＤＲＡＭへのアクセスのために、セレクタ３２によって選択されたカウント値を統合アドレスとして出力する。 （もっと読む）

【課題】メモリの微小タイリングを提供する。
【解決手段】一実施形態によると、メモリコントローラが開示される。メモリコントローラは、割り当て論理とトランザクションアセンブラを含む。割り当て論理は、メモリチャネルへのアクセスリクエストを受信する。トランザクションアセンブラは、リクエストを１以上の更なるリクエストと結合してチャネル内の２以上の個別にアクセス可能なサブチャネルへとアクセスする。 （もっと読む）

【課題】シリアル−パラレル変換とパラレル−シリアル変換を効率的に実行する。
【解決手段】画像処理前のラインデータを記憶するラインメモリと画像処理後のラインデータを記憶するラインメモリとを同一素子で構成し、シリアルデータ形式で入力されるラインデータをラインメモリで記憶する処理前・メモリ入力タイミング，記憶された処理前のラインデータをパラレルデータ形式で読み出す処理前・メモリ出力タイミング，処理後のパラレルデータ形式のラインデータをラインメモリで記憶する処理後・メモリ入力タイミング，記憶された処理後のラインデータをシリアルデータ形式で読み出す処理後・メモリ出力タイミング，の４タイミングで制御し、同一ライン周期内に処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングを実行すると共に、同一ライン周期内に処理後・メモリ出力タイミングの直後に処理前・メモリ入力タイミングを実行する。 （もっと読む）

【課題】マイクロコンピュータにおいてメモリアクセスコマンドの生成などの点でシリアルアクセスメモリに対するアクセスのオーバーヘッドを減らす。
【解決手段】 ＣＰＵが出力するアクセス要求に含まれるアドレス及びコマンドに基づいて、シリアルフラッシュメモリに、チップ選択信号及びクロック信号を供給し、前記クロック信号に同期してメモリアドレス及びメモリコマンドを出力してシリアルアクセスメモリのアクセス制御を行うシリアルメモリインタフェースコントローラ（６０）をマイクロコンピュータに搭載し、このシリアルメモリインタフェースコントローラには、前記アクセス要求に応答するメモリアドレス及びメモリコマンドに基づくデータリードを完了したとき、そのリードデータの最後のメモリアドレスに続くアドレスへのリードアクセス要求以外のアクセス要求を検出するまで前記チップ選択信号の活性状態を維持する動作モードを採用する。 （もっと読む）

【課題】主記憶上の異なるアドレスに対するストア命令が中央処理装置から出力された場合にも記憶装置へのアクセスを抑える。
【解決手段】ストアバッファ回路１２が、複数のストア命令を記憶しておく。そして、ストアバッファ回路１２は、中央処理装置６０からストア命令が出力されると、当該ストア命令と主記憶装置７０上で同一のアドレスに対するストア命令を記憶しているか否かを判定し、記憶していると判定した場合は、この記憶しているストア命令をマージ回路１１に出力する。これにより、主記憶装置７０（記憶装置）へのアクセスを抑えることができる。 （もっと読む）

【課題】複数のＰＥとメモリコントローラ部とラインバッファメモリなどの記憶手段とを利用して簡単構成かつ単純な処理でデータを圧縮伸張することができるデータ圧縮装置、データ伸張装置およびデータ圧縮方法、データ伸張方法を提供する。
【解決手段】ＧＰ２が、隣接する左隣の汎用レジスタの値と比較して同じ値の場合は制御コードを０に、異なる値の場合は制御コードを１に設定し、その制御コードに基づいて汎用レジスタのデータをラインバッファメモリ７にライトし、ライトしたデータを倍率２倍で汎用レジスタに書き戻し、制御コードの０の連続数をカウントしてラインバッファメモリ７にライトし、そのカウント数を倍率２倍で汎用レジスタに書き戻しデータとカウント数とが交互に並ぶように合成して圧縮データを生成する。 （もっと読む）

【課題】退避データの処理効率の向上を図ることができるデータ記憶装置を提供することにある。
【解決手段】本実施形態によれば、データ記憶装置は、所定のサイズ単位でデータの書き込みと読み出しを行なうフラッシュメモリと、前記フラッシュメモリを制御する制御モジュールとを備えた構成である。前記制御モジュールは、前記サイズ単位未満のデータの書き換えを含む書き込み動作時に、前記フラッシュメモリから読み出した前記サイズ単位の退避データから属性情報を分離して属性情報格納用バッファに格納し、前記退避データに含まれるユーザデータを退避データ格納領域に転送する構成である。 （もっと読む）

【課題】入力されたデータを効率的に記憶して出力することのできる装置を提供すること。
【解決手段】書込みバッファ１２２及び書込み制御部１２３を有する書込みバッファ部１２１と、１２９メモリ部と、読出しバッファ１２５及び読出し制御部１２６を有する読出しバッファ部１２４と、メモリ部１２９にデータが格納されているか否かを示すメモリ使用状態を記憶するメモリ使用状態記憶部１３０と、書込みバッファ１２２、読出しバッファ１２５及びメモリ部１２９に記憶されているデータのデータ量に応じて、書込みバッファ部１２１、メモリ部１２９及び読出しバッファ部１２４の間でデータ転送を行う転送制御切替部１３１と、を備えるメモリ装置１２０を提供する。 （もっと読む）

【課題】エンディアンの異なる他の情報処理装置との間で通信フレームを用いて複数のデータを送受信する場合にエンディアン変換全体に要する処理時間を短縮する情報処理装置を提供することを課題とする。
【解決手段】他の情報処理装置との間で通信フレームを用いて複数のデータを送受信する情報処理装置であって、エンディアンの異なる他の情報処理装置に通信フレームを送信する前にエンディアン変換を行う場合又は／及びエンディアンの異なる他の情報処理装置からの通信フレームを受信した後にエンディアン変換を行う場合、通信フレームとバイト並びを反転させた反転バッファを生成することを特徴とし、反転バッファにおける各データのバイト位置を通信フレームのバイトサイズから通信フレームにおける各データのバイト位置とデータのサイズに応じたバイト数を減算した位置とする。 （もっと読む）

【課題】専用のＥＣＣメモリ装置及び専用のＥＣＣビット・レーンに対する要求を避けることを可能とする。
【解決手段】誤り訂正符号化データが、バースト・モード転送において、同じデータ・バス線（ＤＱ１−ＤＱｎ）上でユーザ・データと時間多重化される。モジュール上のメモリ装置はそれぞれ、装置のアドレス指定可能なセグメントに関連した間接的にアドレス指定可能な更なるＥＣＣセグメントを含む。時間多重化されたＥＣＣデータが、バースト・モード転送において伝送されるアドレス指定データに関連した間接アドレス指定可能セグメントとの間で読み書きされる。さらに２つのタイプのバースト・モードがサポートされ、一方はＥＣＣデータを含み、他方は含まない。１つのタイプのメモリ・モジュールがECCシステムも非ECCシステムもサポートし、同じデータにECCを用いるが、同じシステムの別のデータには用いないことを可能にする。 （もっと読む）