【課題】種々のグラフィックス処理を高速に行なうことができるようにする。
【解決手段】ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。ＤＲＡＭ１１からキャッシュメモリ１２への２５６ビットのデータを一度に転送する。画素処理ユニット１３においては、α−ブレンド処理、ラスタオペレーションなどを行ない、比較ユニット１４においてはＺコンペア処理などを行なう。 （もっと読む）

【課題】 記憶装置から読み出す１バイトデータの、受側ＣＰＵの受信レジスタにおけるビットずれを解消する。
【解決手段】 記憶装置にデータを書き込むときはダミービット，スタートビット，制御コードビットおよびアドレスデータビットをこの順でシリアル配列し２バイトの制御データとし、シリアル配列の先頭から１バイトのビット群ごとに送信レジスタに格納し送信ポートを介して記憶装置に同期クロック信号と共にシリアル送信し、該制御データに続けて１バイトの送信データを送信レジスタに格納し記憶装置に同期クロック信号と共にシリアル送信する。記憶装置からデータを読み出すときには前記２バイトの制御データの先頭のダミービットを１ビット少なくし、代わりにアドレスデータの末尾ビットＡ０の次に１ビットのダミービットを付加して、このダミービットを第２バイトの最後尾とする。 （もっと読む）

【課題】ＣＰＵがレジスタの値を変更するのに要する時間を短縮しつつ、ライトデータの全ビットをレジスタの値を変更するためのビットにすることを課題とする。
【解決手段】入出力装置が備えるレジスタ群のうちの一つであるレジスタ１０５が、例えば、８ビットのデータ５１を記憶しているものとする。各ビットの値は、「１０１１１０１１」である。例えば、ＣＰＵが、入出力装置の動作制御を行うために、データ５１の右から４番目のビット５２の値を「１」から「０」に変更するものとする。レジスタ制御回路は、ＡＮＤ演算用レジスタ６０を指定するアドレスを受け取った場合には、アドレスと組みになって出力されたライトデータ７０と、データ５１とに対してＡＮＤ演算を行ない、演算結果をレジスタ１０５に書き込む。 （もっと読む）

メモリシステムおよび方法は、互いに、および論理ダイに結合された積層メモリデバイスダイスを用いる。論理ダイは、論理ダイがメモリデバイスダイスの各々から、読み出しデータ信号などの信号を受信するタイミングを制御するように動作可能であるタイミング補正システムを含み得る。タイミング補正は、メモリデバイスダイスの各々に適用される、読み出しストロボ信号のようなそれぞれのストロボ信号のタイミングを調整することによって、読み出しデータまたは他の信号のタイミングを制御する。メモリデバイスダイスは、メモリデバイスダイスがそれぞれのストロボ信号を受信することによって画定する時刻にメモリデバイスに読み出しデータを送信し得る。ストロボ信号の各々のタイミングは、全てのメモリデバイスダイスからの読み出しデータまたは他の信号が同じ時刻に受信されるように調整される。
（もっと読む）

【課題】アクセラレータシステム構成を採るデータ処理装置において、ハードウェアリソースは増加させずに、データ処理性能の低下を抑制しつつ、外部メモリの使用量を削減する。
【解決手段】再構成されたステージごとに、非蓄積型ストリームや蓄積型のストリームと、ローカルメモリの使用可能な容量に基づいて、ローカルメモリが容量オーバーとならないように、圧縮すべきストリームを特定し、特定したストリームに関して、圧縮処理や伸長処理の適用の有無を制御する。たとえば、ステージごとに圧縮閾値THを計算し（Ｓ1010）、ステージ内に圧縮器・伸長器を挿入可能であれば挿入する（Ｓ1022）。圧縮処理を適用した画像処理中に容量オーバーとなる場合は一次フォールバック処理を適用する（Ｓ1042）。一次フォールバック処理を適用してもなお容量オーバーとなる場合は二次フォールバック処理を適用する（Ｓ1046）。 （もっと読む）

【課題】従来のデータ処理装置では、部分データの書き込み動作において動作速度を十分に高速化することができなかった。
【解決手段】本発明にかかるデータ処理装置は、所定のデータ幅のデータで入出力を行うメモリ２０と、リード命令又はライト命令を出力してメモリ２０に対してアクセスを行う演算回路１０と、演算回路１０からライト命令とそのライト命令に関連付けられた部分データとを受けた場合に、メモリ２０から読み出した第１のリードデータの一部を部分データに置き換えてメモリ２０に対するライトデータを出力するアクセス制御回路３０と、を有し、アクセス制御回路３０は、ライト命令がそのライト命令よりも前に出力されたリード命令に対応して出力されたものである場合は、第１のリードデータに代えて以前に出力された前記リード命令に応じてすでに取得されている第２のリードデータの一部を部分データに置き換えてライトデータを出力する。 （もっと読む）

【課題】ミスアラインデータアクセス及びデータミスアラインメントに関連する問題を解決する。
【解決手段】ミスアラインデータアクセスの検出及び処理のためのデバイス、システム、及び方法。方法は、例えば、第１コンピューティングプラットフォームに適した第１フォーマットから第２コンピューティングプラットフォームに適した第２フォーマットに変換されたコードブロックの実行がもたらすミスアラインデータアクセスを検出する段階と、前記ミスアラインデータアクセスに従って前記コードブロックを修正する段階とを備える。 （もっと読む）

【課題】複数系統のデータ処理部と記憶装置との間のデータ転送を行なうに当たり、記憶容量の削減と回路規模の削減を両立できるようにする。
【解決手段】データ調停部１５２は、複数系統のデータ処理モジュール１１０と１つの外部メモリ５００との間のデータ転送を調停する。符号化部１７２は、データ処理モジュール１１０から転送されるデータを圧縮符号化して外部メモリ５００に供給する。復号化部１７６は、外部メモリ５００から読み出された圧縮符号化されたデータを伸長復号しデータ処理モジュール１１０に供給する。符号化部１７２と復号化部１７６は全系統に対して１組が設けられている。状態保持制御部１５４は、データ調停部１５２よるデータ転送系統の切替えに連動して、符号化部１７２や復号化部１７６の処理系統を時分割処理で切り替え、かつ、時分割処理のための処理中断時点のそれぞれの内部状態の情報を状態保持レジスタ１８２，１８６へ退避し復帰するように制御する。 （もっと読む）

【課題】 ハードディスクやフラッシュメモリが存在しないシステムにおいても適用可能なメモリ管理技術を提供する。
【解決手段】 複数のメモリバンクから構成される主記憶装置を有し、前記主記憶装置上のメモリ領域の割り当ておよび解放を管理する計算機システムにおいて、サスペンド時に、メモリ領域の割り当ておよび解放の状況に基づいて特定のメモリバンクにデータをコピーして集め、特定のメモリに該データが入りきらない場合は、使用頻度の低いページを圧縮して格納し、そのメモリバンク以外のメモリバンクに対してその節電のための制御を行うメモリ節電手段を具備することを特徴とする計算機システム。 （もっと読む）

【課題】 車上制御装置への制御プログラム等の書込みを、圧縮／非圧縮データ転送のいずれでも可とする。これをＲＡＭ，不揮発メモリの記憶容量を格別に増やすことなく実現。読み書き処理を格別に増やさない。
【解決手段】 制御プログラム，参照データを含む制御用データを非圧縮転送する第１種転送フレームと、圧縮転送する第２種転送フレームが、同一固定サイズであり、各転送フレームは非圧縮／圧縮を表す圧縮識別情報を含む。車両上制御装置において、受信転送フレームが非圧縮のときは、該フレームの制御用データを不揮発メモリ２７に格納するが、圧縮のときは、該フレームの制御用データをＲＡＭ２６に書込んで解凍処理を開始し、解凍した制御用データをＲＡＭに書込みかつ該制御データ量が設定量、に達すると解凍処理を中断して、解凍した制御用データを不揮発メモリ２７に格納し、中断箇所から解凍を再開する。 （もっと読む）