【目的】 停止信号をＣＰＵに発行することにより、正確なシミュレーションを実施する。また、ＣＰＵからのＩＯ動作をシミュレーションする。
【構成】 ＣＰＵが発行するインストラクションを外部バス１０５からインストラクションバッファ１３に取り込み、キャッシュ評価回路１４、メモリ評価回路１５、ＩＯ評価回路１６でシュミレーションし、結果格納メモリ１７に格納する。バッファコントローラ１２は、インストラクションバッファ１３を監視し、溢れを予測すると割り込みを発生させＣＰＵを一時停止させる。 （もっと読む）

【目的】 データ処理装置（１２）と、ディスク・データ記憶サブシステム（１４）と、ディスク・マネージャ（１６）とを有するデータ処理システム（１０）を操作するための装置および方法を提供する。
【構成】 本方法は、（ａ）ディスク・データ記憶システムを、第一の区画（２８）と第二の区画（３０）を含む複数の区画に区分するステップと、（ｂ）格納されるときにそれぞれが第一の所定のしきい値を超えるアクセス活動値を有する論理トラックなどの複数のデータ単位で構成されたセグメントを格納するためにログ構造ファイル・システム（ＬＳＦＳ）として少なくとも第一の区画を管理するステップと、（ｃ）格納されるときにそれぞれが第一の所定のしきい値より小さいアクセス活動値を有する複数の非活動データ単位で構成されたセグメントを第二の区画内に格納するステップとを含む。 （もっと読む）

【構成】第２キャッシュをメモリ制御装置２内にもつマルチプロセッサシステムにおいて、どの第１キャッシュに第２キャッシュのデータがコピーされているかを示すコピー先情報フィールド２−２−１をセカンドキャッシュ内に持たせる。コピー先情報フィールド２−２−１にはＣＰＵ番号、ＣＰＵグループ番号、複数ＣＰＵ、または複数ＣＰＵグループ等の情報を効率的にもたせ、その情報に基づきストアアクセスがあった場合必要最小限のＣＰＵにたいしてのみキャッシュ一致処理要求を行う。
【効果】それによりＣＰＵ台数増加にともなうキャッシュ一致処理による性能低下を防ぐ効果がある。 （もっと読む）

【目的】本発明は、ディスクキャッシュの停電時におけるデ−タ保護をソフトウェアによって実現することにより、ユ−ザの負担軽減を図り信頼性のより一層の向上を図ったディスクキャッシュ制御装置を構築することを主な特徴とする。
【構成】監視回路２３は、バッテリの状態をキャッシュメモリ制御装置２に伝える信号によりバッテリの充放電時間を監視する。この監視回路を介して得られる情報を、キャッシュメモリ制御装置とホスト装置７との間のデ−タの受け渡しを行う制御回路２１経由でホスト装置７に伝える。ホスト装置７はバッテリ状態デ−タに従いソフトウェアによるバッテリ管理（バッテリの状態監視、充放電時間監視等）を行なうことにより、バックアップ時間予測、寿命管理等を行う。 （もっと読む）

【目的】二重化仮想ディスク装置の片方が障害となった場合、障害装置が復旧するまで非二重化にて運用される間の仮想ディスク装置の信頼性の向上を図る。
【構成】仮想ディスク装置障害監視手段１で各仮想ディスク装置１１〜１３に障害が発生していないかどうかを監視し、仮想ディスク装置管理情報更新手段２で仮想ディスク装置１２に障害が発生し装置が閉塞された場合に仮想ディスク装置管理情報の更新を行い、障害装置が二重化されいる場合未使用仮想ディスク装置検索手段３で使用していない仮想ディスク装置の検索を行い、二重化動的切り換え手段４で障害を発生した仮想ディスク装置１２と正常な他の装置１１，１３とを動的に切り換え、二重化装置データ複写手段５で切り換えた装置間のデータの内容を複写し、二重化管理情報更新手段６で二重化装置の管理情報を更新し、仮想ディスク装置管理情報保持手段２１で二重化管理情報２２を含む装置１１〜１３の管理情報を保持する。 （もっと読む）

【目的】 無駄なテーブルウォークを省くことにより効率の良いキャッシュ・フラッシュアクセスを可能とする。
【構成】 アドレス生成ユニット１２は、キャッシュ・フラッシュ対象とする論理アドレスを生成する。Ｄ−ＴＬＢ１４ａは、上記論理アドレスをデータバス１３ａを介して受取り、物理アドレス変換を実行すると共にヒット／ミス信号を出力する。同様に、Ｉ−ＴＬＢ１４ｂは、上記論理アドレスを命令バス１３ｂを介して受取り、物理アドレス変換を実行すると共にヒット／ミス信号を出力する。マルチプレクサ１６ａ及び１６ｂは、上記各ＴＬＢからのヒット／ミス信号に従って上記各ＴＬＢのどちらか一方がミスであった場合、他方のＴＬＢの物理アドレスをＤ−ＣＡＣＨＥ１５ａ及びＩ−ＣＡＣＨＥ１５ｂに供給する。 （もっと読む）

【目的】キャッシュ内のデータセット位置の予測機構であって、キャッシュアクセスパスの効率化のみならず、一サイクル当たりの複数のアクセスを可能とするもの。
【構成】キャッシュ制御装置がキャッシュアクセスの目的で、合同クラス内のライン入力の予測のため履歴テーブルＳＥＴＬＡＴを維持する。あるキャッシュアクセスに対してＳＥＴＬＡＴのエントリが、その要求に係わる論理アドレスビットに直接に基づいて選択される。また、ＳＥＴＬＡＴエントリの選出は、他の情報とともにそのような論理ビットのハッシングに基づいても可能である。また、同時に類似のハッシング履歴テーブルが形成され、高精度の仮想アドレス変換予測を可能にする． （もっと読む）

【目的】 障害に対する耐性が良好で、信頼性の高いキャッシュ機能を実現することが可能な外部記憶サブシステムを提供する。
【構成】 中央処理装置１と磁気ディスク装置３との間に介在するディスク制御装置２には、互いに独立な複数面のキャッシュ・ユニット８０，８１および不揮発メモリ・ユニット９０，９１が設けられている。中央処理装置１の側とのデータの授受を制御する複数のチャネル・ユニット６０，６１、および磁気ディスク装置３の側との間におけるデータの授受を制御する複数のコントロール・ユニット７０，７１は、各々のデータ・バス６０Ａ，６０Ｂ，６１Ａ，６１Ｂ，７０Ａ，７０Ｂおよび、アクセス線８０ａ〜８０ｄ，８１ａ〜８１ｄ，９０ａ〜９０ｄ，９１ａ〜９１ｄを介して独立に、複数のキャッシュ・ユニット８０，８１および不揮発メモリ・ユニット９０，９１に接続されている。 （もっと読む）