【課題】 ＲＧＢデータの色変換に際して中央処理装置の負荷を軽減する。
【解決手段】 半導体集積回路（２０）は、１個の半導体基板に中央処理装置（２３）及びデータ転送制御装置（２６）を有し、前記データ転送制御装置は、前記中央処理装置によって設定された転送制御情報に従って、第１アドレスによって第１外部メモリ（２１）からリードしたＲＧＢ画素データを第２アドレスに変換し、この第２アドレスを用いて第２外部メモリ（２２）をリードすることが可能とされる。第２外部メモリをリードするためのアドレス変換をデータ転送制御装置が行うから、ＲＧＢデータの色変換に際して中央処理装置の負荷を軽減することができる。 （もっと読む）

【課題】 本発明の目的は、画像の走査パターンを変換する新たな技術を提供することである。
【解決手段】 本発明は、走査変換装置であって、第１バッファ部、画素パッキング部、第２バッファ部、および走査出力部を備える。第１バッファ部は、入力画像の主走査方向のライン単位に、画素信号を記憶する。画素パッキング部は、所定の画素の組み合わせルールに従って、ライン上の画素信号をＮ個（Ｎ≧２）ずつグループ化し、画素信号パックを順次出力する。第２バッファ部は、画素信号パックを記憶して、主走査方向と異なる向き（第２主走査方向）に揃える。走査出力部は、第２主走査方向に揃った画素信号パックを順次に出力する。この構成により、入力画像の走査パターンは、『第２主走査方向の出力ラインをＮ本ずつ出力する走査パターン』に変更される。 （もっと読む）

【課題】 入力画像とオーバーレイ画像を効率的かつ適切に表示制御することができる画像処理装置及びその制御方法、プログラムを提供する。
【解決手段】 オーバーレイ表示の指示がある場合、画像バッファ内の入力画像用バッファ領域の一部を開放して、オーバーレイ画像用バッファ領域を確保し、その画像バッファ制御に基づいて、画像バッファに記憶された入力画像とオーバーレイ画像とを合成して出力する。 （もっと読む）

【課題】 時間のかかる外部メモリへのアクセスを高速化し、内部キャッシュを用い、６つの４面体に対応でき、ヒット率を向上させるデータ変換を提供する。
【解決手段】 データ保存として記憶装置（メモリ等）、メモリへアクセスする為のアドレス生成手段（及び又は詳細アドレス演算手段）、メモリから出たデータを保存する為の一次記憶手段（キャッシュ）、メモリアクセス用アドレスと一次記憶手段に入っているデータのアドレスが一致するかを判定する為の判定手段を搭載する。 （もっと読む）

【課題】スキャナ処理、プリンタ処理の両方を実行可能な画像処理装置において、回路規模を縮小する為にスキャナ処理とプリンタ処理でマトリクス演算を行う回路を共有する。
【解決手段】内部にインストラクションメモリ２１を内蔵しデータ転送のみに特化した命令セットを持つDMAプロセッサ２によりスキャナ処理、プリンタ処理を行う画像処理回路１６と、画像データのマトリクス演算を行うマスキング回路７とが接続される。ＤＭＡプロセッサ２には、各処理回路への転送が処理モードに応じて行われるプログラムが格納される。 （もっと読む）

【課題】 ユーザがスキャナデバイスで読み取った画像とその画像に対する属性ファイルを基に、ユーザが事前に登録したジョブに従い、画像及びインデックスとなり得る情報を抽出するとともに、画像を複数のサーバに格納するための形式に変換し、変換された画像とインデックスを自動的に複数のサーバに格納することを目的とする。
【解決手段】 ユーザがスキャナデバイスで読み取った画像に対し行う処理を設定するジョブ作成手段と、該画像及び属性ファイルをコンピュータに送信する手段と、該画像及び該属性ファイルよりインデックスとなる情報を抽出する手段と、該ジョブに従い複数のサーバに該画像及び該インデックスを自動的に格納する手段と、格納処理が正常か否かを格納時間より検知する手段と、格納時間を超えても格納処理が正常であれば自動的に再開する手段と、エラーが発生した場合にユーザが再格納を実行できる手段とを具備している。 （もっと読む）

【課題】 メモリ装置をアクセスする複数のマスタに対して、必要なデータを円滑に転送する。
【解決手段】 メモリ装置（ＭＥＭ０）と、上記メモリ装置の動作を制御可能なメモリ制御装置（ＳＬ０）と、それぞれ上記メモリ制御装置を介して上記メモリ装置へアクセス可能な複数のバスマスタ（ＭＳ０〜ＭＳ３）とを含む情報処理システムにおいて、上記メモリ装置からのデータ転送をいつまでに開始できるかという時間情報を、アクセス要求にかかる上記バスマスタに通知可能な制御回路（ＳＤＣＯＮ）を上記メモリ制御装置内に設ける。バスマスタは、通知された時間情報を上記メモリ装置へのアクセス要求発するか否かの判断材料とすることができ、それによって各バスマスタは無駄なアクセス要求の発生を回避し、クセスする複数のマスタに対するデータ転送の円滑化を達成する。 （もっと読む）

【課題】 複数の矩形画像データを記憶したメモリに対する、各動作モードに対応した複数の規則的なアドレス生成の簡易化、高速化を図る。
【解決手段】 アドレス生成を基本となるカウンタの出力値のビット組み替えとビット結合により行う。 （もっと読む）

【課題】メモリを使用して画像回転を行う際に、中間のバッファメモリ量を少なくする。
【解決手段】入力画像データを順次画像メモリ403のデータバス幅nビットのm画素単位にパッキングして前記画像メモリ403の第1の所定領域に書き込む画像入出力DMAC402と、画像入出力DMAC402により画像メモリ403の第1の所定領域に記憶された入力画像データがmライン蓄積された後に、副走査方向に連続してmワード単位で読み出す回転リードDMAC404と、nビット×mワードのバッファメモリを持ち、前記回転リードDMAC404から読み出された主走査n画素×副走査nラインの画像データに対して90°または270°の回転処理を施す回転処理部406と、回転処理部406によって回転した画像データを順次、回転アドレスを発生して画像メモリ403の第2の所定領域に書き込む回転ライトDMAC405と、画像メモリ403への書き込み及び画像メモリ403からの読み出しを時分割で並行して実行するメモリ制御部401とを備えた。 （もっと読む）

【課題】 色空間の変換などの補間演算を高速に行なえるようにすることが、可及的に小さな回路規模で容易に実現できるようにする。
【解決手段】 データ分割部２１０により、Ｎ次元のデジタル画像信号２０５を上位ビット信号２０５と下位ビット信号２１４とに分割し、分割した上位ビットの信号すべての組み合わせに対応する参照値を重複することなく２^N-1個のサブメモリ３３０（多次元ＬＵＴ２６０）に分割記憶するとともに、補間演算に必要な（Ｎ＋１）個の参照値を参照値読み出し部２５０で同時に読み出すようにすることにより、補間演算を高速化することができるとともに、割り算器がなくてもサブメモリ３３０へアクセスするためのアドレスを生成することができるようにして、色空間の変換などの補間演算を高速に行なえるようにすることが、可及的に小さな回路規模で容易に実現できるようにする。 （もっと読む）