【課題】 半導体記憶装置及びその製造方法に関し、特に、電源を切っても記憶情報を保持しうる不揮発性を有し、情報の保持能力や耐久性などの信頼性が高く、集積度が高くビット単価が安い半導体記憶装置を提供する。
【解決手段】 ゲートＧがワード線ＷＬに接続され、一方のソース／ドレインＳ／Ｄがビット線ＢＬに接続された転送トランジスタＴｒと、転送トランジスタＴｒの他方のソース／ドレインＳ／Ｄに一方の電極が接続され、常誘電体を誘電体膜とする常誘電体キャパシタＣ１と、転送トランジスタＴｒの他方のソース／ドレインＳ／Ｄに一方の電極が接続され、強誘電体を誘電体膜とする強誘電体キャパシタＣ２とにより半導体記憶装置を構成する。 （もっと読む）

【課題】ＳＲＡＭの高速性とＥＥＰＲＯＭの不揮発性との両立を簡単な構成により実現すること。
【解決手段】第１の増幅回路部１００は、第１の負荷回路１２２と第１の不揮発性記憶手段１０２と第１のスイッチ手段１２６とを有するとともにこれらを第１の電源と第２の電源との間に直列に接続している。第２の増幅回路部１１０も同様に、第２の負荷回路１２４と第２の不揮発性記憶手段１０４と第２のスイッチ手段１２８とを有しこれらを第１の電源と第２の電源との間に直列に接続している。これら第１の増幅回路部１００と第２の増幅回路部１１０とでフリップフロップを構成している。このような構成とすることによって、相互的に反転した電位情報を保持するＳＲＡＭのような揮発性記憶動作と、２つの不揮発性記憶手段による不揮発性記憶動作とを両立することができる。 （もっと読む）

【課題】 イオン伝導を利用し、不揮発性動作可能な半導体メモリを提供する。
【解決手段】 第一の電極２５と第二の電極２６に挟まれて、第一のイオン伝導体層２７と第二のイオン伝導体層２８が積層された構造となっている。界面のイオン輸送障壁層によってイオンの逆流を防ぐことができ不揮発性メモリとして機能する。第一のイオン伝導体層と第二のイオン伝導体層に印加された電圧によって移動するイオンによって残留電位が発生させることにより書込みを行う。 （もっと読む）

【課題】通常ＣＭＯＳプロセスの製造工程を全く変更せず、ゲート酸化膜厚の影響を受けない廉価な不揮発性メモリを提供する。
【解決手段】ＭＯＳトランジスタのソース、ウエル、基板もしくは深いウエルから構成される縦型バイポーラトランジスタにおいて、ウエルをベースとして順バイアスを印加し、基板もしくは深いウエルから注入される少数キャリアを加速してホットキャリア化し、コレクタとなるソース近郷のサイドスペーサへ注入・トラップさせて書込みを行う。トランジスタの絶縁膜サイドスペーサを電荷蓄積領域とすることにより、リテンション等の性能がゲート酸化膜厚に依存しないため、１００ｎｍ以下の微細ＣＭＯＳトランジスタプロセスにおいても、製造工程を全く変更することなく製造可能となる。 （もっと読む）

【課題】データの保持能力の劣化を抑制し、充分に微細化可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１の絶縁膜ＢＯＸ上に半導体膜ＳＯＩを含む半導体基板１０と、半導体膜ＳＯＩに形成されたボディ領域ＦＢに電荷を充放電することによってデータを格納し、その両側にソース層Ｓとドレイン層Ｄを含むメモリセルＭＣと、ボディ領域ＦＢ上の第２の絶縁膜ＧＩと、その上の第１のワード線ＷＬと、ドレイン層Ｄに接続され、メモリセルＭＣがデータ保持状態であるときに基準電位となるビット線ＢＬと、ソース層Ｓに接続され、基準電位となるソース線ＳＬと、第１の絶縁膜ＢＯＸ内に埋め込まれ、メモリセルＭＣのボディ領域ＦＢの下の第２のワード線ＢＷＬとを備える。データ保持状態であるときの第２のワード線ＢＷＬの電位Ｖ_ＢＷＬＨは、データの読出し／書込みを行うときの第２のワード線ＢＷＬの電位Ｖ_ＢＷＬＬよりも基準電位に近い。 （もっと読む）

【課題】集積されたＤＲＡＭ−ＮＶＲＡＭメモリセルを提供する。
【解決手段】集積されたＤＲＡＭ−ＮＶＲＡＭ（１７０、１７１）すなわち多値メモリセルは、共有される縦型ゲート（１２０）と浮遊プレート（１１５、１１６）を有するデバイスを含む縦型ＤＲＡＭデバイスで構成される。浮遊プレート（１１５、１１６）デバイスは、２つの機能の間の柱状部にある共有された浮遊ボディによって、セルのＤＲＡＭ部（１０４、１３０、１０１、１０５、１３１）の電荷記憶特性を高める。このメモリセルは、柱状部を構成するトレンチを有する基板（１００）に形成される。セルのＤＲＡＭ部（１０４、１３０、１０１、１０５、１３１、１０３）を制御するために、柱状部の一方の側面の縦型ワード線／ゲート（１３１、１３０）が用いられる。柱状部の他方の側面の縦型捕獲層（１１５、１１６）は、浮遊プレートデバイスの一部として、１以上の電荷を記憶し、またＤＲＡＭと浮遊プレートデバイスとの間の浮遊ボディを通じてＤＲＡＭ機能の特性を高める。縦型ＮＶＲＡＭワード線／制御ゲート（１２０）は、捕獲層に沿って形成され、近傍の浮遊プレートデバイス（１１５、１１６）に共有される。 （もっと読む）

【課題】 参照電位用メモリセルの強誘電体キャパシタが劣化し難い、１Ｔ／１Ｃタイプの強誘電体メモリを提供する。
【解決手段】 データ用キャパシタ１１２はデータの「０」または「１」に応じて飽和分極され、参照電位用キャパシタ１２２は部分分極される。トランジスタ１１１，１２１をオンさせてプレート線ＰＬをＶccにすることにより、分極に応じた電位がット線ＢＬ１，ＢＬ２に読み出される。センスアンプ１４０は、ビット線ＢＬ１，ＢＬ２の電位を比較して、高い方をＶccに増幅し且つ低い方を零ボルトに増幅する。キャパシタ１１２は増幅後のビット線ＢＬ１に再書き込みされ、キャパシタ１２２は、参照電位設定回路１５０に再書き込みされる。参照電位用キャパシタ１２２を部分分極させること、すなわち飽和分極させないことにより、このキャパシタ１２２の劣化を抑えることができる。 （もっと読む）

【課題】被覆性が良く、界面が安定な強誘電体薄膜を形成できる半導体装置の製造方法を提供する。
【解決手段】強誘電体薄膜を誘電体として用いたコンデンサと能動素子を電気回路的に組み合わせて構成される半導体装置の製造方法において、その強誘電体がゾル−ゲル法で作成される半導体装置の製造方法。 （もっと読む）

【課題】 微細なサイズの強誘電体容量に低電圧を印加した際の分極特性を改善し、低電圧での動作を可能とし、かつ歩留りのよい高集積な強誘電体メモリ装置を提供する。
【解決手段】 メモリ内容を記憶させる前段階において、メモリ動作時に強誘電体容量Ｃに印加される通常の電圧ＶＣＣよりも高い電圧Ｖｅｘ（Ｖｅｘ＞ＶＣＣ）をあらかじめ強誘電体容量Ｃに印加する。強誘電体容量Ｃに高電圧Ｖｅｘを印加することにより、強誘電体容量Ｃのドメインを再配列することができる。そのため、サイズの縮小による強誘電体容量Ｃの欠陥の増加等により分極反転を阻害されたドメインが、再配列により分極反転が可能となる。このような作用により小さいサイズの強誘電体容量における低電圧印加時の分極特性が改善される。この分極特性を改善した後、メモリ内容を書き込んでメモリ装置として使用する。 （もっと読む）