【課題】ＳＯＩ構造を有するＲＣ型トランジスタにおいて、しきい値電圧の低下を防止でき、さらに、しきい値電圧の制御や調整が容易にできる。
【解決手段】電界効果トランジスタを備えた半導体装置であって、電界効果トランジスタは、半導体基板１に形成された素子分離領域３によって仕切られた拡散層領域と、
その拡散層領域と交差するように設けられ、少なくとも一部が半導体基板１に形成されたゲート溝内に埋め込まれたゲート電極５と、拡散層領域内において、一方の側面がゲート電極５のうちゲート溝内に埋め込まれた部分と対向し、他方の側面が素子分離領域３の側面と接触するように形成されたＳＯＩ構造のチャネル層４とを有し、ソース・ドレイン領域として機能する不純物拡散層５がチャネル層４よりも上部に配置され、不純物拡散層５とチャネル層４とが離間して形成されている。 （もっと読む）

【課題】リテンションタイム(情報保持時間)を大きくすることで、リフレッシュサイクルを長くでき、消費電力を大幅に低減できるキャパシタレスＲＡＭを提供する。
【解決手段】キャパシタレスＲＡＭを含む半導体装置は、フローテイングボデイ構造を有する電界効果トランジスタ（ＦＥＴ）を含み、ＦＥＴは所定のバンドギャップを有する第１の半導体（ｐ−ＳｉＧｅ）からなる領域に設けられたチャネルボデイ部３と、第１の半導体よりもバンドギャップの大きい第２の半導体（ｎ−Ｓｉ）からなる領域１０−２を有する。この特徴により電荷（ホール）をボデイ領域３に蓄える際、ボデイ領域３にあるホールから見たソース・ドレイン領域１０のエネルギー障壁が大きいので、蓄えられるホール（正電荷）数を多くすることができる。 （もっと読む）

【課題】高誘電率膜を高い成膜レートをもって形成することができる半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】処理室内にＤＥＲを気化した原料ガスを供給するＤＥＲフローステップ、原料ガスをパージするステップ、処理室内にＮＨ₃ガスを供給するステップ、ＮＨ₃ガスをパージするステップを１サイクルとしてこのサイクルをＮ回繰り返すことにより、基板上に所望膜厚の薄膜を形成する際に、原料ガスを供給するステップでは、原料ガスをプラズマで活性化して基板に供給し、ＮＨ₃ガスを供給するステップでは、ＮＨ₃ガスをプラズマで活性化して基板に供給する。 （もっと読む）

【課題】金属酸化物膜を使った容量可変素子において、効率的に容量を変化させる。
【解決手段】容量可変素子は、ペロブスカイト構造を有する金属酸化膜と、前記金属酸化膜を挟持し、外部電圧源に接続される第１および第２の電極膜と、前記金属酸化膜と前記第１および第２の電極膜とを含むキャパシタに対し電気的に直列に挿入されたバイアス電圧源と、を含み、前記バイアス電圧源は、前記キャパシタに、前記金属酸化膜の比誘電率の電圧依存性を最大化するバイアス電圧を印加する。 （もっと読む）

【解決手段】
書き込みビット線（４５２）、読み出しビット線（４５４）、及び少なくとも１つのメモリセル（４１０）を含むメモリデバイス（３４０）が提供される。メモリセル（４１０）は、書き込みアクセストランジスタ（４７０）と、読み出しビット線（４５４）及び先の書き込みアクセストランジスタ（４７０）に結合される読み出しアクセストランジスタ（４８０）と、先の書き込みアクセストランジスタ（４７０）に結合されるゲート型横型サイリスタ（ＧＬＴ）デバイス（４６０）とを含む。その多くの特徴の中でも、メモリセル（４１０）は、読み出し及び書き込みビット線（４５４，４５２）を分離することによって読み出し動作中の読み出し障害を回避する。 （もっと読む）

【課題】本発明は、半導体記憶装置内の単位セルがキャパシタとフローティングボディーの全てにデータに対応する電荷とホールを格納することができるようにすることにより、リフレッシュ性能を向上させることができる半導体記憶装置及びその動作方法を提供する。
【解決方法】本発明の一実施形態に係る半導体記憶装置は、ボディーがフローティングされたトランジスタと電荷を格納するためのキャパシタで構成された単位セル、単位セルを活性化するためのワードライン、及び単位セルにデータを伝達するビットラインを含む。 （もっと読む）

【課題】大きな誘電率とリーク電流の抑制の両立が可能であり、さらに特性の均一性にも優れているキャパシタ素子用の絶縁膜およびキャパシタ素子を提供する。
【解決手段】一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子に用いられる前記絶縁膜であって、五酸化ニオブに対してバンドギャップが大きな金属酸化物をなす金属元素が、五酸化ニオブに添加されてなることを特徴とするキャパシタ素子用の絶縁膜を採用する。 （もっと読む）

【課題】大きな誘電率とリーク電流の抑制の両立が可能なキャパシタ用絶縁膜を提供する。
【解決手段】電極１、２の間に絶縁膜３が挟まれた構造からなるキャパシタ素子において、キャパシタ用絶縁膜３は酸化アルミニウム膜と二酸化チタン膜が交互に積層された積層構造を有し、前記二酸化チタン膜は、ルチル結晶構造を有し、前記酸化アルミニウム膜は、そのトータルの膜厚の比率が、前記積層構造の総膜厚に対して３〜８％である、キャパシタ用絶縁膜。 （もっと読む）

【課題】マルチコア構成のシステムＬＳＩの処理性能を高める。
【解決手段】１チップ内に複数のＣＰＵコアを有するシステムＬＳＩまたはマイクロプロセッサと、それに積層されたＤＲＡＭにより情報処理装置を構成する。システムＬＳＩチップ内部はチップ多分割Ｉ／Ｏ分散アーキテクチャをとる。システムＬＳＩ内に独立動作可能な複数のＣＰＵコアを有し、それぞれのＣＰＵコアに３Ｄインターフェース回路を設け、独立にデータ送受信を行うことを可能とする。ＤＲＡＭチップ内部もチップ多分割Ｉ／Ｏ分散アーキテクチャをとる。ＤＲＡＭを独立動作可能な複数のＤＲＡＭコアに分割し、それぞれのＤＲＡＭコアに３Ｄインターフェース回路を設け、独立にデータ送受信を行うことを可能とする。 （もっと読む）

金属源前駆体および式Ｉ：
Ｃｅ（Ｌ）_ｘ （式Ｉ）
［式中、Ｌはβ−ジケトナートであり、ｘは３または４である］に従うセリウムのβ−ジケトナート前駆体を用いる化学相成長法により、高κ誘電性膜の形成と安定化の方法を提供する。さらに、式Ｉに従うセリウム前駆体を用い、半導体装置の高κゲート特性を改善する方法を提供する。また、酸化ハフニウム、酸化チタン、またはそれらの混合物を含み、さらに、誘電率を維持または増加させる量のセリウム原子を含有する高κ誘電性膜を提供する。 （もっと読む）