【課題】シリサイド層が第１不純物拡散層まで拡がるのを抑制し、複数種類のトランジスタを自由に設計することが可能な半導体装置及びその製造方法を提供する。
【解決手段】少なくとも、基台部１Ｂの上に複数立設された柱状のピラー部１Ｃを含むシリコン基板１と、基台部１Ｂの側面１ｂを覆うように設けられるビット線６と、ピラー部１Ｃの側面を覆うゲート絶縁膜４と基台部１Ｂの上面１ａにおいて、ピラー部１Ｃが設けられる位置以外の領域に設けられる第1不純物拡散層８と、ピラー部１Ｃの上面１ｄに形成される第２不純物拡散層１４と、ビット線６とシリコン基板１との間に形成され、第１不純物拡散層８との間で高低差を有し、且つ、上端５ａが、第１不純物拡散層８の上端８ａよりも低い位置に配されてなる第３不純物拡散層５と、ピラー部１Ｃの側面１ｃ側に設けられるワード線１０の一部をなすゲート電極１０Ａと、が備えられる。 （もっと読む）

【課題】隣接する活性領域間が狭くなった場合においても、コンタクトプラグと拡散層とのコンタクト抵抗を低く抑えることが可能な半導体装置及びその製造方法を提供する。
【解決手段】Ｘ方向に延在する活性領域１０２内に設けられたゲートトレンチ１０３ｇｔ_１、１０３ｇｔ_２及びダミーゲートトレンチ１０３ｄｇｔと、活性領域１０２を横切るＹ方向に延在し、各トレンチ１０３ｇｔ_１、１０３ｇｔ_２、１０３ｄｇｔ内にそれぞれ少なくとも一部が埋め込まれたゲート電極１０４ｇ_１、１０４ｇ_２及びダミーゲート電極１０４ｄｇとを有し、ゲート電極１０４ｇ_１とその両側に設けられた拡散層１０５ａ_１，１０５ａ_２とからなるトランジスタ１０９と、ゲート電極１０４ｇ_２とその両側に設けられた拡散層１０５ｂ_１，１０５ｂ_２とからなるトランジスタ１１０は、拡散層１０５ａ_２と拡散層１０５ｂ_１との間に配置されたダミーゲート電極１０４ｄｇにより絶縁分離される。 （もっと読む）

【課題】キャパシタを含むメモリ素子において面積の縮小とジャンクション漏洩電流を抑制できるスイッチ及びその形成方法を提供する。
【解決手段】メモリセルを含むメモリ素子において、メモリセルは、ストレージノード１０９ａ，１０９ｂ、第１電極１２４ａ及び第２電極１１４ａ，１１４ｂを含む。前記ストレージノード１０９ａ，１０９ｂは電荷を保存し、前記第１電極１２４ａは前記第２電極１１４ａ，１１４ｂに電圧が加わるとき、前記ストレージノード１０９ａ，１０９ｂと接続するように移動するメモリ素子。 （もっと読む）

【課題】しきい値電圧のばらつきが小さい記憶素子部と、低消費電力で高速な論理素子部を有する半導体装置を可能にする。
【解決手段】記憶素子部１２と論理素子部１３とに素子分離領域１４で分離された半導体層１１の記憶素子部１２の第１面Ｓ１側に第１ゲート電極２３を有する第１電界効果トランジスタ２１と、記憶素子部１２の第２面Ｓ２側に第２ゲート電極３３を有し、第１電界効果トランジスタ２１とソース・ドレイン領域を共通とする第２電界効果トランジスタ３１と、論理素子部１３の第１面Ｓ１側に第３ゲート電極４３を有する第３電界効果トランジスタ４１と、第１面Ｓ１側に形成された第１絶縁膜５１と、第２面Ｓ２側に形成された第２絶縁膜６１を有し、第１、第２電界効果トランジスタ２１、３１は完全空乏型の電界効果トランジスタであり、第１、第２ゲート電極２３、３３は電気的に接続されている。 （もっと読む）

【課題】キャパシタを有する信頼性の高い半導体装置を高い歩留りで製造し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上に形成された第１の絶縁膜２６と、ソース／ドレイン拡散層２２に達する第１のコンタクトホール２８ａ内に埋め込まれた第１の導体プラグ３２と、第１の絶縁膜上に形成されたキャパシタ４４と、第１の絶縁膜上に、キャパシタを覆うように形成された第１の水素拡散防止膜４８と、第１の水素拡散防止膜上に形成され、表面が平坦化された第２の絶縁膜５０と、第２の絶縁膜上に形成された第２の水素拡散防止膜５２と、キャパシタの下部電極３８又は上部電極４２に達する第２のコンタクトホール５６内に埋め込まれた第２の導体プラグ６２と、第１の導体プラグに達する第３のコンタクトホール内に埋め込まれた第３の導体プラグ６２と、第２の導体プラグ又は第３の導体プラグに接続された配線６４とを有している。 （もっと読む）

【課題】コンタクトプラグとゲート電極との間のショートおよび／またはコンタクトプラグとシリコンピラーとの間のショートを防止した半導体装置および半導体装置の製造方法を得るという課題があった。
【解決手段】基板１上に立設された第一のシリコンピラー２と、その側面を覆う絶縁膜５と、絶縁膜５を覆うとともに、その先端部６ａが第一のシリコンピラー２の先端部２ａよりも基板１よりに位置してなるゲート電極６と、からなる縦型Ｔｒ部１０１と、基板１上に立設された第二のシリコンピラー２’と、その側面を覆う絶縁膜５’と、絶縁膜５’を覆うとともに、その先端部６’ａが第二のシリコンピラー２’の先端部２’ａよりも基板１から離れた側に位置してなり、ゲート電極６に接続されてなるゲートコンタクト電極６’と、からなるゲートコンタクト部１０２と、を有する半導体装置１１１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】 高アスペクト比のトレンチ構造を有するポリシリコンに対し、プラズマを用いて均一な窒化処理を行なうことが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に、下部電極としてのポリシリコン膜１０２を形成する工程と、ポリシリコン膜１０２を窒化処理してシリコン窒化膜１０３を形成する窒化工程と、シリコン窒化膜１０３上に誘電体層１０４を形成する工程と、誘電体層１０４の上に、上部電極１０５を形成する工程と、を含む半導体装置の製造方法であって、上記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により６６．７Ｐａ〜１３３３Ｐａの処理圧力でポリシリコン膜１０２をプラズマ窒化処理する。 （もっと読む）

【課題】メモリセルのゲート絶縁膜の劣化を抑制しつつ、ゲート絶縁膜内の界面準位を有効に利用することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、支持基板と、支持基板上に設けられた絶縁膜と、絶縁膜上に設けられたソース層Ｓと、絶縁膜上に設けられたドレイン層Ｄと、ソース層とドレイン層との間に設けられ、データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域Ｂと、少なくともボディ領域とソース層との境界部分Ｂｓ上、および、ボディ領域とドレイン層との境界部分Ｂｄ上に設けられた境界ゲート絶縁膜４０と、ボディ領域上に境界ゲート絶縁膜に隣接して設けられ、該境界ゲート絶縁膜よりも界面準位の多いセンタゲート絶縁膜５０とを備えている。 （もっと読む）

半導体デバイス構造体が、エネルギー障壁がトランジスタ・チャネルの下方に存在するトランジスタを有する。このエネルギー障壁は、トランジスタ・チャネルからバルク基板内へ蓄積された電荷がリークすることを抑える。エネルギー障壁を有する半導体デバイスを作製する方法も開示する。 （もっと読む）

【課題】半導体装置の製造方法において、ポケット注入によるロールオフ現象の抑制と共に、セルキャパシタにおいて電荷を長期間保持できるようにすること。
【解決手段】チャネル領域におけるシリコン基板３０の上にゲート絶縁膜４０を形成する工程と、ゲート絶縁膜４０上に第１の方向D1に延在する第１のワード線４５ａと第１の方向D1に交差する第２の方向D2に延在する第２のワード線４５ａとを形成する工程と、第１のワード線４５ａの上面の一部を覆うレジストパターン４７を形成する工程と、レジストパターン４７をマスクに使用し、基板表面の垂直方向からビットコンタクト領域Iに傾いた方向であって、且つ、第１の方向D1と第２の方向D2の両方に対して斜めの方向から、チャンネル領域と同導電型の不純物をビットコンタクト領域I側の活性領域にイオン注入する工程とを有する半導体装置の製造方法による。 （もっと読む）