説明

国際特許分類[H01L21/8242]の内容

国際特許分類[H01L21/8242]に分類される特許

991 - 1,000 / 2,471


半導体デバイス構造体が、エネルギー障壁がトランジスタ・チャネルの下方に存在するトランジスタを有する。このエネルギー障壁は、トランジスタ・チャネルからバルク基板内へ蓄積された電荷がリークすることを抑える。エネルギー障壁を有する半導体デバイスを作製する方法も開示する。 (もっと読む)


【課題】半導体装置の製造方法において、ポケット注入によるロールオフ現象の抑制と共に、セルキャパシタにおいて電荷を長期間保持できるようにすること。
【解決手段】チャネル領域におけるシリコン基板30の上にゲート絶縁膜40を形成する工程と、ゲート絶縁膜40上に第1の方向D1に延在する第1のワード線45aと第1の方向D1に交差する第2の方向D2に延在する第2のワード線45aとを形成する工程と、第1のワード線45aの上面の一部を覆うレジストパターン47を形成する工程と、レジストパターン47をマスクに使用し、基板表面の垂直方向からビットコンタクト領域Iに傾いた方向であって、且つ、第1の方向D1と第2の方向D2の両方に対して斜めの方向から、チャンネル領域と同導電型の不純物をビットコンタクト領域I側の活性領域にイオン注入する工程とを有する半導体装置の製造方法による。 (もっと読む)


【課題】結晶欠陥が少なく結晶性の高い単結晶シリコン層が絶縁膜上に形成されてなる半導体装置の製造方法及び半導体装置を得るという課題があった。
【解決手段】基板1の一面1aに絶縁膜2を形成する工程と、絶縁膜2を開口して基板1を露出させる穴2cを形成する工程と、穴2cの内壁面を覆うように結晶成長補助膜3を形成する工程と、穴2cを充填するとともに、絶縁膜2の前記基板と反対側の面2aを覆うように非結晶シリコン層を形成する工程と、前記非結晶シリコン層を、レーザーアニール法により単結晶シリコン層5とする工程と、を有する半導体装置101の製造方法を用いることにより、上記課題を解決できる。 (もっと読む)


【課題】歩留まりよく簡便に形成可能な構造を持つ、蓄積容量の高い半導体装置を提供する。
【解決手段】半導体基板上に形成されたメモリセルトランジスタとコンタクトプラグ111を介して接続される筒状蓄積電極133a、誘電体膜及び対向電極170からなるキャパシタで構成される複数のメモリセルが形成されたメモリセルアレイ領域と、メモリセルアレイ領域の外周を取り囲み、内壁が保護絶縁膜150で覆われ、導電体170で充填された環状の溝とを有する半導体装置。 (もっと読む)


【課題】チャネル長を、トランジスタごとに自由に設計が可能な半導体装置を提供する。
【解決手段】複数の半導体柱2が立設された半導体基板1と、半導体柱2の外周面に設けられたゲート絶縁膜7と、半導体柱2の外周面を覆うゲート電極8と、半導体柱2の上側に設けられた第1不純物拡散領域3と、半導体柱2の下側に設けられた第2不純物拡散領域4と、を備え、第1不純物拡散領域3の厚さが半導体柱2ごとに異なっていることを特徴とする半導体装置。 (もっと読む)


【課題】導電層が基板の内部深くにまで達することを回避して、浅いソース・ドレイン領域を形成することを可能とし、微細化に適した半導体装置及びその製造方法を得る。
【解決手段】シリコン基板1の上面内にエクステンション5を形成した後、シリコン酸化膜30を全面に堆積し、シリコン酸化膜30上にシリコン窒化膜31を、シリコン窒化膜31上にシリコン酸化膜32をそれぞれ堆積し、シリコン酸化膜32、シリコン窒化膜31及びシリコン酸化膜30をこの順にエッチングしてサイドウォール36を形成する。不純物領域13を形成し、シリコン酸化膜に対して選択性を有する条件下でシリコン成長を行うことにより、シリコン成長層15,16,37を形成する。コバルト17を全面に堆積した後、熱処理を行うことにより、コバルトシリサイドを形成する。その後、未反応のコバルト17を除去する。 (もっと読む)


【課題】コンタクト注入および/またはソースドレイン注入を行うことに起因するパンチスルーを防止でき、優れたトランジスタ特性を有する縦型トランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】縦型トランジスタTと平面視で重なり合うトランジスタ接続領域15bと、縦型トランジスタTと平面視で重なり合わないコンタクト領域15cとを有し、縦型トランジスタTに電気的に接続された導電体パッド15aと、コンタクト領域15cを含む領域上に設けられ、導電体パッド15aに電気的に接続されたコンタクト10とを備えている半導体装置とする。 (もっと読む)


【課題】本発明は、このような事情に鑑みてなされたもので、高精度の閾値電圧制御が必要なMOSトランジスタに対し、従来に比較して閾値電圧の製造バラツキを低減させ、かつチップ面積を従来と同様とする半導体装置を提供する。
【解決手段】本発明の半導体装置は、n型のウェルNW1内に高精度の閾値電圧制御が必要なpMOSトランジスタ1−P1a、1−P1bを形成する際、ウェルNW1の外縁50あるいは51からの距離を大きくし、この空いた領域に、pMOSトランジスタ1−P1a、1−P1bのように高精度の閾値電圧制御が必要のないMOSトランジスタ1−P3a、1−P4a、1−P3b、1−P4bを形成することで、不純物濃度の均一な領域において、高い閾値電圧制御の必要なMOSトランジスタの閾値電圧の制御性を向上させ、かつ外縁50あるいは51近傍の不純物濃度が不均一な領域に高精度の閾値電圧制御の必要がないMOSトランジスタを形成することで、ウェル内を有効に用いている。 (もっと読む)


【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン6bをタングステン6cの側面にまで設けて、タングステン6cと窒化タングステン6bとが接触している面積を増やす。ゲート絶縁膜2上に、ゲート絶縁膜2との接着力が強いポリシリコンサイドウォール5を配置する。タングステン6cの側面にある窒化タングステン6bにはポリシリコンサイドウォール5を密着させる。 (もっと読む)


基板表面に3元化合物である窒化チタンアルミニウム材料を形成する方法に関し、プラズマ強化原子層堆積プロセスを用いて、基板をチタン前駆体ガスおよび窒素プラズマに暴露し、基板上に窒化チタンを形成し、前記窒化チタン層をプラズマに暴露して処理し、前記窒化チタン層上にアルミナ前駆体ガスを暴露して、気相堆積プロセスによってアルミニウム層を堆積し、前記プラズマ強化原子層堆積プロセスと、処理プロセスと、気相堆積プロセスと、を繰り返して、窒化チタン層とアルミニウム層とから窒化チタンアルミニウム層を形成することを特徴とする。 (もっと読む)


991 - 1,000 / 2,471