半導体装置の製造方法
【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン6bをタングステン6cの側面にまで設けて、タングステン6cと窒化タングステン6bとが接触している面積を増やす。ゲート絶縁膜2上に、ゲート絶縁膜2との接着力が強いポリシリコンサイドウォール5を配置する。タングステン6cの側面にある窒化タングステン6bにはポリシリコンサイドウォール5を密着させる。
【解決手段】窒化タングステン6bをタングステン6cの側面にまで設けて、タングステン6cと窒化タングステン6bとが接触している面積を増やす。ゲート絶縁膜2上に、ゲート絶縁膜2との接着力が強いポリシリコンサイドウォール5を配置する。タングステン6cの側面にある窒化タングステン6bにはポリシリコンサイドウォール5を密着させる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明はMOS(Metal Oxide Semiconductor)キャパシタ、MOSトランジスタおよび半導体集積回路などの半導体装置に関し、特に絶縁膜上に導体が形成されている半導体装置に関するものである。
【背景技術】
【0002】
従来の半導体装置の例として、MOSキャパシタ、MOSトランジスタおよび半導体集積回路を挙げて説明する。MOSキャパシタおよびMOSトランジスタではゲート絶縁膜上の電極が、絶縁膜上に形成される導体に相当する。また、半導体集積回路では層間絶縁膜上の配線が、絶縁膜上に形成される導体に相当する。
【0003】
図61は、従来のMOSキャパシタの断面構造の一例を示す模式図である。図61に示すMOSキャパシタにおいては、半導体基板201a上の一方主面に在るN型不純物拡散層201b上に、ゲート絶縁膜202が設けられている。そのゲート絶縁膜202上に、ホウ素がドープされたポリシリコン203とタングステンシリサイド204が順に積層されてゲート電極を構成している。そのタングステンシリサイド204の上には、絶縁膜205が形成される。図61に記入された矢印206は、ポリシリコン203中のホウ素がゲート絶縁膜202を突き抜けてN型不純物拡散層201bへ達することを表している。このようなポリシリコン203中のホウ素がゲート絶縁膜202を突き抜ける現象は、半導体基板201a中のドーパントを電気的に活性化するために行われる熱処理によってホウ素がゲート絶縁膜202中を熱拡散することによって起こる。このため、MOS構造のしきい値電圧が変動する問題がある。また、ポリシリコン203中のホウ素は、矢印207で示すように、ポリシリコン203からタングステンシリサイド(WSix)204へ、上述の熱処理中に吸い出される。なお、WSixのxは組成比を表しており、通常、2から3の間の値をとる。
【0004】
ゲート絶縁膜202を突き抜けたりタングステンシリサイド204に吸い出されたりすることによるホウ素の移動によって、ポリシリコン203中のホウ素の濃度が下がると、半導体基板201aを基準とする負の電圧をタングステンシリサイド204に印加したときにポリシリコン203が空乏化する。ポリシリコン203が空乏化すると、チャネルが反転する領域、すなわち負の電圧印加領域で、図62に示すようにゲート容量が減少する。
【0005】
MOSキャパシタと同様のことがMOSトランジスタにおいても発生する。図63は、従来のDRAMのメモリセルを構成するMOSトランジスタの断面構造を示している。まず、図63のMOSトランジスタの構造について説明する。図63のMOSトランジスタは、半導体基板1aの一方主面上にシリコン酸化膜で形成されたシャロートレンチアイソレーション(Shallow Trench Isolation)20によって、半導体基板1a上の他の素子(図示省略)から分離されている。以下、シャロートレンチアイソレーションをSTIと記す。STI20で囲まれた半導体基板1aの一方主面内に、ストレージキャパシタ(図示省略)に接続されるN型ソース/ドレイン領域13が形成されている。STI20で囲まれた半導体基板1aの一方主面内に、N型ソース/ドレイン領域13と接しないようにN型ソース/ドレイン領域14が形成されている。このN型ソース/ドレイン領域14は、ビット線(図示省略)に接続される。半導体基板1a内においてN型ソース/ドレイン領域13とN型ソース/ドレイン領域14に挟まれた領域がチャネル領域であるが、そのチャネル領域の半導体基板1aの一方主面上に、ゲート絶縁膜2は形成されている。ゲート絶縁膜2の上にドープトポリシリコン18が層状に形成されており、そのドープトポリシリコン18の上にタングステンシリサイド19が層状に形成されている。これらドープトポリシリコン18とタングステンシリサイド19とがゲート電極を構成する。また、半導体基板1aの一方主面上には、ゲート絶縁膜2とゲート電極とを覆うように窒化酸化膜10aが形成され、その窒化酸化膜10aの上には約50nmの膜厚を持った絶縁膜10bが形成されている。
MOSキャパシタと同様の理由により、ドープトポリシリコン18が空乏化してゲート容量が減少すると、MOSトランジスタにおいてはドレイン電流が減少し、回路性能が劣化する。例えば、特開平5−243564号公報にはしきい値電圧調整のためタングステンサイドウォールとリンドープトポリシリコンとの組み合わせからなるMOSトランジスタが開示されているが、このような構成であってもゲート電極の空乏化の問題が存在する。
【0006】
上記のゲート空乏化の問題を解決するための一つの方法として、金属ゲート電極を用いることが提案されている。図64は、金属ゲート電極を用いてMOSキャパシタの構造の一例を示している。図64のMOSキャパシタにおいては、図61のポリシリコン203とタングステンシリサイド204に代えて、タングステン209が用いられている。このタングステン209は、膜厚の薄い窒化タングステン208(WNx)を挟んで、ゲート絶縁膜202の上に形成されている。窒化タングステン208がタングステン209の下に敷かれているのは、タングステン原子がゲート絶縁膜202中へ拡散して固定電荷を形成するのを防ぐためである。固定電荷が形成されると、トランジスタのしきい値電圧が設計段階で想定している以上に大きく変動するという不具合を発生する。また、タングステン原子が他の領域へ拡散するのを防止する目的で、タングステン209の上に絶縁膜205が設けられている。図64に示すMOSキャパシタの構造では、ゲート電極での空乏化は起こらない。そのため、ゲート空乏化に起因したドレイン電流の減少も生じない。
【発明の概要】
【発明が解決しようとする課題】
【0007】
従来の半導体装置は上記のように構成されており、金属ゲート電極とゲート絶縁膜の間に窒化タングステンなどの金属窒化物を挟んでも、タングステンなどの金属ゲート電極とゲート絶縁膜との密着性が悪く、金属ゲート電極は剥がれやすいという問題がある。この問題は、特にゲート長210やゲート幅が小さくなるにつれてゲート絶縁膜202とタングステン209が接する面積が小さくなるので、半導体装置の微細化が進むと益々重要な問題となる。
【0008】
この剥がれの問題は、ゲート電極にタングステンを用いた場合のみならず、例えば、金属をDRAMのビット線として用いた場合にも同様の問題が生じる。例えば、図65は、DRAMのメモリセルが形成されている領域をワード線と平行な一断面で切断したときの断面構造を示しているが、タングステンなどの金属で形成されたビット線219において剥がれの問題が生じる。
【0009】
ここで、DRAMのうち図65に示されている構造について説明する。半導体基板1aの一方主面には、STI20が形成されており、このSTI20はN型不純物拡散層220を構成要素とするMOSトランジスタを分離している。このような構造を持った半導体基板1aの上には、その全面に層間絶縁膜212が形成され、その層間絶縁膜212の上には窒化膜213が形成されている。これら窒化膜213と層間絶縁膜212とを貫通してN型不純物拡散層220に達するスルーホール内部と窒化膜213の上とにストレージノード215が形成されている。ストレージノード215に対応するセルプレート217とストレージノード215との間には、誘電体216が挟まれている。ストレージノード215とセルプレート217を覆う層間絶縁膜214が窒化膜213上に形成されている。この層間絶縁膜214の上に絶縁膜218が形成され、その絶縁膜218上にビット線219が配置されている。
【0010】
ビット線219は、絶縁膜218上にタングステン膜を堆積した後、パターニングしたレジストをマスクとして、余分なタングステン膜をエッチング除去することによって形成される。DRAMの世代交代が進むにつれてメモリセルの集積度の向上が予想されるが、現在、ビット線219の線幅は0.1μmから0.2μm程度が最小値である。図65のような構造においても、絶縁膜218とタングステン製の配線219との密着力が弱いため、ウェーハ上のビット線の一部の領域で、配線219が絶縁膜218から剥がれて、断線したり、また剥がれたタングステンがずれて、隣のビット線とショートする問題が生じる。
【0011】
この発明は上記の問題点を解消するためになされたものであり、導体とその導体が形成されている絶縁膜との間の接着力を向上させることを目的とする。さらに、MOSトランジスタの場合には、金属と同等かそれよりも高い導電性を持った材料でゲート電極を構成することによってゲート電極で空乏化を起こさせないようにすることを目的とする。
【課題を解決するための手段】
【0012】
この発明に係る請求項1記載の半導体装置の製造方法は、表面を有する半導体基板を用意する工程と、前記半導体基板の表面上に第1絶縁膜を形成する工程と、前記第1絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、前記開口部に金属酸化物を形成する工程と、前記金属酸化物が形成された前記開口部において、前記金属酸化物を覆うように金属を埋め込む工程とを有する。
【0013】
請求項2記載の半導体装置の製造方法において、前記金属を埋め込む工程は、前記金属酸化物上にバリア膜を形成する工程と、前記金属酸化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む。
【0014】
この発明に係る請求項3記載の半導体装置の製造方法は、表面を有する半導体基板を用意する工程と、前記半導体基板の表面上に第1絶縁膜を形成する工程と、前記絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、前記開口部に金属窒化物を形成する工程と、前記金属窒化物が形成された前記開口部において、前記金属窒化物を覆うように金属を埋め込む工程とを有する。
【0015】
請求項4記載の半導体装置の製造方法において、前記金属を埋め込む工程は、前記金属窒化物上にバリア膜を形成する工程と、前記金属窒化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む。
【0016】
この発明に係る請求項5記載の半導体装置の製造方法は、半導体基板の一方主面に第1絶縁膜を形成する工程と、前記第1絶縁膜上に接着部材を形成する工程と、前記第1絶縁膜上および前記接着部材の側面上にバリア層を形成する工程と、前記バリア層上に金属を形成する工程とを備え、前記バリア層は、前記金属を構成している物質の拡散を防止することを特徴とする。
【0017】
請求項6記載の半導体装置の製造方法において、前記接着部材を形成する工程は、前記絶縁膜との間の接着力および前記バリア層との間の接着力が前記金属と前記バリア層との間の接着力よりも大きい材質を用いて前記接着部材を形成する工程を含むことを特徴とする。
【発明の効果】
【0018】
第1の態様の半導体装置の製造方法によれば、バリア層が導体の側面と接している分だけ接触面積が増大するので、導体が半導体基板から剥がれ難くなるという効果がある。
【0019】
第2の態様の半導体装置の製造方法によれば、接着部材の側面上のバリア層が剥がれにくいので、導体と絶縁膜の間における接着力の向上を実効あるものとすることができるという効果がある。
【0020】
第3の態様の半導体装置の製造方法によれば、接着部材と導体の接着力の分だけ導体と半導体基板の接着力が向上し、導体が半導体基板から剥がれ難くなるという効果がある。
【0021】
第4の態様の半導体装置の製造方法によれば、穴を接着部材が形成されるべき場所に形成すれば、接着部材を所望の位置に所望の平面形状で簡単に設けることができるという効果がある。
【0022】
第5の態様の半導体装置の製造方法によれば、穴を形成するときに第1の絶縁膜に与えるエッチング等のダメージを小さくすることができるという効果がある。
【0023】
第6の態様の半導体装置の製造方法によれば、穴の中に接着部材と導体とを一緒に埋め込むという簡単な作業で接着部材を導体の側面に簡単に形成することができるという効果がある。
【0024】
第7の態様の半導体装置の製造方法によれば、平坦化後に、導体の段差に起因した不具合、例えば第2の絶縁膜上の導体の残りや穴の中に存する導体の削り過ぎなどの不具合を減少させることができるという効果がある。
【0025】
第8の態様の半導体装置の製造方法によれば、穴が均一に配置されることによって前記第2の絶縁膜上に存する前記導体の段差が小さくなり、平坦化後に、導体の段差に起因した不具合、例えば第2の絶縁膜上の導体の残りや穴の中に存する導体の削り過ぎなどの不具合を減少させることができるという効果がある。
【0026】
第9の態様の半導体装置によれば、接着部材と導体の接着力の分だけ導体と半導体基板の接着力が向上し、導体が半導体基板から剥がれ難くなるという効果がある。
【0027】
第10の態様の半導体装置によれば、第1の導体と絶縁膜と接着部材の3者の間の接着力の関係を容易に実現できるという効果がある。
【0028】
第11の態様の半導体装置によれば、バリア層が導体の側面と接している分だけ接触面積が増大するので、導体が半導体基板から剥がれ難くなるという効果がある。
【0029】
第12の態様の半導体装置によれば、接着部材の側面上のバリア層が剥がれにくいので、導体と絶縁膜の間における接着力の向上を実効あるものとすることができるという効果がある。
【0030】
第13の態様の半導体装置によれば、バリア層の機能並びに絶縁膜と下層部との間の接着力、下層部とバリア層との間の接着力および第1の導体とバリア層との間の接着力の関係を容易に実現することができるという効果がある。
【0031】
第14の態様の半導体装置によれば、第1の導体と接着部材からなるゲート電極の幅が第1の導体の上底、例えば第1の導体がフォトリソグラフィによって形成される場合にはマスクの幅よりも広くならないので、集積度を向上するのに適した構造を得ることができるという効果がある。
【0032】
第15の態様の半導体装置によれば、MOSトランジスタのゲート電極の剥がれを防止して、ゲート電極とゲート絶縁膜との間に隙間ができてMOSトランジスタが設計通りの機能を発揮しなくなるのを防止することができる。
【0033】
第16の態様の半導体装置によれば、ゲート絶縁膜に高い誘電率を持たせつつ、第1の導体が半導体基板に接着する力を向上させることができるという効果がある。
【0034】
第17の態様の半導体装置によれば、シリコンあるいはシリコンゲルマニウムが空乏化してゲート端での電界強度を緩和できるという効果がある。
【0035】
第18の態様の半導体装置によれば、ゲート電極が空乏化しないMOSトランジスタを容易に形成することができるという効果がある。
【0036】
第19の態様の半導体装置によれば、しきい値電圧のロールオフが緩やかなMOSトランジスタを形成しやすくなるという効果がある。
【0037】
第20の態様の半導体装置によれば、集積回路の中に多数存在する配線が剥離しにくくなり、丈夫で扱いやすい半導体装置を得ることができるという効果がある。
【0038】
第21の態様の半導体装置によれば、第2の導体の剥離を防止することができ、例えば第2の導体の剥離による断線や短絡を防止できるという効果がある。なお、請求項番号と態様番号との間に相関はない。
【図面の簡単な説明】
【0039】
【図1】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図2】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図3】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図4】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図5】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図6】しきい値電圧のロールオフについて説明するためのグラフである。
【図7】実施の形態2の半導体装置の製造方法における一製造工程を示す模式図である。
【図8】実施の形態2の半導体装置の製造方法における一製造工程を示す模式図である。
【図9】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図10】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図11】実施の形態3の半導体装置の製造方法における一製造工程を示す模式図である。
【図12】実施の形態3の半導体装置の製造方法における一製造工程を示す模式図である。
【図13】実施の形態3の半導体装置の製造方法における一製造工程を示す模式図である。
【図14】実施の形態4の半導体装置の製造方法における一製造工程を示す模式図である。
【図15】実施の形態4の半導体装置の製造方法における一製造工程を示す模式図である。
【図16】実施の形態4の半導体装置の製造方法における一製造工程を示す模式図である。
【図17】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図18】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図19】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図20】実施の形態5の半導体装置の製造方法における一製造工程を示す模式図である。
【図21】実施の形態5の半導体装置の製造方法における一製造工程を示す模式図である。
【図22】実施の形態6の半導体装置の製造方法における一製造工程を示す模式図である。
【図23】実施の形態6の半導体装置の製造方法における一製造工程を示す模式図である。
【図24】実施の形態6の半導体装置の製造方法における一製造工程を示す模式図である。
【図25】実施の形態7の半導体装置の一構成例を示す模式図である。
【図26】実施の形態7の半導体装置の他の構成例を示す模式図である。
【図27】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図28】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図29】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図30】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図31】実施の形態7の半導体装置の一構成例を示す模式図である。
【図32】実施の形態7の半導体装置の他の構成例を示す模式図である。
【図33】従来のMOS構造を説明するための概念図である。
【図34】半導体のバンド構造を説明するためのバンド図である。
【図35】MOS構造のバンド構造を説明するための図である。
【図36】N型半導体基板上に形成されたN+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図37】N型半導体基板上に形成されたP+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図38】P型半導体基板上に形成されたN+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図39】P型半導体基板上に形成されたP+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図40】ゲート電極と半導体の仕事関数差と半導体中のドーパント濃度の関係を示す図である。
【図41】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図42】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図43】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図44】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図45】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図46】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図47】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図48】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図49】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図50】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図51】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図52】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図53】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図54】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図55】実施の形態10の半導体装置の一構成例を示す模式図である。
【図56】実施の形態1の半導体装置の一部を拡大した部分拡大図である。
【図57】実施の形態10の半導体装置の製造方法における一製造工程を示す模式図である。
【図58】実施の形態10の半導体装置の製造方法における一製造工程を示す模式図である。
【図59】実施の形態10の半導体装置の一部を拡大した部分拡大図である。
【図60】実施の形態10の半導体装置の一構成例を示す模式図である。
【図61】従来の半導体装置の一構成例を示す模式図である。
【図62】従来の半導体装置のゲート容量のゲート電圧依存性を示す図である。
【図63】従来の半導体装置の他の構成例を示す模式図である。
【図64】従来の半導体装置の他の構成例を示す模式図である。
【図65】従来の半導体装置の他の構成例を示す模式図である。
【図66】実施の形態3による半導体装置の製造方法における他の製造工程を示す模式図である。
【図67】実施の形態3による半導体装置の製造方法における他の製造工程を示す模式図である。
【図68】実施の形態6による半導体装置の製造方法における他の製造工程を示す模式図である。
【発明を実施するための形態】
【0040】
実施の形態1.
この発明の実施の形態1による半導体装置の製造方法では、半導体基板の一方主面に絶縁膜を形成し、さらにその絶縁膜上に接着部材を形成する。その後、絶縁膜上および接着部材の側面上にバリア層が形成される。バリア層の上に導体が形成される。接着部材は、絶縁膜との間の接着力およびバリア層との間の接着力が導体とバリア層との間の接着力よりも大きい材質からなっており、絶縁膜上に形成される。また、バリア層を構成する材質は、導体を構成している物質の拡散を防止する機能を有している。このバリア層は、接着部材と導体との間に形成され、これら両層に接している。このバリア層によって、導体の構成材料が接着部材の内部に侵入するのを防止することができ、接着部材を介して絶縁膜に導体の構成部材が侵入するのを防止することができる。絶縁膜と下層部との間の接着力および下層部とバリア層との間の接着力は、導体とバリア層との間の接着力よりも大きいので、導体側面部分がバリア層に接着している分だけ接着部材を持たない構造の半導体装置に比べて接着力が向上する。そのため、その後の製造工程中において、導体が絶縁膜から剥がれ難くなり、不良品が発生する割合が減少する。
【0041】
図1から図5は、それぞれ、実施の形態1による半導体装置の製造方法を説明するための図であり、各製造工程における、半導体基板の断面構造を示す模式図である。半導体装置の各構成要素が半導体基板に形成されるが、これらの構成要素のうちで発明の説明にとって重要でないものは、図1から図5において省略されている。例えば、半導体装置がMOSトランジスタを含む半導体集積回路である場合、まず、半導体基板に形成されるMOSトランジスタを他の素子から分離するためのSTI形成後、ウェルやチャネルなどを形成するためのイオン注入が行われるなどして半導体装置が形成されるが、省略されているのはこれらSTIや他の素子等である。
【0042】
図1に示す断面構造を得るためにまず、半導体基板1aの一方主面に約3nmの膜厚を持つゲート絶縁膜2が例えばシリコン酸化膜で形成される。次に膜厚約100nmの絶縁膜3がゲート絶縁膜2上に形成された後、その絶縁膜3上にレジストが塗布され、転写工程を経てそのレジストがパターニングされる。このレジストをマスクとして、絶縁膜3の一部が異方性エッチングにより除去されて溝4が形成される。ゲート電極を形成するための穴である溝4はゲート電極が形成されるべきところに形成される。異方性エッチングの際にゲート絶縁膜2と絶縁膜3との間でエッチングの選択比がないと、ゲート絶縁膜2までもがエッチングにより除去されてしまうので、選択比を十分に大きくとることが望ましい。例えば、絶縁膜3にはCVD法で形成されたシリコン窒化膜(Si3N4)とシリコン酸化膜(SiO2)の2層構造の膜が用いられ、ゲート酸化膜2にはNO雰囲気で基板を窒化酸化することにより形成された窒化酸化膜(SiON)が用いられる。このレジストを除去すると、ゲート電極を形成するための溝4が作り込まれた図1の構造が現れる。この溝4の長さ4aはマスク上のゲート長であって、例えば150nm程度である。
【0043】
次に、溝4の中にも入るように、不純物がドープされていないポリシリコンを絶縁膜3の全面に約30nm堆積する。異方性エッチングでポリシリコンを除去すると、溝4の内壁に、ポリシリコンサイドウォール5が接着部材として形成される。ここでノンドープのポリシリコンを堆積するのは、トランジスタがN型かP型かによって後工程のイオン注入でこのポリシリコンをN型あるいはP型の半導体にするためである。このポリシリコンは、ノンドープのアモルファスシリコンやポリシリコンゲルマニウムで代用しても同様の効果が得られる。ポリシリコン形成後に行われる熱処理工程で、ポリシリコンやアモルファスシリコンのグレインは結晶成長するので、熱処理工程を経たポリシリコンのグレインサイズは大きくなる。ポリシリコンよりアモルファスシリコンの方が大きなグレインが得られる。
【0044】
次に、バリア層として、例えば、膜厚2nmの窒化タングステン6bを、露出しているゲート絶縁膜2、ポリシリコンサイドウォール5および絶縁膜3の上に堆積する。その窒化タングステン6bの上にタングステン膜6aを約100nmの厚みに堆積すると、図2に示すように溝4がタングステン膜6aで埋め込まれる。窒化タングステン6bを敷くのは、金属であるタングステンがゲート絶縁膜2、ポリシリコンサイドウォール5およびその他の領域へ拡散して反応することによって異物を形成することを防止するためである。
【0045】
次に、CMP(Chemical Mechanical Polishing)でタングステン膜6aを平坦化すると、溝4を埋め込んだ状態でゲート電極7が形成される。このとき、タングステン膜6aの平坦化のために窒化シリコン膜3aも削られる。このようにしてできたゲート電極は、ポリシリコンサイドウォール5と窒化タングステン6bと断面逆台形状のタングステン6cとで構成されている。以上説明したような、溝4を形成した後、その溝4に金属を埋め込む工程を経てゲート電極7や配線を形成する一連の工程はダマシン(damascene)工程と呼ばれる。半導体装置の製造のためにさらに製造工程が続くが、絶縁膜3の全ておよびゲート絶縁膜2のうちゲート電極の下の領域以外の部分をエッチングで除去すると図3に示すゲート電極7が半導体基板1a上に露出する。タングステン6cと酸化シリコン製のゲート絶縁膜2とは密着性が悪い。しかし、タングステン6cと窒化タングステン6bとの接着力よりも、ゲート絶縁膜2とポリシリコンサイドウォール5との接着力、ポリシリコンサイドウォール5と窒化タングステン6bとの接着力が高いので、図6に示すポリシリコンサイドウォール5が無い構造に比べて、窒化タングステン6bとタングステン6cとの接着面積が増加する分だけ窒化タングステン6bとタングステン6cとの接着力は高くなり、その後の製造工程中において、タングステン6cが絶縁膜3から剥がれ難くなる。窒化タングステン6bは、ポリシリコンサイドウォール5のタングステンシリサイド化を防止する点からも重要である。
【0046】
次に、例えば、入射角(incident angle)30度、注入エネルギー20keV、ドーズ量1×1012/cm2でリンイオン8がイオン注入される。方位角(rotation angle)は例えば、0度から360度の連続回転でもよいし、0度、90度、180度、270度の4回ステップでもよいし、あるいは0度、45度、90度、135度、180度、225度、270度、315度の8回ステップでもよい。このとき、半導体基板1aに注入されたリンは図4に示すように、N-ソース/ドレイン領域9aの形成に用いられる。同時に、ポリシリコンサイドウォール5にもリンが注入される。
【0047】
さらにリン注入の前あるいは後に窒素イオンを例えば、入射角30度で注入エネルギー20keV、ドーズ量5×1015/cm2の条件で注入してもよい。このとき、窒素イオンは、ポリシリコンサイドウォール5とゲート絶縁膜2と半導体基板1aに注入される。ポリシリコンサイドウォール5中のドーパントが拡散してゲート絶縁膜2を突き抜け半導体基板1aに達することに起因してMOSトランジスタでしきい値電圧の変動が生じるが、注入された窒素イオンは、このしきい値電圧の変動を防止する働きをする。さらに、窒素イオンは、シリコンのダングリングボンドを塞ぎ、半導体基板1aとゲート絶縁膜2の界面の界面準位密度を低下させる働きをするため、ホットキャリア耐性が向上する。
【0048】
ポリシリコンサイドウォール5の中のドーパントが拡散して、ゲート絶縁膜2を突き抜け、そして半導体基板1aに達する量は、ポリシリコンサイドウォール5の中のドーパントの拡散係数が大きいほど大きくなる。ドーパントは、主にポリシリコンサイドウォール5中の粒界(グレインバウンダリー)を通して拡散する。その理由は、グレインが結晶シリコンであるのでドーパントの拡散係数が結晶シリコンの拡散係数と同じである一方、粒界中のドーパントの拡散係数が結晶シリコンよりも約2桁ほど大きいことにある。ポリシリコンサイドウォール5の中のドーパントの拡散係数を下げるには、ポリシリコンサイドウォール5のグレインサイズを大きくし、粒界領域を小さくすればよい。ポリシリコンサイドウォール5よりアモルファスシリコンの方が熱処理後に大きなグレインが形成されるので、ドーパントのゲート絶縁膜2の突抜を抑制する効果は、アモルファスシリコンの方が大きい。
【0049】
また、リン注入の前または後にボロンを例えば、注入エネルギー10keV、ドーズ量5×1012/cm2、入射角30度で注入してもよい。このボロンのイオン注入は、図4に示すようにN-ソース/ドレイン領域9aのエッジ(ゲート絶縁膜2の下の領域の一方主面側)にP-層9bを形成するためのものである。このp-領域は、MOSトランジスタのショートチャネル効果抑制、特にしきい値電圧のロールオフ(roll-off)の変化をなだらかにする効果がある。この様子を図6に示す。図6において、曲線13aは、p-層9bを持たないMOSトランジスタのロールオフを示しており、曲線13bは、p-層9bを持つMOSトランジスタのロールオフを示している。ゲート長の変動に対してしきい値電圧の変動は小さい方が量産時のデバイス特性のばらつきを抑えることができるので、ロールオフはなだらかな方がよい。P-層9bを形成するのは、このためである。
【0050】
次に、膜厚約5nmの酸化膜または窒化酸化膜10aがゲート電極7を覆うように形成される。また、酸化膜または窒化酸化膜10aは、ゲート電極7の周囲にあるN-ソース/ドレイン領域9aの上の一部だけを覆っている。この酸化膜または窒化酸化膜10bの上に膜厚約50nmの絶縁膜10bを堆積する。絶縁膜の材質として、TEOS膜、シリコン酸化膜、シリコン窒化膜またはシリコン窒化酸化膜を用いる。酸化膜または窒化酸化膜10aと絶縁膜10bは、サイドウォールスペーサ11を構成する(図5参照)。サイドウォールスペーサ11は、例えばCVD(Chemical Vapor Deposition)法により酸化膜または窒化酸化膜の形成を行い、続いて絶縁膜10bを形成するための膜を堆積した後、ゲート電極7の上部のみをマスクして異方性エッチングをすることによって形成される。約5nmの膜厚の酸化膜または窒化酸化膜10aを下敷きにするのは、半導体基板1aとサイドウォール5の界面の界面準位密度を下げるためである。これらの部分の界面準位密度が高いと、リーク電流の増大、MOSトランジスタの信頼性の低下などの原因になる。シリコン酸化膜よりシリコン窒化酸化膜の方が界面準位が低いので、界面準位密度を下げるためには窒化酸化膜を下敷きにするのが好ましい。
【0051】
また、絶縁膜10bとしてサイドウォールスペーサ11に酸化膜や窒化酸化膜を用いるのは、タングステン原子の他領域への拡散を抑えるためである。TEOS膜やシリコン酸化膜でも同様な効果が得られるが、タングステン原子の拡散抑制効果は窒化膜や窒化酸化膜の方が大きい。
また、バリア層は、窒化タングステン、窒化タンタルまたは窒化チタンからなり、導体は、金属および超伝導体のうちの少なくとも一方を含み、接着部材は、シリコン、シリコンゲルマニウム、金属酸化物または金属窒化物を含み、ゲート絶縁膜は、接着部材と接する界面に、酸化シリコン、窒化酸化シリコンまたは窒化チタンを有することが所望の接着力を得るためには好ましい。
【0052】
また、上で説明した製造方法で形成されたゲート電極は、表面チャネル型のMOS型トランジスタのみならず、埋め込みチャネル型のMOSトランジスタのゲート電極および、フラッシュEEPROMMPのゲート電極を形成する際にも適用できる。
【0053】
実施の形態2.
次に、この発明の実施の形態2による半導体装置の製造方法について説明する。この発明の実施の形態2による半導体装置の製造方法では、半導体基板の一方主面に絶縁膜を形成し、その絶縁膜上に接着部材を形成する。その後、導体が接着部材と斜辺で接するように絶縁膜上に形成される。接着部材は、導体と絶縁膜との間の接着力よりも高い接着力で、絶縁膜との間および導体との間で接着可能な材質を用いて形成される。このような製造工程で半導体装置が形成されれば、接着部材によって導体が絶縁膜に接着する力が向上するので、製造途中で導体が絶縁膜から剥がれ難くなる。
【0054】
図7および図8は、実施の形態2による半導体装置の製造方法を説明するための図である。図7に示す断面形状は、実施の形態1の説明で用いた図2の断面形状に対応するものである。これらの断面形状は、窒化タングステン6bの有無の違いを除けば同じである。すなわち、図7の断面形状は、図2の断面形状を得るまでに経た工程の中から窒化タングステン6bを形成する工程を省くことによって得られる。その後、図3および図4を用いて説明した実施の形態1の半導体装置の製造方法と同じ工程を経て、図8に示す断面形状を有するMOSトランジスタが得られる。
【0055】
実施の形態1ではバリア層としてタングステン窒化膜(WNx)を設けたが、タングステン6c等の金属の拡散が許容される場合には、図8に示すようにバリア層がなくてもよい。その場合、後の高温熱処理によりポリシリコンサイドウォール5とタングステン6cがタングステンシリサイドを形成する場合があるが、ポリシリコンサイドウォール5の幅は十分大きく、ポリシリコンサイドウォール5が全てタングステンシリサイドに変わることはない。
【0056】
タングステンシリサイドは、ポリシリコンに比べてゲート絶縁膜2との密着性が悪い。従って、タングステンシリサイドを接着部材として用いたときには、ゲート絶縁膜2とタングステン6cとを接着する働きがないので、タングステン6cが剥がれ難くすることはできない。それゆえ、実施の形態1のポリシリコンサイドウォール5に全て代えてタングステンシリサイドを用いることはできない。
【0057】
実施の形態2のようにバリア層がない場合には、一部がシリサイド化したポリシリコンサイドウォール5とゲート絶縁膜2との間の接着力およびタングステン6cとシリサイド化したポリシリコンサイドウォール5との間の接着力が、タングステン6cとゲート絶縁膜2との間の接着力よりも大きくなるので、タングステン6cの半導体基板1aに対する接着力が向し、そのため、その後の製造工程中において、導体が絶縁膜から剥がれ難くなり、不良品が発生する割合が減少する。
【0058】
なお、第1の導体は、金属および超伝導体のうちの少なくとも一方を含み、接着部材は、シリコン、シリコンゲルマニウム、金属酸化物または金属窒化物を含み、ゲート絶縁膜は、接着部材と接する界面に、酸化シリコン、窒化酸化シリコンまたは窒化チタンを有することが所望の接着力を得るためには好ましい。
【0059】
また、上で説明した製造方法で形成されたゲート電極は、表面チャネル型のMOSトランジスタのみならず、埋め込み型のMOSトランジスタのゲート電極、および、フラッシュEEPROMのゲート電極を形成する際にも適用できる。
【0060】
実施の形態3.
次に、実施の形態3による半導体装置の製造方法について説明する。図9および図10は実施の形態1による半導体装置の製造方法を用いて半導体集積回路を形成した場合の製造過程を示している。図9の断面形状を得るためにはまず、半導体基板1aの一方主面にSTI20が形成された後に、ゲート絶縁膜3が形成される。その後、実施の形態1と同様に溝4を有する絶縁膜3が形成され、ポリシリコンサイドウォール5が溝4の内壁に形成され、それらの上にバリア層を形成するための窒化タングステン6bが堆積される。さらに、窒化タングステン6bの上にはタングステンが堆積されるが、ゲート電極が密に形成されている領域21とゲート電極が疎に形成されている領域22とではその堆積の状態が異なる。つまり、溝4の疎な領域22にはタングステン膜6aが厚く堆積した部分23が発生し、溝4の密な領域21では、絶縁膜3上にはタングステン膜6aが薄く堆積した部分24が発生する。そのため、厚く堆積した部分23と薄く堆積した部分24との間には、大きな段差27ができる。
【0061】
図9の状態からCMPにより表面の平坦化を行うと、例えば図10に示す断面構造が現れる。CMPは絶縁膜3をストッパーとしてタングステン膜6aを平坦化するための工程であるが、図9に示す薄く堆積した部分24と厚く堆積した部分23の段差27のためにCMPが行われてもタングステン膜6aは平坦化しない。図10に示すように、ゲート電極が密に形成されている領域21においては、溝4の中のタングステン25に、研磨のされすぎによるディシング(dishing)が発生して凹部が形成されている。また、ストッパーであるべき絶縁膜3とポリシリコンサイドウォール5は研磨されすぎて薄くなっている。研磨能力の高い研磨剤(スラリー)を使うと、絶縁膜3やポリシリコンサイドウォール5が消失する場合もある。一方、ゲート電極が疎に形成されている領域22においては、タングステン膜6aが十分に研磨されないため、絶縁膜3の上にタングステン膜6aの研磨残り28が発生する。このように、大きな段差27が発生するとディシングの問題、ウェーハ面内における研磨後のタングステン膜厚の均一性低下の問題およびストッパーの絶縁膜の膜厚減少あるいは消失の問題がある。図10から分かるように、ポリシリコンサイドウォール5があるためにタングステン25が逆台形状をしており、タングステン25の上部の減少によって、ゲート電極のタングステン25の上底の長さが短くなるなど、この発明特有の問題も含んでいる。
【0062】
そこで、実施の形態3による半導体装置の製造方法では、図11に示すように、ゲート電極を形成するための溝4以外にタングステン膜6aを平坦するための溝29が、ゲート電極が疎に形成される領域22に設けられる。溝29にタングステン膜6aが埋め込まれることによって、絶縁膜3上のタングステン膜6aの厚みは均一化される。また、溝29にもポリシリコンサイドウォール5が形成されている。そして、溝29においても、タングステン膜6aの下には、バリア層として窒化タングステン6bが設けられている。図11の状態からCMPでタングステン膜6aを研磨して平坦化すると、図12に示すように、シリコン酸化膜3bをストッパーとして、ゲート電極を構成すべきタングステン6cが溝4,29に残る。また、段差30が小さいことから、シリコン酸化膜3b上のタングステン膜6aは残らず除去される。シリコン酸化膜3bをエッチングで除去すると、図13に示すように、タングステン6cと窒化タングステン6bとポリシリコンサイドウォール5とからなるゲート電極7および、タングステン6dと窒化タングステン6bとポリシリコンサイドウォール5とからなるダミーゲート電極7aが形成される。ゲート電極7がゲート絶縁膜2の上に形成されているのに対し、ゲート電極7aは、STI20の上に形成されており、素子の構成要素ではない。ただし、ダミーゲート電極7aもポリシリコンサイドウォール5を備えていることから製造途中でのタングステン6dの剥離は起こりにくくなる。なお、図11から図13において、図9または図10と同一符号の部分は、図9または図10の同一符号部分に相当する部分である。
ここでは、ポリシリコンサイドウォール5がゲート電極7およびダミーゲート電極7aの構成要素となっている場合について示したが、ポリシリコンサイドウォール5のないゲート電極またはダミーゲート電極をダマシン工程で形成してもよく、タングステン膜6aの平坦化については上記実施の形態3と同様の効果を奏する。
【0063】
また、図10から分かるように、ポリシリコンサイドウォール5があるためにタングステン25が台形形状をしており、ディシングによるタングステン25の上部の減少によってゲート電極のタングステン25の上底の長さが短くなる問題は、図66および図67に示すようにポリシリコンサイドウォール5の高さ300を低くすることにより低減することができる。さらにこの構造には、ゲート電極の全断面積に占めるタングステン6Cの断面積が増える分だけゲート電極の抵抗が少なくなる利点がある。
【0064】
実施の形態4.
上記実施の形態3による半導体装置の製造方法では、ダミーゲート電極7aを形成することにより、安定してゲート電極の平坦化を行えるようにしたが、余分なダミーゲート電極7aが残ってしまうという問題がある。そこで、実施の形態4では、ダミーゲート電極を残さないでゲート電極の平坦化を行いうる半導体装置の製造方法を提案する。実施の形態4の半導体装置の製造方法では、ゲート電極が疎に形成される領域22に形成される、タングステン膜6aが厚く堆積した部分23をエッチングによって薄くする。そのためには、図14に示すように、ゲート電極が密に形成されている領域21にレジスト31aを形成する。また、ゲート電極が疎に形成される領域22のうちゲート電極が形成されるべき溝4の上に形成されているタングステン膜6aを覆うレジスト31bを形成する。次に、タングステン膜6aが厚く堆積した部分23のタングステン膜6aをエッチバックして、厚みを調整した後、レジスト31a,31bを除去する(図15参照)。図15の状態からCMPでタングステン膜6aを研磨して平坦化すると、ゲート電極が密に形成されている領域21とゲート電極が疎に形成されている領域22とがともに均一に平坦化される(図16参照)。なお、図14から図16において、図11、図12または図13と同一符号の部分は、図11、図12または図13の同一符号部分に相当する部分である。
ここでは、ポリシリコンサイドウォール5がゲート電極7の構成要素となっている場合について示したが、ポリシリコンサイドウォール5のないゲート電極をダマシン工程で形成してもよく、タングステン膜6aの平坦化については上記実施の形態3と同様の効果を奏する。
【0065】
実施の形態5.
次に、この発明の実施の形態5による半導体装置の製造方法について説明する。実施の形態1の半導体装置の製造方法と比べて、実施の形態5の半導体装置の製造方法が異なっている点は、ゲート電極を形成するための溝を有する絶縁膜の構造である。図17および図18は、実施の形態1の製造過程で出現する半導体基板1aの断面構造の例を示す模式図である。半導体基板1aの一方主面にゲート絶縁膜2を形成し、そのゲート絶縁膜2の上に絶縁膜3を堆積し、その後マスクを用いてパターニングして溝4が形成される。図17および図18は、いずれも溝4が形成された直後の状態を示している。図17は、ゲート絶縁膜2までオーバーエッチングされて溝4中のゲート絶縁膜2の膜厚23が薄くなり、ゲート絶縁膜2の膜厚が均一になっていない状態を示している。このようにゲート絶縁膜2に異方性エッチングのダメージが入ると、ゲート絶縁膜2の信頼性が低下する。また、図18は、ゲート絶縁膜2がオーバーエッチングによって除去された状態を示している。図18に示すように、溝4中のゲート絶縁膜2がなくなったときには、例えば、特開平5−243564号公報に開示されているように熱酸化法を用いて再度ゲート絶縁膜を形成することが可能である。しかし、図19に示すようにバーズビーク34や溝4の幅のばらつきに起因してゲート絶縁膜2の膜厚35が、同一半導体基板1a内で一層ばらつく。また、バーズビーク34に集中する応力により酸化膜3の信頼性が低下する。
【0066】
図20および図21は、溝4の形成を説明するための図であり、実施の形態1の半導体装置の製造方法の説明に用いた図1に対応している。図20に示す断面構造を得るためには、まず、一方主面にゲート絶縁膜2が形成された半導体基板1aを準備する。このゲート絶縁膜2上に絶縁膜36を堆積する。この絶縁膜36は、シリコン窒化膜3a,3cとシリコン窒化膜3a,3cに挟まれたシリコン酸化膜3bとからなる。溝4の形成位置にあわせてパターニングされたレジスト37をマスクとして、シリコン窒化膜3aとシリコン酸化膜3bとがエッチングされた状態が図20に示されている状態である。シリコン酸化膜3bとシリコン窒化膜3cとはエッチングの選択比があるので、シリコン窒化膜3cがオーバーエッチングされる量は極めて小さい。つまり、シリコン窒化膜3cは、異方性エッチングによるエッチングのダメージからゲート絶縁膜2を保護する役目を果たしている。
【0067】
次に、熱リン酸を用いてシリコン窒化膜3cがエッチング除去される(図21参照)。ゲート絶縁膜2がシリコン酸化膜またはシリコン窒化酸化膜から構成されていてゲート絶縁膜2とシリコン窒化膜3cとの間のエッチングの選択比が大きいのでゲート絶縁膜2がオーバーエッチングされる量も極めて小さい。また、シリコン窒化膜3cのエッチングがウエットエッチングであるので、ゲート絶縁膜2はエッチングのダメージを受けない。このように、溝4を有する絶縁膜36をシリコン酸化膜とそれを挟む2層のシリコン窒化膜とで構成することによってゲート絶縁膜2の受けるダメージを小さくできる。
【0068】
実施の形態6.
実施の形態1から実施の形態5の半導体装置の製造方法の説明では、MOSトランジスタのゲート電極に適用する場合について説明したが、例えば半導体集積回路の金属配線に適用することもできる。例えばDRAMにおいてメモリセルに接続されるビット線は、層間絶縁膜上に線幅約0.1から0.2μm程度のタングステンで形成される。タングステンと層間絶縁膜との間の化学結合力は弱いので、タングステンが層間絶縁膜から剥がれやすく、特に線幅が細くなるとビット線の断線が問題となる。
【0069】
図22は、DRAMのうちメモリセルが形成されている部分をワードラインと平行な方向に切断したときの断面構造を示す模式図である。情報を記憶するためのキャパシタを構成するための複数のストレージノード44がSTI20で分離された半導体基板1aの一方主面に接続されている。ストレージノード44は、半導体基板1aの一方主面上に配置された層間絶縁膜41の上にある窒化膜42条に形成されている。ストレージノード44は、高誘電体膜45を挟んで対向するセルプレート46とともにキャパシタを構成している。ストレージノード44およびセルプレート46は、層間絶縁膜43に覆われており、層間絶縁膜43上には、絶縁膜47が形成されている。絶縁膜47の上にビット線が形成されるのであるが、絶縁膜47を形成するまでの工程は周知の従来の方法によって形成されるので説明を省略する。
【0070】
絶縁膜48が絶縁膜47の全面に堆積される。その絶縁膜48がマスクパターニングされて溝40が形成される。なお、絶縁膜48は、窒化シリコン膜48aと酸化シリコン膜48bの2つの膜で構成されている。次に、例えば1×1021/cm3の濃度にリンをドープしたポリシリコンを堆積し、異方性エッチングで絶縁膜48の溝49の壁に沿ってポリシリコンサイドウォール50を形成する(図22参照)。ポリシリコンサイドウォール50に高ドープのポリシリコンを用いるのは、ポリシリコンサイドウォール50が空乏化して誘電体として働くのを防ぐためであり、ポリシリコンサイドウォール50に金属の働きをさせるためである。もしもポリシリコンサイドウォール50が誘電体として働くと、シリコンの比誘電率が約11.7であるのに対し、シリコン酸化膜の比誘電率が約3.9であるので、シリコンの方が約3倍も比誘電率が高く、配線間容量が大きくなる。ポリシリコンサイドウォール50の空乏化を防ぐことによって遅延時間の増大を防止できる。なお、ポリシリコンに金属の働きを持たせるためには、ホウ素を高濃度にドープして同様の結果が得られる。
【0071】
次に、溝49の壁に、例えば窒化タングステンを薄く形成する。その窒化タングステンの上にタングステン膜を堆積して溝49をタングステンで満たす。シリコン酸化膜48bをストッパーとしてCMPで平坦化することのよりビット線53が形成される。ビット線53は、ポリシリコンサイドウォール50と窒化タングステン6bとタングステン52とで構成される。窒化タングステン51の働きは、例えば窒化タングステン6bと同様の働きである。次に、層間絶縁膜54を堆積すると、図23に示す断面形状を持つDRAMになる。窒化タングステン6bとタングステン52との結合に比べ、絶縁膜47とポリシリコンサイドウォール50の結合力が強く、ポリシリコンサイドウォール50と窒化タングステン6bとの結合力が強いので、逆台形状のビット線53の斜辺の分だけ接着面積が稼げ、ビット線53は剥離しにくくなる。また、ポリシリコンサイドウォール50は、ビット線53に上辺の幅よりも太くならないので、DRAMの集積度を低下することを防ぐことができる。
【0072】
図23の構造でもビット線53の配線抵抗は十分小さくすることが可能であるが、ビット線53の断面積に占めるタングステン52の面積を大きくすればビット線53の抵抗値を下げることができる(図24参照)。図24の構造を得るためには、図23の製造工程に比べて、異方性エッチングの条件を変え、ポリシリコンサイドウォール50の高さと幅をさらに小さくしている。ポリシリコンサイドウォール50の幅や高さが20〜30nm程度であれば、ポリシリコンサイドウォール50と絶縁膜47との接着性およびポリシリコンサイドウォール50とタングステン52との間の接着力は十分に得られる。
【0073】
なお、実施の形態6の半導体装置の製造方法における接着力の向上以外の利点は、金属配線のパターニングを直接レジストを用いて行わないため、転写工程時のハレーションによる金属配線幅の細りやばらつきがほとんどないことである。従って、ハレーションの心配がないので、ARC(Anti Reflection Coating)膜を使用しなくてもよくなる。
【0074】
また、実施の形態2で説明したように、窒化タングステン6bを堆積せずに、図68に示すように絶縁膜47とポリシリコンサイドウォール50の上にタングステン52を堆積しても、タングステン52とポリシリコンサイドウォール50の接着力、ポリシリコンサイドウォール50と絶縁膜47の接着力は、タングステン52と絶縁膜47の接着力より高いので、従来の構造に比べて金属配線の剥がれが大幅に抑制される。
【0075】
実施の形態7.
実施の形態7による半導体装置は、図25に示すように、一方主面にゲート絶縁膜2を有し、一方主面に半導体装置(MOSトランジスタ)の構成要素が作り込まれる半導体基板1aと、ゲート絶縁膜2上に形成されて構成要素と電気的に接続されるタングステン6c(第1の導体)と、ゲート絶縁膜2上にタングステン6cの側面に接して形成されているポリシリコンサイドウォール5a,5bおよび窒化タングステン6b(接着部材)とを備えて構成される。
【0076】
ポリシリコンサイドウォール5a,5bは、ゲート絶縁膜2上に配置された下層部である。窒化タングステン6bは、ゲート絶縁膜2上および窒化タングステン6bの上部であってタングステン6cに接する部分に配置され、タングステン6cの構成材料がポリシリコンサイドウォール5a,5bの内部に侵入するのを防止するバリア層である。ゲート絶縁膜2とポリシリコンサイドウォール5a,5bとの間の接着力およびポリシリコンサイドウォール5a,5bと窒化タングステン6bとの間の接着力は、タングステン6cと窒化タングステン6bとの間の接着力よりも大きいという点が特徴である。このような構成のため、タングステン6cと窒化タングステン6bとの接触面積がタングステン6cの側面の分だけ増大し、タングステン6cの接着力が向上してタングステン6cが剥がれ難くなる。
【0077】
または、実施の形態7による半導体装置は、図26に示すように、一方主面にゲート絶縁膜2を有し、一方主面に半導体装置(MOSトランジスタ)の構成要素が作り込まれる半導体基板1aと、ゲート絶縁膜2上に形成されて構成要素と電気的に接続される、断面台形状のタングステン6c(第1の導体)と、ゲート絶縁膜2上にタングステン6cの側面に接して形成され、タングステン6cとゲート絶縁膜2との間の接着力よりも高い接着力をもって、ゲート絶縁膜2およびタングステン6cに接着しているポリシリコンサイドウォール5aまたはポリシリコンサイドウォール5b(接着部材)とを備えて構成される。このような構成のため、ポリシリコンサイドウォール5a,5bとタングステン6cの接着力の分だけタングステン6cが剥がれ難くなる。この接着部材は、下底が上底より短い断面台形状の導体の斜辺に接するように形成されて、接着部材と導体をあわせてもその幅が、導体上部の幅よりも広がらないようにすれば、接着部材を設けることによって集積度が低下するのを防ぐことができる。
【0078】
さらに、実施の形態7の半導体装置(MOSトランジスタ)で特徴的な点は、ポリシリコンサイドウォール5a,5bにそれぞれMOSトランジスタのチャネル領域64,65とは異なる導電型になっている点である。ポリシリコンサイドウォール5a,5bには、ドーパントが高濃度にドープされており、そのドープ量は、ポリシリコンサイドウォール5a,5bに金属と同様の電気的働きを持たせるのに十分な程度である。そのため、ポリシリコンサイドウォール5a、5bは空乏化しない。
【0079】
ここで、MOSトランジスタの構成要素のうち半導体基板1aに作り込まれているものについて図25,26を用いて説明する。半導体基板1a上に形成されているゲート絶縁膜2、ポリシリコンサイドウォール5a,5b、窒化タングステン6b、タングステン6cおよびサイドウォール11については、実施の形態1から実施の形態6で説明しているので省略する。NチャネルMOSトランジスタ60およびPチャネルMOSトランジスタ61を隣接して形成するため、半導体基板1aの一方主面から内部にかけてPウェル62とNウェル63とが隣接して形成されており、半導体基板1aの一方主面にはPウェル62とNウェル63とを囲むようにSTI20が形成されている。Pウェル62の表面にはP型のチャネル領域64が形成されており、Nウェル63の表面にはN型のチャネル領域65が形成されている。チャネル領域64を挟んで、Pウェル62の表面には2つのN-ソース/ドレイン領域68が形成されている。また、チャネル領域65を挟んで、Nウェル63の表面には2つのP-ソース/ドレイン領域70が形成されている。Pウェル62の表面におけるN-ソース/ドレイン領域68の外側には、N+ソース/ドレイン領域66が形成されている。Nウェル63の表面におけるP-ソース/ドレイン領域70の外側には、P+ソース/ドレイン領域67が形成されている。チャネル領域64とN-ソース/ドレイン領域68と間にはP-ポケット注入層69が配置されている。チャネル領域65とP-ソース/ドレイン領域70と間にはN-ポケット注入層71が配置されている。そして、ソース/ドレイン領域66,67の表面には、シリサイド73が形成されている。
【0080】
次に、図25に示すCMOSトランジスタの製造方法について説明する。まず半導体基板1a上に素子分離のためのSTI20を形成した後、NMOSトランジスタの形成領域とPMOSトランジスタの形成領域を交互にレジストでマスクしながらイオン注入を行い、Pウェル62とNウェル63とをそれぞれ形成する。次に、絶縁膜75を堆積後、パターニングされたマスクを用いて絶縁膜75の一部をエッチング除去して溝78を形成する。エッチング後の絶縁膜75をマスクとして用いるとともにMOSトランジスタの形成領域とPMOSトランジスタの形成領域を交互にレジストでマスクしながら、チャネル領域64,65をイオン注入で形成する。図27はPMOSトランジスタの形成領域をレジスト76で被覆し、NMOSトランジスタの形成領域の溝78の底に、例えばホウ素77を入射角30度で、注入エネルギー30keV、ドーズ量1×1013/cm2で注入する様子を示している。
【0081】
次に、絶縁膜75をエッチング除去後、半導体基板1aの一方主面を犠牲酸化して犠牲酸化膜を除去する。その後、半導体基板1aの一方主面に、ゲート絶縁膜2を形成する。次にシリコン酸化膜3bとシリコン窒化膜の2層からなる絶縁膜を堆積後、チャネル領域64,65の上に開口部を持つようにパターニングされたマスクを用いて、その絶縁膜の一部をエッチング除去して溝4を形成する。この絶縁膜の上にノンドープポリシリコンを堆積し、異方性エッチングして溝4の側面にポリシリコンサイドウォール5cを形成する。さらに、窒化タングステン6bを薄く堆積した後、その窒化タングステン6bの上にタングステン膜を堆積する。そして、CMPでシリコン酸化膜3bをストッパーとして平坦化すると図28に示すように、溝4の中にポリシリコンサイドウォール5cと窒化タングステン6bとタングステン6cが埋め込まれた構造になる。
【0082】
次に、シリコン酸化膜3bをエッチング除去し、さらにゲート絶縁膜2の一部も、ポリシリコンサイドウォール5cとタングステン6cをマスクとしてエッチング除去する。半導体基板1aの一方主面のうち、NMOSトランジスタが形成される領域とPMOSトランジスタが形成される領域とを、それぞれ交互にレジストで被覆してイオン注入を行う。図29はPMOSトランジスタが形成される領域をレジスト79で被覆してN-ソース/ドレイン領域68を形成するための砒素イオン80を注入している様子を示している。図29の工程の前に、NMOSトランジスタが形成される領域に対しては、レジスト79を利用してP-ポケット注入層69が形成される。同様に、NMOSトランジスタが形成される領域をレジスト79で被覆して、P-ソース/ドレイン領域70とN-ポケット注入層71が形成される。ポケット注入層69,71が設けられているのは、しきい値電圧の急峻なロールオフを緩和するのが目的である。
【0083】
ソース/ドレイン領域68,70およびポケット注入層69,71の形成時に、ポリシリコンサイドウォール5cにもドーパントが注入される。ソース/ドレイン領域68,70を形成するためのドーズ量は、1015/cm2のオーダーであって、ポケット注入層69,71を形成する際のドーズ量に比べて2桁程度多い。そのため、ポリシリコンサイドウォール5a,5bはそれぞれN型ドープトポリシリコン、P型ドープトポリシリコンに変わる。上述のようなドーズ量で形成されたN型およびP型ドープトポリシリコンは電気的には金属と同じように振る舞い、ポリシリコンサイドウォール5a,5bは空乏化しない。
【0084】
次に、半導体基板1aの一方主面全面に絶縁膜を堆積した後、異方性エッチングによってサイドウォールスペーサ11を形成する。タングステン6cがサイドウォールスペーサ11を形成している絶縁膜で覆われている理由は、タングステンが他の領域へ拡散後、その周囲の物質と反応して異物を形成するのを防止するためである。PMOSトランジスタ形成領域をレジスト81で被覆した状態で、サイドウォールスペーサ11ごしに砒素イオン82を注入することにより、N+ソース/ドレイン領域66が形成される(図30参照)。NMOSトランジスタ形成領域をレジストで被覆して、サイドウォールスペーサ11ごしにホウ素イオンあるいはフッ化ホウ素SiO2を注入することにより、P+ソース/ドレイン領域67が形成される。
【0085】
半導体基板1aの一方主面上にN+ソース/ドレイン領域66およびP+ソース/ドレイン領域67が露出している状態で、コバルトCoを半導体基板1aの全面に堆積した後に高温熱処理をして、N+ソース/ドレイン領域66およびP+ソース/ドレイン領域67上にコバルトシリサイド73を形成する。コバルトを堆積したとき、シリコンに接しているコバルトは反応する一方、絶縁膜と接しているコバルトは反応を起こさないので、N+ソース/ドレイン領域66およびP+ソース/ドレイン領域67の表面部分にのみ選択的にコバルトシリサイド73を形成することができる。例えば、サイドウォールスペーサ11はタングステン6cがコバルトと反応するのを防いでいる。未反応のコバルトをエッチングで除去すると図25に示す構造となる。ソース/ドレイン領域68,69に比べてコバルトシリサイド73は低抵抗であるため、ソース/ドレイン領域の抵抗が大幅に低減される。ここでは、シリサイドを形成するための金属としてコバルトを用いたが、ニッケルNi、チタンTi、タンタルTa、クロムCr、モリブデンMo、プラチナPt、タングステンWまたはジルコニウムZr等の金属を用いてもよい。また、シリサイドを形成する代わりに超伝導体を用いての同様の効果を奏する。
【0086】
なお、上記の工程から窒化タングステン6bを形成する工程を省くことによって、図26に示すCMOS構造を形成することができる。
【0087】
また、図10から分かるように、ポリシリコンサイドウォール5があるためにタングステン25が台形形状をしており、ディシングによるタングステン25の上部の減少によってゲート電極のタングステン25の上底の長さが短くなる問題は、図66および図67に示すようにポリシリコンサイドウォール5の高さを低くすることにより低減することができる。さらにこの構造には、ゲート電極の全断面積に占めるタングステン6cの断面積が増える分だけゲート電極の抵抗が少なくなる利点がある。
【0088】
実施の形態8.
実施の形態8による半導体装置(MOSトランジスタ)が実施の形態7による半導体装置と異なる点は、図31または図32に示すポリシリコンサイドウォール5e,5fにドープされているドーパントの導電型がチャネル領域64,65のドーパントの導電型と同じであることである。つまり、NチャネルMOSトランジスタ60のポリシリコンサイドウォール5eおよびチャネル領域64はともにP型であり、PチャネルMOSトランジスタ61のポリシリコンサイドウォール5fおよびチャネル領域65はともにN型である。しかも、ポリシリコンサイドウォール5e,5fにはドーパントが高濃度にドープされており、そのドープ量は、ポリシリコンサイドウォール5e,5fに金属と同様の電気的働きを持たせるのに十分な程度である。ポリシリコンサイドウォール5e,5fにドーパントがこのようにドープされることによって、しきい値電圧のロールオフが緩やかになる。
【0089】
以下、しきい値電圧のロールオフが緩やかになる理由を図33から図44を用いて説明する。図33はMOSキャパシタの断面構造を示す概念図である。図33(a)には、N+ドープトポリシリコン91とN型シリコン基板93との間にゲート絶縁膜95が形成された構造が示されている。図33(b)には、P+ドープトポリシリコン92とN型シリコン基板93との間にゲート絶縁膜95が形成された構造が示されている。図33(c)には、N+ドープトポリシリコン91とP型シリコン基板94との間にゲート絶縁膜95が形成された構造が示されている。図33(d)には、P+ドープトポリシリコン92とP型シリコン基板94との間にゲート絶縁膜95が形成された構造が示されている。ゲート電極とシリコン基板にそれぞれ、NとPの2種類の導電型があることから、上述の4種類の組み合わせがあることになる。N+ドープトポリシリコン91とP+ドープトポリシリコン92はドーパントが1020/cm3以上の濃度でドープされているので、電気伝導に関しては金属と同じ働きをする。この理由を図34を参照して説明する。
【0090】
図34(a)〜図34(d)はN型半導体とP型半導体の理想的なバンド構造を示すエネルギー帯図である。図中、ECは伝導帯下端のエネルギー準位、Eiは真性フェルミ準位、EFはフェルミ準位、EVは価電子帯上端のエネルギー準位、Egはバンドギャップエネルギーで、シリコンの場合、約1.1eVである。また、ψBは、フェルミ準位と真性フェルミ準位の差を示すポテンシャルである。バンドギャップの中央に真性フェルミ準位は位置する。フェルミ準位は電子が1/2の確率で存在するエネルギーを意味する。従って、フェルミ準位が伝導帯より下にある場合、伝導帯とフェルミ準位の間の領域では、上に行くほど電子が希薄になる。
【0091】
半導体基板にN型のドーパントを導入すると、図34(a)に示すように、フェルミ準位は真性フェルミ準位より高くなる。ドーパントの濃度を濃くしていくにつれて、フェルミ準位は伝導帯に近づく。これは、電子に対してN型半導体の抵抗が下がっていることを意味する。濃度が1020から1021/cm3以上になると、図34(b)に示すように、フェルミ準位は伝導帯の下端と一致する。この状態を縮退という。縮退した半導体のバンド構造は、金属と同じになる。すなわち、電子は自由電子として動くことを意味する。
【0092】
一方、半導体基板にP型のドーパントを導入すると、図34(c)に示すように、フェルミ準位は真性フェルミ準位より低くなる。ドーパントの濃度を濃くしていくにつれて、フェルミ準位は価電子帯に近づく。これは、正孔に対してP型半導体の抵抗が下がっていることを意味する。濃度が1020から1021/cm3以上になると、図34(d)に示すように、フェルミ準位は価電子帯の上端と一致する。この状態も縮退という。縮退した半導体のバンド構造は、金属と同じになる。すなわち、正孔は自由正孔として動くことを意味している。
【0093】
次に、理想的なMIS(Metal Insulator Semiconductor)構造のバンド構造について説明する。図35(a)および図35(b)はそれぞれ、金属に電位が印加されていない場合の、N型半導体、P型半導体上に形成されたMIS構造のバンド構造を示す。N型半導体中では、真性フェルミ準位の上にフェルミ準位が存在すること、P型半導体中では、真性フェルミ準位の下にフェルミ準位が存在することが両者の違いである。図中、φmは金属の仕事関数(metal work function)、χSiは半導体の電子親和力(semiconductor electron affinity)、χiは絶縁体の電子親和力(insulator electron affinity)、Egはバンドギャップエネルギー(bandgap energy)、φBは金属と絶縁体のポテンシャル差、ψBはフェルミ準位EFと真性フェルミ準位Eiのポテンシャル差である。
【0094】
金属と半導体の仕事関数差φmsは数1で表される。
【0095】
【数1】
【0096】
P型半導体に対しては数2のようになる。ただし、印加電圧が0の場合、仕事関数差φms=0である。
【0097】
【数2】
【0098】
図36〜図37は、半導体の表面が反転してる場合の、図33(a)〜図33(d)に対応する各MOS構造のバンド構造を示すエネルギーバンド図である。図36はN型半導体上にゲート酸化膜を介してN+ポリシリコンゲート電極形成した構造のバンド図である。N型半導体の表面を反転させるには、負の電圧Va(Va<0)を印加する。この図のN+ポリシリコンゲート電極は縮退しており、電子に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は伝導帯の底と一致するので、その仕事関数φmは電子親和力χSiと同じである。χSi=4.15Vであるので、φmは=4.15Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、N+ポリシリコンとシリコン酸化膜のポテンシャル差φBは3.25Vである。N+ポリシリコンとN型シリコン酸化膜の仕事関数差φmsNNは、数1を用いて計算すると、数3のようになる。
【0099】
【数3】
【0100】
ただし、数3のψBは真性フェルミ準位とフェルミ準位のポテンシャル差で数4で与えられる。
【0101】
【数4】
【0102】
図37はN型半導体上のゲート酸化膜を介してP+ポリシリコンゲート電極を形成した構造のバンド図である。N型半導体の表面を反転させるには、負の電圧Va(Va<0)を印加する。この図のP+ポリシリコンゲート電極は縮退しており、正孔に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は価電子帯の上端と一致するので、その仕事関数φmは電子親和力χSiとバンドギャップポテンシャルとの和に等しい。χSi=4.15Vであり、シリコンのバンドギャップエネルギーは1.1eVであるので、φmは=5.25Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、P+ポリシリコンとシリコン酸化膜のポテンシャル差φBは4.35Vである。P+ポリシリコンとN型シリコン層の仕事関数差φmsPNは、数1を用いて計算すると、数5のようになる。ただし、ψBは数4で与えられる。
【0103】
【数5】
【0104】
図38はP型半導体上にゲート酸化膜を介してN+ポリシリコンゲート電極形成した構造のバンド図である。P型半導体の表面を反転させるには、正の電圧Va(Va>0)を印加する。この図のN+ポリシリコンゲート電極は縮退しており、電子に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は伝導帯の底と一致するので、その仕事関数φmは電子親和力χSiと同じである。χSi=4.15Vであるので、φmは=4.15Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、N+ポリシリコンとシリコン酸化膜のポテンシャル差φBは3.25Vである。N+ポリシリコンとP型シリコン層の仕事関数差φmsNPは、数2を用いて計算すると、数6のようになる。
【0105】
【数6】
【0106】
ただし、数6のψBは真性フェルミ準位とフェルミ準位のポテンシャル差で数7で与えられる。
【0107】
【数7】
【0108】
図39はP型半導体上のゲート酸化膜を介してP+ポリシリコンゲート電極を形成した構造のバンド図である。P型半導体の表面を反転させるには、正の電圧Va(Va>0)を印加する。この図のP+ポリシリコンゲート電極は縮退しており、正孔に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は価電子帯の上端と一致するので、その仕事関数φmは電子親和力χSiとバンドギャップポテンシャルとの和に等しい。χSi=4.15Vであり、シリコンのバンドギャップエネルギーは1.1eVであるので、φmは=5.25Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、P+ポリシリコンとシリコン酸化膜のポテンシャル差φBは4.35Vである。P+ポリシリコンとP型シリコン酸化膜の仕事関数差φmsPPは、数2を用いて計算すると、数8のようになる。ただし、ψBは数7で与えられる。
【0109】
【数8】
【0110】
図40は、各MOS構造における仕事関数差の実測値を半導体基板中のドーパント濃度NBの関数としてプロットしたものであり、上式を定性的に反映した結果が得られている。
【0111】
次に、図33(a)〜図33(d)で示された各MIS構造でのしきい値電圧を計算する。N型MOSFETのしきい値電圧VTHは数9で与えられる。
【0112】
【数9】
【0113】
ここで、VFBはフラットバンド電圧、Qfはゲート絶縁膜中の固定電荷、Coxはゲート絶縁膜による容量、εSiはシリコンの誘電率である。エンハンスメント型NMOSFETでP型ポリシリコンゲート電極とN型ポリシリコンゲート電極を用いた場合のしきい値電圧VTHPP,VTHNPはは、それぞれ、数10および数11で表される。
【0114】
【数10】
【0115】
【数11】
【0116】
数10と数11とを比べると、0<VTHNPは<VTHPPであることが分かる。一方、エンハンスメント型PMOSFETのしきい値電圧VTHは数12で表される。
【0117】
【数12】
【0118】
NMOSFETでP型ポリシリコンゲート電極とN型ポリシリコンゲート電極を用いた場合のしきい値電圧VTHNPは,VTHNNは、それぞれ、数13および数14で表される。
【0119】
【数13】
【0120】
【数14】
【0121】
数12と数13とを比べると、VTHNN<VTHNPは<0であることが分かる。
【0122】
図41および図42は、図32および図26のNMOSFETにおけるゲート付近の構造を拡大した模式図である。チャネルを3つの領域に分けることができる。すなわち、図41は側壁のポリシリコンがP型の場合、図42は側壁のポリシリコンがN型の場合を示している。図41は図32,図42は図26のゲート電極に相当する。P型チャネル領域100のしきい値電圧をVTHとする。上述の議論から、P型チャネル領域101のしきい値電圧VTHPP、P型チャネル領域102のしきい値電圧VTHNPはである。いま、0<VTHNN<VTHPPであるので、図41と図42ではNMOSFETのしきい値電圧は図41のほうが大きくなる。これは、P型シリコン基板とP型ポリシリコンとの仕事関数差がP型シリコン基板とN型ポリシリコンとの仕事関数差よりも大きいからである。従って、図41の方が図42に比べて、チャネル領域の空乏層電荷をソース/ドレインがチャージシェアする割合が小さくなり、その結果、ゲート電極が制御できる空乏層電荷は大きくなるので、しきい値電圧のロールオフは緩やかになる。
【0123】
図43および図44は、図26および図32のPMOSFETにおけるゲート付近の構造を拡大した模式図である。チャネルを3つの領域に分けることができる。すなわち、図43は側壁のポリシリコンがP型の場合、図44は側壁のポリシリコンがN型の場合を示している。図43は図26,図44は図32のゲート電極に相当する。N型チャネル領域103のしきい値電圧をVTHとする。上述の議論から、N型チャネル領域104のしきい値電圧VTHNPは、N型チャネル領域105のしきい値電圧VTHNNである。いま、VTHNN<VTHNPは<0であるので、図43と図44ではPMOSFETのしきい値の絶対値は図44のほうが大きくなる。これは、N型シリコン基板とN型ポリシリコンとの仕事関数差がN型シリコン基板とP型ポリシリコンとの仕事関数差よりも大きいからである。従って、図44の方が図43に比べて、チャネル領域の空乏層電荷をソース/ドレインがチャージシェアする割合が小さくなり、その結果、ゲート電極がゲート電極が制御できる空乏層電荷は大きくなるので、しきい値電圧のロールオフは緩やかになる。
【0124】
以上の理由により、側壁のポリシリコンにはMOSFETのチャネル領域と同じ導電型のドーパントが高濃度にドープされているため、しきい値電圧のロールオフが緩やかになる。
【0125】
側壁のポリシリコンのドーパントの導電型と、チャネル領域のドーパントの導電型との組み合わせは4通りある。これらの組み合わせとその効果を表1にまとめる。
【0126】
【表1】
【0127】
側壁のポリシリコンにMOSFETのチャネル領域と異なる導電型のドーパントが高濃度にドープされると図23よりNMOSFETの場合、仕事関数差は小さくなり、PMOSFETの場合、仕事関数差は大きくなるので、両方のMOSFETのしきい値電圧の絶対値が下がる。線形領域では数15に、また飽和領域では数16に示すように、結果的にドレイン電流IDが大きくなる。
【0128】
【数15】
【0129】
【数16】
【0130】
表1の4つの構造は全て実現可能であり、表1の(1)の場合、CMOSのどちらの側壁もN+にするには、ポリシリコンを堆積する段階で、N+にドープされたポリシリコンを堆積すればよい。(4)の構造の場合には、P+にドープされたポリシリコンを堆積すればよいことになる。(2)と(3)の構造は上述の通り、ノンドープのポリシリコンで側壁を形成した後、トランジスタの導電型に応じて側壁のポリシリコンにイオン注入でドーパントを打ち分ければ実現できる。
【0131】
また、空乏化したポリシリコンの側壁がゲート幅の方向に形成されると、ゲート電極が接する分離端での電界が緩和されるので、逆狭チャネル効果によるしきい値電圧のロールオフが緩和される効果もある。
【0132】
実施の形態9.
実施の形態9による半導体装置(MOSトランジスタ)が実施の形態7による半導体装置(MOSトランジスタ)と異なる第1の点は、例えば図45に示すポリシリコンサイドウォール5gがノンドープトポリシリコンである点である。ポリシリコンサイドウォール5gがノンドープトポリシリコンであることからポリシリコンサイドウォール5gの抵抗値がタングステン6cに比べて大きくなり、ゲート電極として働くのは断面逆台形状のタングステン6cのみであるとみなすことができる。従って、マスク上でのゲート長4aに比べて仕上がりゲート長4bはポリシリコンサイドウォール5gの分だけ短くなる。それゆえ、従来のストレージコンタクト(以下SCと記す。)−トランスファゲート(以下TGと記す。)間の距離17b(図20参照)に比べてSC−TG間距離17aがポリシリコンサイドウォール5gの膜厚分だけ長くなる。TG端周辺の電界の平均値はSC−TG間の電位差をSC−TG間距離で割った値である。そのため、SCとTG間に印加される電位差が同じであれば、SC−TG間距離が大きい方がTG端周辺の電界の平均値は小さくなる。
【0133】
もし、メモリセルトランジスタのTG端周辺の電界が強いとトラップ−アシスティッド−トンネル現象(Trap Assisted Tunnel)によりリーク電流が大きくなる。リーク電流が大きくなると、ストレージキャパシタに蓄えられていた電荷が早くリークしてしまい、ポーズリフレッシュ時間が短くなる。ポーズリフレッシュ時間が短いとメモリの消費電力が大きくなる。それゆえ、TG端周辺の電界緩和がポーズリフレッシュ時間を延ばして半導体装置の低消費電力化が実現できる。ここで、ポーズリフレッシュについて簡単に説明する。DRAMでは、メモリセルトランジスタを介してストレージキャパシタから電子を引き抜くことにより、情報をストレージキャパシタに書き込む。情報書き込みのためのバイアス条件は、例えばSCが0V、TGが3.6V、ビット線コンタクト(以下、BCと記す。)が2V、基板が−1Vである。電子を引き抜くので、ストレージキャパシタには正の電位が発生する。ストレージキャパシタと電気的に接続しているSCが例えば2Vになると、メモリセルの書き込み動作が終了する。次に例えばSCに2V、TGに0V、BCに1V、そして基板に−1Vの電圧が印加され、この状態がポーズと呼ばれる。ポーズでは、SCとTGの間に2Vの電位差が発生しており、この電位差により半導体基板内のTG端周辺に電界が発生する。この電界に起因するリーク電流で記憶情報が破壊されないことを保証する時間がポーズリフレッシュ時間である。ところで、電界緩和のためにサイドウォールスペーサ11の幅を広げてSC−TG間距離を稼ぐことができる。このようにして、SC−TG間距離を稼ごうとするとメモリセルの面積が大きくなったり、また、メモリセルの面積を保ったまま、SC−TG間距離を大きくすると、SCやビット線コンタクトのコンタクト径が小さくなり、コンタクト抵抗が高くなりすぎるという問題が生じる。半導体装置が集積回路である場合には、集積度を上げるためにメモリセルの面積はなるべく小さいことが好ましい。図45と図63とを比較して分かるように、実施の形態9によるMOSトランジスタは、ゲート電極全体の大きさを変えずにSC−TG間距離17aを長くすることができ、メモリセルの面積を小さくするのに適している。
【0134】
図45に示すMOSトランジスタは、基本的には実施の形態1の半導体装置の製造方法に従って得ることができる。ただし、N-ソース/ドレイン領域13,14を形成するためのイオン注入を0度〜7度の入射角で行う。また、N+ソース/ドレイン領域は形成されない。入射角を0度〜7度にするのは、ポリシリコンサイドウォール5gにリンが導入されるのを抑えるためである。ポリシリコンサイドウォール5gの不純物濃度が高くなって、ポリシリコンサイドウォール5gが電気的に金属のような振る舞いを始めると、ポリシリコンサイドウォール5gの部分もゲート電極として働き、SC−TG間距離を伸ばすことができなくなる。また、N+ソース/ドレイン領域を形成しないのは、ゲート端領域16a付近の空乏層が横方向に伸びやすい状態をつくり、ゲート端領域16a内の電界強度を緩和するためである。
【0135】
また、図46に示すようにBC側のポリシリコンサイドウォール5hは、導電型がN型になるよう高濃度にドープされている。一方、SC側のポリシリコンサイドウォール5gはノンドープトポリシリコンである。図46の構成では、表1に示すように、書き込み時のドレイン電流が増加する。さらに、ポーズ時にはSC周辺のゲート端の電界が緩和されてリーク電流が減少することから、長いリフレッシュ時間を設定できる。
【0136】
次に、ソース/ドレイン領域の構成が異なるものについて説明する。図47の断面構造を持つ半導体基板1aの全面に、ゲート電極7およびサイドウォールスペーサ11をマスクとして、例えば砒素が、注入エネルギー30keV、ドーズ量5×1015/cm2という条件でイオン注入される。その後、熱処理を加えるとイオン注入されたドーパントは電気的に活性化され、N-ソース/ドレイン領域よりも深いところまで、図47に示すようなN+ソース/ドレイン領域12aが形成され、すなわち、LDD(Lightly Doped Drain)構造が形成される。LDD構造において、ポリシリコンサイドウォール5が例えば不純物を含まない真性半導体の場合、通常のゲート電極構造を有するLDD構造よりもゲート絶縁膜2の端部付近での電界強度が緩和される。また、しきい値電圧のロールオフ緩和効果も大きくなる。
【0137】
図47に示すゲート電極構造では、垂直方向に対してはゲート金属電極を構成しているタングステン6aが窒化タングステン6bを介してゲート絶縁膜2に接続しているため、ポリシリコンゲート電極で問題となっていた電極の空乏化によるしきい値電圧の変動やドレイン電流の劣化がない。
【0138】
また、図5の状態から、例えば、砒素を注入エネルギー50keV、ドーズ量1×1014/cm2でイオン注入し、第2のN-ソース/ドレイン層を形成する。その後、例えば砒素を注入エネルギー20keV、ドーズ量5×1015/cm2でイオン注入し、N+ソース/ドレイン領域12aを形成する。次に、半導体基板1aの全面に、例えば、コバルトを堆積した後、RTA(Rapid Thermal Anneal)により1000℃で30秒間熱処理を加えると、コバルトは半導体基板1aとのみ反応してシリサイド12cを形成する。コバルトは絶縁膜10bとは反応を起こさないので、RTA処理後もコバルトのままである。そのため、シリサイド12cは半導体基板1aと密着しているが、コバルトは絶縁膜10bとは密着していない。そのため、ウエットエッチング処理すると、絶縁膜10b上のコバルトはエッチング除去され、N+ソース/ドレイン領域12a上のみにシリサイド12cが形成される。半導体基板1a上にシリサイド12cを形成するのは、N+ソース/ドレイン領域12aのシート抵抗を下げるためである。このシート抵抗が下がると、外部から印加される電圧の状況が同じであっても、トランジスタのドレイン電流が増加して回路性能が向上する。
【0139】
このように第2のN-ソース/ドレイン領域を形成するのは、ソース/ドレイン接合を深くすることにより、シリサイド12cがソース/ドレイン接合に達するのを防ぐためである。シリサイド12cが接合に達するとリーク電流が増大し、回路の消費電力の増大や回路が設計通りに動かない等の問題点を生じさせる。図48に示したDDD(Doubly Doped Drain)構造という。DDD構造において、ポリシリコンサイドウォール5が例えば不純物を含まない真性半導体の場合、通常のゲート電極構造を有するDDD構造よりもゲート絶縁膜2の端部付近での電界強度が緩和される。また、しきい値電圧のロールオフ緩和効果も大きくなる。
【0140】
また、図5の状態から、例えば砒素を注入エネルギー10keV、ドーズ量5×1015/cm2でイオン注入し、N+ソース/ドレイン領域12aを形成する。次に、例えばN+ソース/ドレイン領域12a上に選択的にN型のドーパントが高濃度にドープされたSiGeを結晶成長させ、エレベーテッド(elevated)・ソース/ドレイン領域12dを形成すると図49のようになる。砒素の注入エネルギーが低いので、図49のN+ソース/ドレイン領域9aは、図48のLDD構造を持つトランジスタに比べて浅く形成される。これは、ソース/ドレイン領域9a間のパンチスルーを抑制するためである。しかしながら接合が浅くなると、N+ソース/ドレイン領域12aのシート抵抗が上昇する。エレベーテッド・ソース/ドレイン領域12dを形成するのは、ソース/ドレイン領域12aにおけるシート抵抗を下げるためである。図49の構造においても、ポリシリコンサイドウォール5が例えば不純物を含まない真性半導体の場合には図48のLDD構造と同様に、ゲート絶縁膜2の端部付近での電界強度が緩和され、しきい値電圧のロールオフ緩和効果も大きくなる。
【0141】
図47から図49に示すゲート電極構造で、ゲート金属電極であるタングステン6bの仕上がりゲート長4bはマスク上のゲート長4aよりポリシリコンサイドウォール5の膜厚分だけ縮小でき、転写能力以上の微細なトランジスタを形成できるのは、上記実施の形態と同様である。
【0142】
以上、N型トランジスタを例に説明したが、P型トランジスタに適用しても同様の効果が得られることはいうまでもない。その際には、N型トランジスタのソース/ドレイン領域においてN型のドーパントが用いられているところでは、N型のドーパントに代えてP型のドーパントを用い、P型のドーパントが用いられているところでは、P型のドーパントに代えてN型のドーパントを用いる。
【0143】
なお、上記実施の形態9の説明では、窒化タングステン6bが形成されているものについて説明したが、図50〜図54に示すように、窒化タングステン6bが省かれてあってもよく、上記実施の形態と同様の効果を奏する。
【0144】
実施の形態10.
次に、この発明の実施の形態10による半導体装置について説明する。実施の形態10による半導体装置は、実施の形態7の半導体装置とは接着部材として用いられるポリシリコンサイドウォールの組成が異なる。実施の形態10のポリシリコンサイドウォールは、ドーパントとしてのホウ素の他にホウ素の拡散を防止するために窒素が注入されている。図55は、この発明の実施の形態10による半導体装置(CMOSトランジスタ)の断面の一構成例を示す模式図である。図55において、タングステン6cの側面に形成されたポリシリコンサイドウォール5kには、高濃度のホウ素と窒素がドープされている。図56のポリシリコンサイドウォール5mはホウ素のみがドープされていて窒素がドープされていないポリシリコンであるため、ポリシリコンサイドウォール5mからゲート絶縁膜2へのホウ素の拡散が抑制されない。そのため、矢印120で示すように、ポリシリコンサイドウォール5mからゲート絶縁膜2を突き抜けて半導体基板1aにホウ素が侵入する。ホウ素がチャネル領域121に達すると、MOSFETのしきい値変動の原因になる。一方、イオン注入などで窒素が導入されているポリシリコンサイドウォール5kではこのようなホウ素の突き抜け現象が抑制されている。
【0145】
イオン注入で窒素をポリシリコンサイドウォール5kに導入する工程について説明する。図57は図28の断面形状を有する半導体基板1aを得るのとほぼ同じ工程を経て得られる半導体基板1aの断面構造を示している。図57の構造が図28の構造と異なる点は、ポリシリコンサイドウォール5cがノンドープトポリシリコンであるのに対し、ポリシリコンサイドウォール5jが高濃度にホウ素がドープされているポリシリコンである点である。その他図28と同一符号のものは同一符号部分に相当する部分である。図57のシリコン酸化膜3bをエッチング除去後、PMOSトランジスタとNMOSトランジスタのソース/ドレイン領域68,70のポケット注入層69,71をイオン注入で形成する。その後、半導体基板1aの全面に対する斜めイオン注入によって高濃度に窒素123がポリシリコンサイドウォール5kへ注入される(図58参照)。このとき、窒素123は半導体基板1aの表面にも導入される。その後、図30および図26を用いて説明した工程を経て図55の断面形状が得られる。
【0146】
また、LDD構造やDDD構造を有するP型トランジスタの場合、図59に示すPMOSFETのように、P-およびP+ソース/ドレイン領域70,67のホウ素がゲート絶縁膜2へ拡散する量が大きくなるほど、ゲート絶縁膜2の信頼性が低下する現象が観測されている。サイドウォールスペーサ11の幅を狭くなるとP+ソース/ドレイン領域からゲート絶縁膜2へのホウ素の拡散量が多くなるので、サイドウォールスペーサの幅は大きい方が好ましい。それゆえ、ポリシリコンサイドウォール5kの膜厚分だけ実効的なサイドウォールスペーサの幅が広い図59のPMOSトランジスタはゲート絶縁膜2の信頼性の面からも有利である。さらに、窒素イオンが半導体基板1aの表面に導入されると、半導体中のホウ素イオンの拡散が抑制され、半導体基板1aからゲート酸化膜へのホウ素の流れが防止されるので、ゲート絶縁膜の信頼性は、従来のものに比べてよくなる。また、窒素イオンは、ホウ素の拡散を抑制する効果の他に、ゲート酸化膜と半導体基板界面に存在するダングリングボンドを終端し界面準位密度を下げるため、ホットキャリアによるMOSFETの劣化を抑制する効果もある。なお、図60に示すように、窒化タングステン6bを省いてもよく、上記実施の形態と同様の効果を奏する。
【0147】
なお、上記実施の形態1から実施の形態10において、ゲート電極の側面にあるポリシリコンサイドウォール5の代わりに、ポリシリコンゲルマニウム(poly-Si1-XGeX)からなるサイドウォールを用いてもよい。ポリシリコンゲルマニウムはシート抵抗が低くまた、ドーパントの活性化率が高いという利点があり、そのため、ゲート電極の空乏化が起こりにくくなる。特に活性化率が高くなるのは、シリコンとゲルマニウムのモル比が8対2の割合のシリコンゲルマニウム(Si0.8Ge0.2)である。また、ポリシリコンサイドウォール5の代わりに、窒化チタン(TiNx)や窒化タングステン(WNx)等の金属窒化物または酸化アルミニウム(Ai2O3)や酸化タンタル(Ta2O3)等の金属酸化膜を用いても、これらの材料からなるサイドウォールは空乏化しないので、同様の効果を奏する。これら材料からなる薄膜は、例えばCVD法で形成できる。
【0148】
また、上記実施の形態1から実施の形態10における導体の材料である金属に、例えば、タングステン(W)、銅(Cu)、アルミニウム(Al)、コバルト(Co)、チタン(Ti)等が用いられる。
また、導体の材料として金属の代わりに超伝導体を用いてもよい。
【0149】
図1はこの発明の実施の形態1であるの構成を示すブロック図である。
【符号の説明】
【0150】
1a 半導体基板、2 ゲート絶縁膜、3 絶縁膜、4 溝、5,5a〜5m ポリシリコンサイドウォール、6a タングステン膜、6b 窒化タングステン。
【技術分野】
【0001】
この発明はMOS(Metal Oxide Semiconductor)キャパシタ、MOSトランジスタおよび半導体集積回路などの半導体装置に関し、特に絶縁膜上に導体が形成されている半導体装置に関するものである。
【背景技術】
【0002】
従来の半導体装置の例として、MOSキャパシタ、MOSトランジスタおよび半導体集積回路を挙げて説明する。MOSキャパシタおよびMOSトランジスタではゲート絶縁膜上の電極が、絶縁膜上に形成される導体に相当する。また、半導体集積回路では層間絶縁膜上の配線が、絶縁膜上に形成される導体に相当する。
【0003】
図61は、従来のMOSキャパシタの断面構造の一例を示す模式図である。図61に示すMOSキャパシタにおいては、半導体基板201a上の一方主面に在るN型不純物拡散層201b上に、ゲート絶縁膜202が設けられている。そのゲート絶縁膜202上に、ホウ素がドープされたポリシリコン203とタングステンシリサイド204が順に積層されてゲート電極を構成している。そのタングステンシリサイド204の上には、絶縁膜205が形成される。図61に記入された矢印206は、ポリシリコン203中のホウ素がゲート絶縁膜202を突き抜けてN型不純物拡散層201bへ達することを表している。このようなポリシリコン203中のホウ素がゲート絶縁膜202を突き抜ける現象は、半導体基板201a中のドーパントを電気的に活性化するために行われる熱処理によってホウ素がゲート絶縁膜202中を熱拡散することによって起こる。このため、MOS構造のしきい値電圧が変動する問題がある。また、ポリシリコン203中のホウ素は、矢印207で示すように、ポリシリコン203からタングステンシリサイド(WSix)204へ、上述の熱処理中に吸い出される。なお、WSixのxは組成比を表しており、通常、2から3の間の値をとる。
【0004】
ゲート絶縁膜202を突き抜けたりタングステンシリサイド204に吸い出されたりすることによるホウ素の移動によって、ポリシリコン203中のホウ素の濃度が下がると、半導体基板201aを基準とする負の電圧をタングステンシリサイド204に印加したときにポリシリコン203が空乏化する。ポリシリコン203が空乏化すると、チャネルが反転する領域、すなわち負の電圧印加領域で、図62に示すようにゲート容量が減少する。
【0005】
MOSキャパシタと同様のことがMOSトランジスタにおいても発生する。図63は、従来のDRAMのメモリセルを構成するMOSトランジスタの断面構造を示している。まず、図63のMOSトランジスタの構造について説明する。図63のMOSトランジスタは、半導体基板1aの一方主面上にシリコン酸化膜で形成されたシャロートレンチアイソレーション(Shallow Trench Isolation)20によって、半導体基板1a上の他の素子(図示省略)から分離されている。以下、シャロートレンチアイソレーションをSTIと記す。STI20で囲まれた半導体基板1aの一方主面内に、ストレージキャパシタ(図示省略)に接続されるN型ソース/ドレイン領域13が形成されている。STI20で囲まれた半導体基板1aの一方主面内に、N型ソース/ドレイン領域13と接しないようにN型ソース/ドレイン領域14が形成されている。このN型ソース/ドレイン領域14は、ビット線(図示省略)に接続される。半導体基板1a内においてN型ソース/ドレイン領域13とN型ソース/ドレイン領域14に挟まれた領域がチャネル領域であるが、そのチャネル領域の半導体基板1aの一方主面上に、ゲート絶縁膜2は形成されている。ゲート絶縁膜2の上にドープトポリシリコン18が層状に形成されており、そのドープトポリシリコン18の上にタングステンシリサイド19が層状に形成されている。これらドープトポリシリコン18とタングステンシリサイド19とがゲート電極を構成する。また、半導体基板1aの一方主面上には、ゲート絶縁膜2とゲート電極とを覆うように窒化酸化膜10aが形成され、その窒化酸化膜10aの上には約50nmの膜厚を持った絶縁膜10bが形成されている。
MOSキャパシタと同様の理由により、ドープトポリシリコン18が空乏化してゲート容量が減少すると、MOSトランジスタにおいてはドレイン電流が減少し、回路性能が劣化する。例えば、特開平5−243564号公報にはしきい値電圧調整のためタングステンサイドウォールとリンドープトポリシリコンとの組み合わせからなるMOSトランジスタが開示されているが、このような構成であってもゲート電極の空乏化の問題が存在する。
【0006】
上記のゲート空乏化の問題を解決するための一つの方法として、金属ゲート電極を用いることが提案されている。図64は、金属ゲート電極を用いてMOSキャパシタの構造の一例を示している。図64のMOSキャパシタにおいては、図61のポリシリコン203とタングステンシリサイド204に代えて、タングステン209が用いられている。このタングステン209は、膜厚の薄い窒化タングステン208(WNx)を挟んで、ゲート絶縁膜202の上に形成されている。窒化タングステン208がタングステン209の下に敷かれているのは、タングステン原子がゲート絶縁膜202中へ拡散して固定電荷を形成するのを防ぐためである。固定電荷が形成されると、トランジスタのしきい値電圧が設計段階で想定している以上に大きく変動するという不具合を発生する。また、タングステン原子が他の領域へ拡散するのを防止する目的で、タングステン209の上に絶縁膜205が設けられている。図64に示すMOSキャパシタの構造では、ゲート電極での空乏化は起こらない。そのため、ゲート空乏化に起因したドレイン電流の減少も生じない。
【発明の概要】
【発明が解決しようとする課題】
【0007】
従来の半導体装置は上記のように構成されており、金属ゲート電極とゲート絶縁膜の間に窒化タングステンなどの金属窒化物を挟んでも、タングステンなどの金属ゲート電極とゲート絶縁膜との密着性が悪く、金属ゲート電極は剥がれやすいという問題がある。この問題は、特にゲート長210やゲート幅が小さくなるにつれてゲート絶縁膜202とタングステン209が接する面積が小さくなるので、半導体装置の微細化が進むと益々重要な問題となる。
【0008】
この剥がれの問題は、ゲート電極にタングステンを用いた場合のみならず、例えば、金属をDRAMのビット線として用いた場合にも同様の問題が生じる。例えば、図65は、DRAMのメモリセルが形成されている領域をワード線と平行な一断面で切断したときの断面構造を示しているが、タングステンなどの金属で形成されたビット線219において剥がれの問題が生じる。
【0009】
ここで、DRAMのうち図65に示されている構造について説明する。半導体基板1aの一方主面には、STI20が形成されており、このSTI20はN型不純物拡散層220を構成要素とするMOSトランジスタを分離している。このような構造を持った半導体基板1aの上には、その全面に層間絶縁膜212が形成され、その層間絶縁膜212の上には窒化膜213が形成されている。これら窒化膜213と層間絶縁膜212とを貫通してN型不純物拡散層220に達するスルーホール内部と窒化膜213の上とにストレージノード215が形成されている。ストレージノード215に対応するセルプレート217とストレージノード215との間には、誘電体216が挟まれている。ストレージノード215とセルプレート217を覆う層間絶縁膜214が窒化膜213上に形成されている。この層間絶縁膜214の上に絶縁膜218が形成され、その絶縁膜218上にビット線219が配置されている。
【0010】
ビット線219は、絶縁膜218上にタングステン膜を堆積した後、パターニングしたレジストをマスクとして、余分なタングステン膜をエッチング除去することによって形成される。DRAMの世代交代が進むにつれてメモリセルの集積度の向上が予想されるが、現在、ビット線219の線幅は0.1μmから0.2μm程度が最小値である。図65のような構造においても、絶縁膜218とタングステン製の配線219との密着力が弱いため、ウェーハ上のビット線の一部の領域で、配線219が絶縁膜218から剥がれて、断線したり、また剥がれたタングステンがずれて、隣のビット線とショートする問題が生じる。
【0011】
この発明は上記の問題点を解消するためになされたものであり、導体とその導体が形成されている絶縁膜との間の接着力を向上させることを目的とする。さらに、MOSトランジスタの場合には、金属と同等かそれよりも高い導電性を持った材料でゲート電極を構成することによってゲート電極で空乏化を起こさせないようにすることを目的とする。
【課題を解決するための手段】
【0012】
この発明に係る請求項1記載の半導体装置の製造方法は、表面を有する半導体基板を用意する工程と、前記半導体基板の表面上に第1絶縁膜を形成する工程と、前記第1絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、前記開口部に金属酸化物を形成する工程と、前記金属酸化物が形成された前記開口部において、前記金属酸化物を覆うように金属を埋め込む工程とを有する。
【0013】
請求項2記載の半導体装置の製造方法において、前記金属を埋め込む工程は、前記金属酸化物上にバリア膜を形成する工程と、前記金属酸化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む。
【0014】
この発明に係る請求項3記載の半導体装置の製造方法は、表面を有する半導体基板を用意する工程と、前記半導体基板の表面上に第1絶縁膜を形成する工程と、前記絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、前記開口部に金属窒化物を形成する工程と、前記金属窒化物が形成された前記開口部において、前記金属窒化物を覆うように金属を埋め込む工程とを有する。
【0015】
請求項4記載の半導体装置の製造方法において、前記金属を埋め込む工程は、前記金属窒化物上にバリア膜を形成する工程と、前記金属窒化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む。
【0016】
この発明に係る請求項5記載の半導体装置の製造方法は、半導体基板の一方主面に第1絶縁膜を形成する工程と、前記第1絶縁膜上に接着部材を形成する工程と、前記第1絶縁膜上および前記接着部材の側面上にバリア層を形成する工程と、前記バリア層上に金属を形成する工程とを備え、前記バリア層は、前記金属を構成している物質の拡散を防止することを特徴とする。
【0017】
請求項6記載の半導体装置の製造方法において、前記接着部材を形成する工程は、前記絶縁膜との間の接着力および前記バリア層との間の接着力が前記金属と前記バリア層との間の接着力よりも大きい材質を用いて前記接着部材を形成する工程を含むことを特徴とする。
【発明の効果】
【0018】
第1の態様の半導体装置の製造方法によれば、バリア層が導体の側面と接している分だけ接触面積が増大するので、導体が半導体基板から剥がれ難くなるという効果がある。
【0019】
第2の態様の半導体装置の製造方法によれば、接着部材の側面上のバリア層が剥がれにくいので、導体と絶縁膜の間における接着力の向上を実効あるものとすることができるという効果がある。
【0020】
第3の態様の半導体装置の製造方法によれば、接着部材と導体の接着力の分だけ導体と半導体基板の接着力が向上し、導体が半導体基板から剥がれ難くなるという効果がある。
【0021】
第4の態様の半導体装置の製造方法によれば、穴を接着部材が形成されるべき場所に形成すれば、接着部材を所望の位置に所望の平面形状で簡単に設けることができるという効果がある。
【0022】
第5の態様の半導体装置の製造方法によれば、穴を形成するときに第1の絶縁膜に与えるエッチング等のダメージを小さくすることができるという効果がある。
【0023】
第6の態様の半導体装置の製造方法によれば、穴の中に接着部材と導体とを一緒に埋め込むという簡単な作業で接着部材を導体の側面に簡単に形成することができるという効果がある。
【0024】
第7の態様の半導体装置の製造方法によれば、平坦化後に、導体の段差に起因した不具合、例えば第2の絶縁膜上の導体の残りや穴の中に存する導体の削り過ぎなどの不具合を減少させることができるという効果がある。
【0025】
第8の態様の半導体装置の製造方法によれば、穴が均一に配置されることによって前記第2の絶縁膜上に存する前記導体の段差が小さくなり、平坦化後に、導体の段差に起因した不具合、例えば第2の絶縁膜上の導体の残りや穴の中に存する導体の削り過ぎなどの不具合を減少させることができるという効果がある。
【0026】
第9の態様の半導体装置によれば、接着部材と導体の接着力の分だけ導体と半導体基板の接着力が向上し、導体が半導体基板から剥がれ難くなるという効果がある。
【0027】
第10の態様の半導体装置によれば、第1の導体と絶縁膜と接着部材の3者の間の接着力の関係を容易に実現できるという効果がある。
【0028】
第11の態様の半導体装置によれば、バリア層が導体の側面と接している分だけ接触面積が増大するので、導体が半導体基板から剥がれ難くなるという効果がある。
【0029】
第12の態様の半導体装置によれば、接着部材の側面上のバリア層が剥がれにくいので、導体と絶縁膜の間における接着力の向上を実効あるものとすることができるという効果がある。
【0030】
第13の態様の半導体装置によれば、バリア層の機能並びに絶縁膜と下層部との間の接着力、下層部とバリア層との間の接着力および第1の導体とバリア層との間の接着力の関係を容易に実現することができるという効果がある。
【0031】
第14の態様の半導体装置によれば、第1の導体と接着部材からなるゲート電極の幅が第1の導体の上底、例えば第1の導体がフォトリソグラフィによって形成される場合にはマスクの幅よりも広くならないので、集積度を向上するのに適した構造を得ることができるという効果がある。
【0032】
第15の態様の半導体装置によれば、MOSトランジスタのゲート電極の剥がれを防止して、ゲート電極とゲート絶縁膜との間に隙間ができてMOSトランジスタが設計通りの機能を発揮しなくなるのを防止することができる。
【0033】
第16の態様の半導体装置によれば、ゲート絶縁膜に高い誘電率を持たせつつ、第1の導体が半導体基板に接着する力を向上させることができるという効果がある。
【0034】
第17の態様の半導体装置によれば、シリコンあるいはシリコンゲルマニウムが空乏化してゲート端での電界強度を緩和できるという効果がある。
【0035】
第18の態様の半導体装置によれば、ゲート電極が空乏化しないMOSトランジスタを容易に形成することができるという効果がある。
【0036】
第19の態様の半導体装置によれば、しきい値電圧のロールオフが緩やかなMOSトランジスタを形成しやすくなるという効果がある。
【0037】
第20の態様の半導体装置によれば、集積回路の中に多数存在する配線が剥離しにくくなり、丈夫で扱いやすい半導体装置を得ることができるという効果がある。
【0038】
第21の態様の半導体装置によれば、第2の導体の剥離を防止することができ、例えば第2の導体の剥離による断線や短絡を防止できるという効果がある。なお、請求項番号と態様番号との間に相関はない。
【図面の簡単な説明】
【0039】
【図1】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図2】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図3】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図4】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図5】実施の形態1の半導体装置の製造方法における一製造工程を示す模式図である。
【図6】しきい値電圧のロールオフについて説明するためのグラフである。
【図7】実施の形態2の半導体装置の製造方法における一製造工程を示す模式図である。
【図8】実施の形態2の半導体装置の製造方法における一製造工程を示す模式図である。
【図9】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図10】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図11】実施の形態3の半導体装置の製造方法における一製造工程を示す模式図である。
【図12】実施の形態3の半導体装置の製造方法における一製造工程を示す模式図である。
【図13】実施の形態3の半導体装置の製造方法における一製造工程を示す模式図である。
【図14】実施の形態4の半導体装置の製造方法における一製造工程を示す模式図である。
【図15】実施の形態4の半導体装置の製造方法における一製造工程を示す模式図である。
【図16】実施の形態4の半導体装置の製造方法における一製造工程を示す模式図である。
【図17】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図18】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図19】従来の半導体装置の製造方法における一製造工程を示す模式図である。
【図20】実施の形態5の半導体装置の製造方法における一製造工程を示す模式図である。
【図21】実施の形態5の半導体装置の製造方法における一製造工程を示す模式図である。
【図22】実施の形態6の半導体装置の製造方法における一製造工程を示す模式図である。
【図23】実施の形態6の半導体装置の製造方法における一製造工程を示す模式図である。
【図24】実施の形態6の半導体装置の製造方法における一製造工程を示す模式図である。
【図25】実施の形態7の半導体装置の一構成例を示す模式図である。
【図26】実施の形態7の半導体装置の他の構成例を示す模式図である。
【図27】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図28】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図29】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図30】実施の形態7の半導体装置の製造方法における一製造工程を示す模式図である。
【図31】実施の形態7の半導体装置の一構成例を示す模式図である。
【図32】実施の形態7の半導体装置の他の構成例を示す模式図である。
【図33】従来のMOS構造を説明するための概念図である。
【図34】半導体のバンド構造を説明するためのバンド図である。
【図35】MOS構造のバンド構造を説明するための図である。
【図36】N型半導体基板上に形成されたN+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図37】N型半導体基板上に形成されたP+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図38】P型半導体基板上に形成されたN+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図39】P型半導体基板上に形成されたP+ポリシリコンゲート電極を有するMOS構造のバンド図である。
【図40】ゲート電極と半導体の仕事関数差と半導体中のドーパント濃度の関係を示す図である。
【図41】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図42】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図43】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図44】実施の形態8の半導体装置のゲート電極部分を示す模式図である。
【図45】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図46】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図47】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図48】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図49】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図50】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図51】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図52】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図53】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図54】実施の形態9の半導体装置の製造方法における一製造工程を示す模式図である。
【図55】実施の形態10の半導体装置の一構成例を示す模式図である。
【図56】実施の形態1の半導体装置の一部を拡大した部分拡大図である。
【図57】実施の形態10の半導体装置の製造方法における一製造工程を示す模式図である。
【図58】実施の形態10の半導体装置の製造方法における一製造工程を示す模式図である。
【図59】実施の形態10の半導体装置の一部を拡大した部分拡大図である。
【図60】実施の形態10の半導体装置の一構成例を示す模式図である。
【図61】従来の半導体装置の一構成例を示す模式図である。
【図62】従来の半導体装置のゲート容量のゲート電圧依存性を示す図である。
【図63】従来の半導体装置の他の構成例を示す模式図である。
【図64】従来の半導体装置の他の構成例を示す模式図である。
【図65】従来の半導体装置の他の構成例を示す模式図である。
【図66】実施の形態3による半導体装置の製造方法における他の製造工程を示す模式図である。
【図67】実施の形態3による半導体装置の製造方法における他の製造工程を示す模式図である。
【図68】実施の形態6による半導体装置の製造方法における他の製造工程を示す模式図である。
【発明を実施するための形態】
【0040】
実施の形態1.
この発明の実施の形態1による半導体装置の製造方法では、半導体基板の一方主面に絶縁膜を形成し、さらにその絶縁膜上に接着部材を形成する。その後、絶縁膜上および接着部材の側面上にバリア層が形成される。バリア層の上に導体が形成される。接着部材は、絶縁膜との間の接着力およびバリア層との間の接着力が導体とバリア層との間の接着力よりも大きい材質からなっており、絶縁膜上に形成される。また、バリア層を構成する材質は、導体を構成している物質の拡散を防止する機能を有している。このバリア層は、接着部材と導体との間に形成され、これら両層に接している。このバリア層によって、導体の構成材料が接着部材の内部に侵入するのを防止することができ、接着部材を介して絶縁膜に導体の構成部材が侵入するのを防止することができる。絶縁膜と下層部との間の接着力および下層部とバリア層との間の接着力は、導体とバリア層との間の接着力よりも大きいので、導体側面部分がバリア層に接着している分だけ接着部材を持たない構造の半導体装置に比べて接着力が向上する。そのため、その後の製造工程中において、導体が絶縁膜から剥がれ難くなり、不良品が発生する割合が減少する。
【0041】
図1から図5は、それぞれ、実施の形態1による半導体装置の製造方法を説明するための図であり、各製造工程における、半導体基板の断面構造を示す模式図である。半導体装置の各構成要素が半導体基板に形成されるが、これらの構成要素のうちで発明の説明にとって重要でないものは、図1から図5において省略されている。例えば、半導体装置がMOSトランジスタを含む半導体集積回路である場合、まず、半導体基板に形成されるMOSトランジスタを他の素子から分離するためのSTI形成後、ウェルやチャネルなどを形成するためのイオン注入が行われるなどして半導体装置が形成されるが、省略されているのはこれらSTIや他の素子等である。
【0042】
図1に示す断面構造を得るためにまず、半導体基板1aの一方主面に約3nmの膜厚を持つゲート絶縁膜2が例えばシリコン酸化膜で形成される。次に膜厚約100nmの絶縁膜3がゲート絶縁膜2上に形成された後、その絶縁膜3上にレジストが塗布され、転写工程を経てそのレジストがパターニングされる。このレジストをマスクとして、絶縁膜3の一部が異方性エッチングにより除去されて溝4が形成される。ゲート電極を形成するための穴である溝4はゲート電極が形成されるべきところに形成される。異方性エッチングの際にゲート絶縁膜2と絶縁膜3との間でエッチングの選択比がないと、ゲート絶縁膜2までもがエッチングにより除去されてしまうので、選択比を十分に大きくとることが望ましい。例えば、絶縁膜3にはCVD法で形成されたシリコン窒化膜(Si3N4)とシリコン酸化膜(SiO2)の2層構造の膜が用いられ、ゲート酸化膜2にはNO雰囲気で基板を窒化酸化することにより形成された窒化酸化膜(SiON)が用いられる。このレジストを除去すると、ゲート電極を形成するための溝4が作り込まれた図1の構造が現れる。この溝4の長さ4aはマスク上のゲート長であって、例えば150nm程度である。
【0043】
次に、溝4の中にも入るように、不純物がドープされていないポリシリコンを絶縁膜3の全面に約30nm堆積する。異方性エッチングでポリシリコンを除去すると、溝4の内壁に、ポリシリコンサイドウォール5が接着部材として形成される。ここでノンドープのポリシリコンを堆積するのは、トランジスタがN型かP型かによって後工程のイオン注入でこのポリシリコンをN型あるいはP型の半導体にするためである。このポリシリコンは、ノンドープのアモルファスシリコンやポリシリコンゲルマニウムで代用しても同様の効果が得られる。ポリシリコン形成後に行われる熱処理工程で、ポリシリコンやアモルファスシリコンのグレインは結晶成長するので、熱処理工程を経たポリシリコンのグレインサイズは大きくなる。ポリシリコンよりアモルファスシリコンの方が大きなグレインが得られる。
【0044】
次に、バリア層として、例えば、膜厚2nmの窒化タングステン6bを、露出しているゲート絶縁膜2、ポリシリコンサイドウォール5および絶縁膜3の上に堆積する。その窒化タングステン6bの上にタングステン膜6aを約100nmの厚みに堆積すると、図2に示すように溝4がタングステン膜6aで埋め込まれる。窒化タングステン6bを敷くのは、金属であるタングステンがゲート絶縁膜2、ポリシリコンサイドウォール5およびその他の領域へ拡散して反応することによって異物を形成することを防止するためである。
【0045】
次に、CMP(Chemical Mechanical Polishing)でタングステン膜6aを平坦化すると、溝4を埋め込んだ状態でゲート電極7が形成される。このとき、タングステン膜6aの平坦化のために窒化シリコン膜3aも削られる。このようにしてできたゲート電極は、ポリシリコンサイドウォール5と窒化タングステン6bと断面逆台形状のタングステン6cとで構成されている。以上説明したような、溝4を形成した後、その溝4に金属を埋め込む工程を経てゲート電極7や配線を形成する一連の工程はダマシン(damascene)工程と呼ばれる。半導体装置の製造のためにさらに製造工程が続くが、絶縁膜3の全ておよびゲート絶縁膜2のうちゲート電極の下の領域以外の部分をエッチングで除去すると図3に示すゲート電極7が半導体基板1a上に露出する。タングステン6cと酸化シリコン製のゲート絶縁膜2とは密着性が悪い。しかし、タングステン6cと窒化タングステン6bとの接着力よりも、ゲート絶縁膜2とポリシリコンサイドウォール5との接着力、ポリシリコンサイドウォール5と窒化タングステン6bとの接着力が高いので、図6に示すポリシリコンサイドウォール5が無い構造に比べて、窒化タングステン6bとタングステン6cとの接着面積が増加する分だけ窒化タングステン6bとタングステン6cとの接着力は高くなり、その後の製造工程中において、タングステン6cが絶縁膜3から剥がれ難くなる。窒化タングステン6bは、ポリシリコンサイドウォール5のタングステンシリサイド化を防止する点からも重要である。
【0046】
次に、例えば、入射角(incident angle)30度、注入エネルギー20keV、ドーズ量1×1012/cm2でリンイオン8がイオン注入される。方位角(rotation angle)は例えば、0度から360度の連続回転でもよいし、0度、90度、180度、270度の4回ステップでもよいし、あるいは0度、45度、90度、135度、180度、225度、270度、315度の8回ステップでもよい。このとき、半導体基板1aに注入されたリンは図4に示すように、N-ソース/ドレイン領域9aの形成に用いられる。同時に、ポリシリコンサイドウォール5にもリンが注入される。
【0047】
さらにリン注入の前あるいは後に窒素イオンを例えば、入射角30度で注入エネルギー20keV、ドーズ量5×1015/cm2の条件で注入してもよい。このとき、窒素イオンは、ポリシリコンサイドウォール5とゲート絶縁膜2と半導体基板1aに注入される。ポリシリコンサイドウォール5中のドーパントが拡散してゲート絶縁膜2を突き抜け半導体基板1aに達することに起因してMOSトランジスタでしきい値電圧の変動が生じるが、注入された窒素イオンは、このしきい値電圧の変動を防止する働きをする。さらに、窒素イオンは、シリコンのダングリングボンドを塞ぎ、半導体基板1aとゲート絶縁膜2の界面の界面準位密度を低下させる働きをするため、ホットキャリア耐性が向上する。
【0048】
ポリシリコンサイドウォール5の中のドーパントが拡散して、ゲート絶縁膜2を突き抜け、そして半導体基板1aに達する量は、ポリシリコンサイドウォール5の中のドーパントの拡散係数が大きいほど大きくなる。ドーパントは、主にポリシリコンサイドウォール5中の粒界(グレインバウンダリー)を通して拡散する。その理由は、グレインが結晶シリコンであるのでドーパントの拡散係数が結晶シリコンの拡散係数と同じである一方、粒界中のドーパントの拡散係数が結晶シリコンよりも約2桁ほど大きいことにある。ポリシリコンサイドウォール5の中のドーパントの拡散係数を下げるには、ポリシリコンサイドウォール5のグレインサイズを大きくし、粒界領域を小さくすればよい。ポリシリコンサイドウォール5よりアモルファスシリコンの方が熱処理後に大きなグレインが形成されるので、ドーパントのゲート絶縁膜2の突抜を抑制する効果は、アモルファスシリコンの方が大きい。
【0049】
また、リン注入の前または後にボロンを例えば、注入エネルギー10keV、ドーズ量5×1012/cm2、入射角30度で注入してもよい。このボロンのイオン注入は、図4に示すようにN-ソース/ドレイン領域9aのエッジ(ゲート絶縁膜2の下の領域の一方主面側)にP-層9bを形成するためのものである。このp-領域は、MOSトランジスタのショートチャネル効果抑制、特にしきい値電圧のロールオフ(roll-off)の変化をなだらかにする効果がある。この様子を図6に示す。図6において、曲線13aは、p-層9bを持たないMOSトランジスタのロールオフを示しており、曲線13bは、p-層9bを持つMOSトランジスタのロールオフを示している。ゲート長の変動に対してしきい値電圧の変動は小さい方が量産時のデバイス特性のばらつきを抑えることができるので、ロールオフはなだらかな方がよい。P-層9bを形成するのは、このためである。
【0050】
次に、膜厚約5nmの酸化膜または窒化酸化膜10aがゲート電極7を覆うように形成される。また、酸化膜または窒化酸化膜10aは、ゲート電極7の周囲にあるN-ソース/ドレイン領域9aの上の一部だけを覆っている。この酸化膜または窒化酸化膜10bの上に膜厚約50nmの絶縁膜10bを堆積する。絶縁膜の材質として、TEOS膜、シリコン酸化膜、シリコン窒化膜またはシリコン窒化酸化膜を用いる。酸化膜または窒化酸化膜10aと絶縁膜10bは、サイドウォールスペーサ11を構成する(図5参照)。サイドウォールスペーサ11は、例えばCVD(Chemical Vapor Deposition)法により酸化膜または窒化酸化膜の形成を行い、続いて絶縁膜10bを形成するための膜を堆積した後、ゲート電極7の上部のみをマスクして異方性エッチングをすることによって形成される。約5nmの膜厚の酸化膜または窒化酸化膜10aを下敷きにするのは、半導体基板1aとサイドウォール5の界面の界面準位密度を下げるためである。これらの部分の界面準位密度が高いと、リーク電流の増大、MOSトランジスタの信頼性の低下などの原因になる。シリコン酸化膜よりシリコン窒化酸化膜の方が界面準位が低いので、界面準位密度を下げるためには窒化酸化膜を下敷きにするのが好ましい。
【0051】
また、絶縁膜10bとしてサイドウォールスペーサ11に酸化膜や窒化酸化膜を用いるのは、タングステン原子の他領域への拡散を抑えるためである。TEOS膜やシリコン酸化膜でも同様な効果が得られるが、タングステン原子の拡散抑制効果は窒化膜や窒化酸化膜の方が大きい。
また、バリア層は、窒化タングステン、窒化タンタルまたは窒化チタンからなり、導体は、金属および超伝導体のうちの少なくとも一方を含み、接着部材は、シリコン、シリコンゲルマニウム、金属酸化物または金属窒化物を含み、ゲート絶縁膜は、接着部材と接する界面に、酸化シリコン、窒化酸化シリコンまたは窒化チタンを有することが所望の接着力を得るためには好ましい。
【0052】
また、上で説明した製造方法で形成されたゲート電極は、表面チャネル型のMOS型トランジスタのみならず、埋め込みチャネル型のMOSトランジスタのゲート電極および、フラッシュEEPROMMPのゲート電極を形成する際にも適用できる。
【0053】
実施の形態2.
次に、この発明の実施の形態2による半導体装置の製造方法について説明する。この発明の実施の形態2による半導体装置の製造方法では、半導体基板の一方主面に絶縁膜を形成し、その絶縁膜上に接着部材を形成する。その後、導体が接着部材と斜辺で接するように絶縁膜上に形成される。接着部材は、導体と絶縁膜との間の接着力よりも高い接着力で、絶縁膜との間および導体との間で接着可能な材質を用いて形成される。このような製造工程で半導体装置が形成されれば、接着部材によって導体が絶縁膜に接着する力が向上するので、製造途中で導体が絶縁膜から剥がれ難くなる。
【0054】
図7および図8は、実施の形態2による半導体装置の製造方法を説明するための図である。図7に示す断面形状は、実施の形態1の説明で用いた図2の断面形状に対応するものである。これらの断面形状は、窒化タングステン6bの有無の違いを除けば同じである。すなわち、図7の断面形状は、図2の断面形状を得るまでに経た工程の中から窒化タングステン6bを形成する工程を省くことによって得られる。その後、図3および図4を用いて説明した実施の形態1の半導体装置の製造方法と同じ工程を経て、図8に示す断面形状を有するMOSトランジスタが得られる。
【0055】
実施の形態1ではバリア層としてタングステン窒化膜(WNx)を設けたが、タングステン6c等の金属の拡散が許容される場合には、図8に示すようにバリア層がなくてもよい。その場合、後の高温熱処理によりポリシリコンサイドウォール5とタングステン6cがタングステンシリサイドを形成する場合があるが、ポリシリコンサイドウォール5の幅は十分大きく、ポリシリコンサイドウォール5が全てタングステンシリサイドに変わることはない。
【0056】
タングステンシリサイドは、ポリシリコンに比べてゲート絶縁膜2との密着性が悪い。従って、タングステンシリサイドを接着部材として用いたときには、ゲート絶縁膜2とタングステン6cとを接着する働きがないので、タングステン6cが剥がれ難くすることはできない。それゆえ、実施の形態1のポリシリコンサイドウォール5に全て代えてタングステンシリサイドを用いることはできない。
【0057】
実施の形態2のようにバリア層がない場合には、一部がシリサイド化したポリシリコンサイドウォール5とゲート絶縁膜2との間の接着力およびタングステン6cとシリサイド化したポリシリコンサイドウォール5との間の接着力が、タングステン6cとゲート絶縁膜2との間の接着力よりも大きくなるので、タングステン6cの半導体基板1aに対する接着力が向し、そのため、その後の製造工程中において、導体が絶縁膜から剥がれ難くなり、不良品が発生する割合が減少する。
【0058】
なお、第1の導体は、金属および超伝導体のうちの少なくとも一方を含み、接着部材は、シリコン、シリコンゲルマニウム、金属酸化物または金属窒化物を含み、ゲート絶縁膜は、接着部材と接する界面に、酸化シリコン、窒化酸化シリコンまたは窒化チタンを有することが所望の接着力を得るためには好ましい。
【0059】
また、上で説明した製造方法で形成されたゲート電極は、表面チャネル型のMOSトランジスタのみならず、埋め込み型のMOSトランジスタのゲート電極、および、フラッシュEEPROMのゲート電極を形成する際にも適用できる。
【0060】
実施の形態3.
次に、実施の形態3による半導体装置の製造方法について説明する。図9および図10は実施の形態1による半導体装置の製造方法を用いて半導体集積回路を形成した場合の製造過程を示している。図9の断面形状を得るためにはまず、半導体基板1aの一方主面にSTI20が形成された後に、ゲート絶縁膜3が形成される。その後、実施の形態1と同様に溝4を有する絶縁膜3が形成され、ポリシリコンサイドウォール5が溝4の内壁に形成され、それらの上にバリア層を形成するための窒化タングステン6bが堆積される。さらに、窒化タングステン6bの上にはタングステンが堆積されるが、ゲート電極が密に形成されている領域21とゲート電極が疎に形成されている領域22とではその堆積の状態が異なる。つまり、溝4の疎な領域22にはタングステン膜6aが厚く堆積した部分23が発生し、溝4の密な領域21では、絶縁膜3上にはタングステン膜6aが薄く堆積した部分24が発生する。そのため、厚く堆積した部分23と薄く堆積した部分24との間には、大きな段差27ができる。
【0061】
図9の状態からCMPにより表面の平坦化を行うと、例えば図10に示す断面構造が現れる。CMPは絶縁膜3をストッパーとしてタングステン膜6aを平坦化するための工程であるが、図9に示す薄く堆積した部分24と厚く堆積した部分23の段差27のためにCMPが行われてもタングステン膜6aは平坦化しない。図10に示すように、ゲート電極が密に形成されている領域21においては、溝4の中のタングステン25に、研磨のされすぎによるディシング(dishing)が発生して凹部が形成されている。また、ストッパーであるべき絶縁膜3とポリシリコンサイドウォール5は研磨されすぎて薄くなっている。研磨能力の高い研磨剤(スラリー)を使うと、絶縁膜3やポリシリコンサイドウォール5が消失する場合もある。一方、ゲート電極が疎に形成されている領域22においては、タングステン膜6aが十分に研磨されないため、絶縁膜3の上にタングステン膜6aの研磨残り28が発生する。このように、大きな段差27が発生するとディシングの問題、ウェーハ面内における研磨後のタングステン膜厚の均一性低下の問題およびストッパーの絶縁膜の膜厚減少あるいは消失の問題がある。図10から分かるように、ポリシリコンサイドウォール5があるためにタングステン25が逆台形状をしており、タングステン25の上部の減少によって、ゲート電極のタングステン25の上底の長さが短くなるなど、この発明特有の問題も含んでいる。
【0062】
そこで、実施の形態3による半導体装置の製造方法では、図11に示すように、ゲート電極を形成するための溝4以外にタングステン膜6aを平坦するための溝29が、ゲート電極が疎に形成される領域22に設けられる。溝29にタングステン膜6aが埋め込まれることによって、絶縁膜3上のタングステン膜6aの厚みは均一化される。また、溝29にもポリシリコンサイドウォール5が形成されている。そして、溝29においても、タングステン膜6aの下には、バリア層として窒化タングステン6bが設けられている。図11の状態からCMPでタングステン膜6aを研磨して平坦化すると、図12に示すように、シリコン酸化膜3bをストッパーとして、ゲート電極を構成すべきタングステン6cが溝4,29に残る。また、段差30が小さいことから、シリコン酸化膜3b上のタングステン膜6aは残らず除去される。シリコン酸化膜3bをエッチングで除去すると、図13に示すように、タングステン6cと窒化タングステン6bとポリシリコンサイドウォール5とからなるゲート電極7および、タングステン6dと窒化タングステン6bとポリシリコンサイドウォール5とからなるダミーゲート電極7aが形成される。ゲート電極7がゲート絶縁膜2の上に形成されているのに対し、ゲート電極7aは、STI20の上に形成されており、素子の構成要素ではない。ただし、ダミーゲート電極7aもポリシリコンサイドウォール5を備えていることから製造途中でのタングステン6dの剥離は起こりにくくなる。なお、図11から図13において、図9または図10と同一符号の部分は、図9または図10の同一符号部分に相当する部分である。
ここでは、ポリシリコンサイドウォール5がゲート電極7およびダミーゲート電極7aの構成要素となっている場合について示したが、ポリシリコンサイドウォール5のないゲート電極またはダミーゲート電極をダマシン工程で形成してもよく、タングステン膜6aの平坦化については上記実施の形態3と同様の効果を奏する。
【0063】
また、図10から分かるように、ポリシリコンサイドウォール5があるためにタングステン25が台形形状をしており、ディシングによるタングステン25の上部の減少によってゲート電極のタングステン25の上底の長さが短くなる問題は、図66および図67に示すようにポリシリコンサイドウォール5の高さ300を低くすることにより低減することができる。さらにこの構造には、ゲート電極の全断面積に占めるタングステン6Cの断面積が増える分だけゲート電極の抵抗が少なくなる利点がある。
【0064】
実施の形態4.
上記実施の形態3による半導体装置の製造方法では、ダミーゲート電極7aを形成することにより、安定してゲート電極の平坦化を行えるようにしたが、余分なダミーゲート電極7aが残ってしまうという問題がある。そこで、実施の形態4では、ダミーゲート電極を残さないでゲート電極の平坦化を行いうる半導体装置の製造方法を提案する。実施の形態4の半導体装置の製造方法では、ゲート電極が疎に形成される領域22に形成される、タングステン膜6aが厚く堆積した部分23をエッチングによって薄くする。そのためには、図14に示すように、ゲート電極が密に形成されている領域21にレジスト31aを形成する。また、ゲート電極が疎に形成される領域22のうちゲート電極が形成されるべき溝4の上に形成されているタングステン膜6aを覆うレジスト31bを形成する。次に、タングステン膜6aが厚く堆積した部分23のタングステン膜6aをエッチバックして、厚みを調整した後、レジスト31a,31bを除去する(図15参照)。図15の状態からCMPでタングステン膜6aを研磨して平坦化すると、ゲート電極が密に形成されている領域21とゲート電極が疎に形成されている領域22とがともに均一に平坦化される(図16参照)。なお、図14から図16において、図11、図12または図13と同一符号の部分は、図11、図12または図13の同一符号部分に相当する部分である。
ここでは、ポリシリコンサイドウォール5がゲート電極7の構成要素となっている場合について示したが、ポリシリコンサイドウォール5のないゲート電極をダマシン工程で形成してもよく、タングステン膜6aの平坦化については上記実施の形態3と同様の効果を奏する。
【0065】
実施の形態5.
次に、この発明の実施の形態5による半導体装置の製造方法について説明する。実施の形態1の半導体装置の製造方法と比べて、実施の形態5の半導体装置の製造方法が異なっている点は、ゲート電極を形成するための溝を有する絶縁膜の構造である。図17および図18は、実施の形態1の製造過程で出現する半導体基板1aの断面構造の例を示す模式図である。半導体基板1aの一方主面にゲート絶縁膜2を形成し、そのゲート絶縁膜2の上に絶縁膜3を堆積し、その後マスクを用いてパターニングして溝4が形成される。図17および図18は、いずれも溝4が形成された直後の状態を示している。図17は、ゲート絶縁膜2までオーバーエッチングされて溝4中のゲート絶縁膜2の膜厚23が薄くなり、ゲート絶縁膜2の膜厚が均一になっていない状態を示している。このようにゲート絶縁膜2に異方性エッチングのダメージが入ると、ゲート絶縁膜2の信頼性が低下する。また、図18は、ゲート絶縁膜2がオーバーエッチングによって除去された状態を示している。図18に示すように、溝4中のゲート絶縁膜2がなくなったときには、例えば、特開平5−243564号公報に開示されているように熱酸化法を用いて再度ゲート絶縁膜を形成することが可能である。しかし、図19に示すようにバーズビーク34や溝4の幅のばらつきに起因してゲート絶縁膜2の膜厚35が、同一半導体基板1a内で一層ばらつく。また、バーズビーク34に集中する応力により酸化膜3の信頼性が低下する。
【0066】
図20および図21は、溝4の形成を説明するための図であり、実施の形態1の半導体装置の製造方法の説明に用いた図1に対応している。図20に示す断面構造を得るためには、まず、一方主面にゲート絶縁膜2が形成された半導体基板1aを準備する。このゲート絶縁膜2上に絶縁膜36を堆積する。この絶縁膜36は、シリコン窒化膜3a,3cとシリコン窒化膜3a,3cに挟まれたシリコン酸化膜3bとからなる。溝4の形成位置にあわせてパターニングされたレジスト37をマスクとして、シリコン窒化膜3aとシリコン酸化膜3bとがエッチングされた状態が図20に示されている状態である。シリコン酸化膜3bとシリコン窒化膜3cとはエッチングの選択比があるので、シリコン窒化膜3cがオーバーエッチングされる量は極めて小さい。つまり、シリコン窒化膜3cは、異方性エッチングによるエッチングのダメージからゲート絶縁膜2を保護する役目を果たしている。
【0067】
次に、熱リン酸を用いてシリコン窒化膜3cがエッチング除去される(図21参照)。ゲート絶縁膜2がシリコン酸化膜またはシリコン窒化酸化膜から構成されていてゲート絶縁膜2とシリコン窒化膜3cとの間のエッチングの選択比が大きいのでゲート絶縁膜2がオーバーエッチングされる量も極めて小さい。また、シリコン窒化膜3cのエッチングがウエットエッチングであるので、ゲート絶縁膜2はエッチングのダメージを受けない。このように、溝4を有する絶縁膜36をシリコン酸化膜とそれを挟む2層のシリコン窒化膜とで構成することによってゲート絶縁膜2の受けるダメージを小さくできる。
【0068】
実施の形態6.
実施の形態1から実施の形態5の半導体装置の製造方法の説明では、MOSトランジスタのゲート電極に適用する場合について説明したが、例えば半導体集積回路の金属配線に適用することもできる。例えばDRAMにおいてメモリセルに接続されるビット線は、層間絶縁膜上に線幅約0.1から0.2μm程度のタングステンで形成される。タングステンと層間絶縁膜との間の化学結合力は弱いので、タングステンが層間絶縁膜から剥がれやすく、特に線幅が細くなるとビット線の断線が問題となる。
【0069】
図22は、DRAMのうちメモリセルが形成されている部分をワードラインと平行な方向に切断したときの断面構造を示す模式図である。情報を記憶するためのキャパシタを構成するための複数のストレージノード44がSTI20で分離された半導体基板1aの一方主面に接続されている。ストレージノード44は、半導体基板1aの一方主面上に配置された層間絶縁膜41の上にある窒化膜42条に形成されている。ストレージノード44は、高誘電体膜45を挟んで対向するセルプレート46とともにキャパシタを構成している。ストレージノード44およびセルプレート46は、層間絶縁膜43に覆われており、層間絶縁膜43上には、絶縁膜47が形成されている。絶縁膜47の上にビット線が形成されるのであるが、絶縁膜47を形成するまでの工程は周知の従来の方法によって形成されるので説明を省略する。
【0070】
絶縁膜48が絶縁膜47の全面に堆積される。その絶縁膜48がマスクパターニングされて溝40が形成される。なお、絶縁膜48は、窒化シリコン膜48aと酸化シリコン膜48bの2つの膜で構成されている。次に、例えば1×1021/cm3の濃度にリンをドープしたポリシリコンを堆積し、異方性エッチングで絶縁膜48の溝49の壁に沿ってポリシリコンサイドウォール50を形成する(図22参照)。ポリシリコンサイドウォール50に高ドープのポリシリコンを用いるのは、ポリシリコンサイドウォール50が空乏化して誘電体として働くのを防ぐためであり、ポリシリコンサイドウォール50に金属の働きをさせるためである。もしもポリシリコンサイドウォール50が誘電体として働くと、シリコンの比誘電率が約11.7であるのに対し、シリコン酸化膜の比誘電率が約3.9であるので、シリコンの方が約3倍も比誘電率が高く、配線間容量が大きくなる。ポリシリコンサイドウォール50の空乏化を防ぐことによって遅延時間の増大を防止できる。なお、ポリシリコンに金属の働きを持たせるためには、ホウ素を高濃度にドープして同様の結果が得られる。
【0071】
次に、溝49の壁に、例えば窒化タングステンを薄く形成する。その窒化タングステンの上にタングステン膜を堆積して溝49をタングステンで満たす。シリコン酸化膜48bをストッパーとしてCMPで平坦化することのよりビット線53が形成される。ビット線53は、ポリシリコンサイドウォール50と窒化タングステン6bとタングステン52とで構成される。窒化タングステン51の働きは、例えば窒化タングステン6bと同様の働きである。次に、層間絶縁膜54を堆積すると、図23に示す断面形状を持つDRAMになる。窒化タングステン6bとタングステン52との結合に比べ、絶縁膜47とポリシリコンサイドウォール50の結合力が強く、ポリシリコンサイドウォール50と窒化タングステン6bとの結合力が強いので、逆台形状のビット線53の斜辺の分だけ接着面積が稼げ、ビット線53は剥離しにくくなる。また、ポリシリコンサイドウォール50は、ビット線53に上辺の幅よりも太くならないので、DRAMの集積度を低下することを防ぐことができる。
【0072】
図23の構造でもビット線53の配線抵抗は十分小さくすることが可能であるが、ビット線53の断面積に占めるタングステン52の面積を大きくすればビット線53の抵抗値を下げることができる(図24参照)。図24の構造を得るためには、図23の製造工程に比べて、異方性エッチングの条件を変え、ポリシリコンサイドウォール50の高さと幅をさらに小さくしている。ポリシリコンサイドウォール50の幅や高さが20〜30nm程度であれば、ポリシリコンサイドウォール50と絶縁膜47との接着性およびポリシリコンサイドウォール50とタングステン52との間の接着力は十分に得られる。
【0073】
なお、実施の形態6の半導体装置の製造方法における接着力の向上以外の利点は、金属配線のパターニングを直接レジストを用いて行わないため、転写工程時のハレーションによる金属配線幅の細りやばらつきがほとんどないことである。従って、ハレーションの心配がないので、ARC(Anti Reflection Coating)膜を使用しなくてもよくなる。
【0074】
また、実施の形態2で説明したように、窒化タングステン6bを堆積せずに、図68に示すように絶縁膜47とポリシリコンサイドウォール50の上にタングステン52を堆積しても、タングステン52とポリシリコンサイドウォール50の接着力、ポリシリコンサイドウォール50と絶縁膜47の接着力は、タングステン52と絶縁膜47の接着力より高いので、従来の構造に比べて金属配線の剥がれが大幅に抑制される。
【0075】
実施の形態7.
実施の形態7による半導体装置は、図25に示すように、一方主面にゲート絶縁膜2を有し、一方主面に半導体装置(MOSトランジスタ)の構成要素が作り込まれる半導体基板1aと、ゲート絶縁膜2上に形成されて構成要素と電気的に接続されるタングステン6c(第1の導体)と、ゲート絶縁膜2上にタングステン6cの側面に接して形成されているポリシリコンサイドウォール5a,5bおよび窒化タングステン6b(接着部材)とを備えて構成される。
【0076】
ポリシリコンサイドウォール5a,5bは、ゲート絶縁膜2上に配置された下層部である。窒化タングステン6bは、ゲート絶縁膜2上および窒化タングステン6bの上部であってタングステン6cに接する部分に配置され、タングステン6cの構成材料がポリシリコンサイドウォール5a,5bの内部に侵入するのを防止するバリア層である。ゲート絶縁膜2とポリシリコンサイドウォール5a,5bとの間の接着力およびポリシリコンサイドウォール5a,5bと窒化タングステン6bとの間の接着力は、タングステン6cと窒化タングステン6bとの間の接着力よりも大きいという点が特徴である。このような構成のため、タングステン6cと窒化タングステン6bとの接触面積がタングステン6cの側面の分だけ増大し、タングステン6cの接着力が向上してタングステン6cが剥がれ難くなる。
【0077】
または、実施の形態7による半導体装置は、図26に示すように、一方主面にゲート絶縁膜2を有し、一方主面に半導体装置(MOSトランジスタ)の構成要素が作り込まれる半導体基板1aと、ゲート絶縁膜2上に形成されて構成要素と電気的に接続される、断面台形状のタングステン6c(第1の導体)と、ゲート絶縁膜2上にタングステン6cの側面に接して形成され、タングステン6cとゲート絶縁膜2との間の接着力よりも高い接着力をもって、ゲート絶縁膜2およびタングステン6cに接着しているポリシリコンサイドウォール5aまたはポリシリコンサイドウォール5b(接着部材)とを備えて構成される。このような構成のため、ポリシリコンサイドウォール5a,5bとタングステン6cの接着力の分だけタングステン6cが剥がれ難くなる。この接着部材は、下底が上底より短い断面台形状の導体の斜辺に接するように形成されて、接着部材と導体をあわせてもその幅が、導体上部の幅よりも広がらないようにすれば、接着部材を設けることによって集積度が低下するのを防ぐことができる。
【0078】
さらに、実施の形態7の半導体装置(MOSトランジスタ)で特徴的な点は、ポリシリコンサイドウォール5a,5bにそれぞれMOSトランジスタのチャネル領域64,65とは異なる導電型になっている点である。ポリシリコンサイドウォール5a,5bには、ドーパントが高濃度にドープされており、そのドープ量は、ポリシリコンサイドウォール5a,5bに金属と同様の電気的働きを持たせるのに十分な程度である。そのため、ポリシリコンサイドウォール5a、5bは空乏化しない。
【0079】
ここで、MOSトランジスタの構成要素のうち半導体基板1aに作り込まれているものについて図25,26を用いて説明する。半導体基板1a上に形成されているゲート絶縁膜2、ポリシリコンサイドウォール5a,5b、窒化タングステン6b、タングステン6cおよびサイドウォール11については、実施の形態1から実施の形態6で説明しているので省略する。NチャネルMOSトランジスタ60およびPチャネルMOSトランジスタ61を隣接して形成するため、半導体基板1aの一方主面から内部にかけてPウェル62とNウェル63とが隣接して形成されており、半導体基板1aの一方主面にはPウェル62とNウェル63とを囲むようにSTI20が形成されている。Pウェル62の表面にはP型のチャネル領域64が形成されており、Nウェル63の表面にはN型のチャネル領域65が形成されている。チャネル領域64を挟んで、Pウェル62の表面には2つのN-ソース/ドレイン領域68が形成されている。また、チャネル領域65を挟んで、Nウェル63の表面には2つのP-ソース/ドレイン領域70が形成されている。Pウェル62の表面におけるN-ソース/ドレイン領域68の外側には、N+ソース/ドレイン領域66が形成されている。Nウェル63の表面におけるP-ソース/ドレイン領域70の外側には、P+ソース/ドレイン領域67が形成されている。チャネル領域64とN-ソース/ドレイン領域68と間にはP-ポケット注入層69が配置されている。チャネル領域65とP-ソース/ドレイン領域70と間にはN-ポケット注入層71が配置されている。そして、ソース/ドレイン領域66,67の表面には、シリサイド73が形成されている。
【0080】
次に、図25に示すCMOSトランジスタの製造方法について説明する。まず半導体基板1a上に素子分離のためのSTI20を形成した後、NMOSトランジスタの形成領域とPMOSトランジスタの形成領域を交互にレジストでマスクしながらイオン注入を行い、Pウェル62とNウェル63とをそれぞれ形成する。次に、絶縁膜75を堆積後、パターニングされたマスクを用いて絶縁膜75の一部をエッチング除去して溝78を形成する。エッチング後の絶縁膜75をマスクとして用いるとともにMOSトランジスタの形成領域とPMOSトランジスタの形成領域を交互にレジストでマスクしながら、チャネル領域64,65をイオン注入で形成する。図27はPMOSトランジスタの形成領域をレジスト76で被覆し、NMOSトランジスタの形成領域の溝78の底に、例えばホウ素77を入射角30度で、注入エネルギー30keV、ドーズ量1×1013/cm2で注入する様子を示している。
【0081】
次に、絶縁膜75をエッチング除去後、半導体基板1aの一方主面を犠牲酸化して犠牲酸化膜を除去する。その後、半導体基板1aの一方主面に、ゲート絶縁膜2を形成する。次にシリコン酸化膜3bとシリコン窒化膜の2層からなる絶縁膜を堆積後、チャネル領域64,65の上に開口部を持つようにパターニングされたマスクを用いて、その絶縁膜の一部をエッチング除去して溝4を形成する。この絶縁膜の上にノンドープポリシリコンを堆積し、異方性エッチングして溝4の側面にポリシリコンサイドウォール5cを形成する。さらに、窒化タングステン6bを薄く堆積した後、その窒化タングステン6bの上にタングステン膜を堆積する。そして、CMPでシリコン酸化膜3bをストッパーとして平坦化すると図28に示すように、溝4の中にポリシリコンサイドウォール5cと窒化タングステン6bとタングステン6cが埋め込まれた構造になる。
【0082】
次に、シリコン酸化膜3bをエッチング除去し、さらにゲート絶縁膜2の一部も、ポリシリコンサイドウォール5cとタングステン6cをマスクとしてエッチング除去する。半導体基板1aの一方主面のうち、NMOSトランジスタが形成される領域とPMOSトランジスタが形成される領域とを、それぞれ交互にレジストで被覆してイオン注入を行う。図29はPMOSトランジスタが形成される領域をレジスト79で被覆してN-ソース/ドレイン領域68を形成するための砒素イオン80を注入している様子を示している。図29の工程の前に、NMOSトランジスタが形成される領域に対しては、レジスト79を利用してP-ポケット注入層69が形成される。同様に、NMOSトランジスタが形成される領域をレジスト79で被覆して、P-ソース/ドレイン領域70とN-ポケット注入層71が形成される。ポケット注入層69,71が設けられているのは、しきい値電圧の急峻なロールオフを緩和するのが目的である。
【0083】
ソース/ドレイン領域68,70およびポケット注入層69,71の形成時に、ポリシリコンサイドウォール5cにもドーパントが注入される。ソース/ドレイン領域68,70を形成するためのドーズ量は、1015/cm2のオーダーであって、ポケット注入層69,71を形成する際のドーズ量に比べて2桁程度多い。そのため、ポリシリコンサイドウォール5a,5bはそれぞれN型ドープトポリシリコン、P型ドープトポリシリコンに変わる。上述のようなドーズ量で形成されたN型およびP型ドープトポリシリコンは電気的には金属と同じように振る舞い、ポリシリコンサイドウォール5a,5bは空乏化しない。
【0084】
次に、半導体基板1aの一方主面全面に絶縁膜を堆積した後、異方性エッチングによってサイドウォールスペーサ11を形成する。タングステン6cがサイドウォールスペーサ11を形成している絶縁膜で覆われている理由は、タングステンが他の領域へ拡散後、その周囲の物質と反応して異物を形成するのを防止するためである。PMOSトランジスタ形成領域をレジスト81で被覆した状態で、サイドウォールスペーサ11ごしに砒素イオン82を注入することにより、N+ソース/ドレイン領域66が形成される(図30参照)。NMOSトランジスタ形成領域をレジストで被覆して、サイドウォールスペーサ11ごしにホウ素イオンあるいはフッ化ホウ素SiO2を注入することにより、P+ソース/ドレイン領域67が形成される。
【0085】
半導体基板1aの一方主面上にN+ソース/ドレイン領域66およびP+ソース/ドレイン領域67が露出している状態で、コバルトCoを半導体基板1aの全面に堆積した後に高温熱処理をして、N+ソース/ドレイン領域66およびP+ソース/ドレイン領域67上にコバルトシリサイド73を形成する。コバルトを堆積したとき、シリコンに接しているコバルトは反応する一方、絶縁膜と接しているコバルトは反応を起こさないので、N+ソース/ドレイン領域66およびP+ソース/ドレイン領域67の表面部分にのみ選択的にコバルトシリサイド73を形成することができる。例えば、サイドウォールスペーサ11はタングステン6cがコバルトと反応するのを防いでいる。未反応のコバルトをエッチングで除去すると図25に示す構造となる。ソース/ドレイン領域68,69に比べてコバルトシリサイド73は低抵抗であるため、ソース/ドレイン領域の抵抗が大幅に低減される。ここでは、シリサイドを形成するための金属としてコバルトを用いたが、ニッケルNi、チタンTi、タンタルTa、クロムCr、モリブデンMo、プラチナPt、タングステンWまたはジルコニウムZr等の金属を用いてもよい。また、シリサイドを形成する代わりに超伝導体を用いての同様の効果を奏する。
【0086】
なお、上記の工程から窒化タングステン6bを形成する工程を省くことによって、図26に示すCMOS構造を形成することができる。
【0087】
また、図10から分かるように、ポリシリコンサイドウォール5があるためにタングステン25が台形形状をしており、ディシングによるタングステン25の上部の減少によってゲート電極のタングステン25の上底の長さが短くなる問題は、図66および図67に示すようにポリシリコンサイドウォール5の高さを低くすることにより低減することができる。さらにこの構造には、ゲート電極の全断面積に占めるタングステン6cの断面積が増える分だけゲート電極の抵抗が少なくなる利点がある。
【0088】
実施の形態8.
実施の形態8による半導体装置(MOSトランジスタ)が実施の形態7による半導体装置と異なる点は、図31または図32に示すポリシリコンサイドウォール5e,5fにドープされているドーパントの導電型がチャネル領域64,65のドーパントの導電型と同じであることである。つまり、NチャネルMOSトランジスタ60のポリシリコンサイドウォール5eおよびチャネル領域64はともにP型であり、PチャネルMOSトランジスタ61のポリシリコンサイドウォール5fおよびチャネル領域65はともにN型である。しかも、ポリシリコンサイドウォール5e,5fにはドーパントが高濃度にドープされており、そのドープ量は、ポリシリコンサイドウォール5e,5fに金属と同様の電気的働きを持たせるのに十分な程度である。ポリシリコンサイドウォール5e,5fにドーパントがこのようにドープされることによって、しきい値電圧のロールオフが緩やかになる。
【0089】
以下、しきい値電圧のロールオフが緩やかになる理由を図33から図44を用いて説明する。図33はMOSキャパシタの断面構造を示す概念図である。図33(a)には、N+ドープトポリシリコン91とN型シリコン基板93との間にゲート絶縁膜95が形成された構造が示されている。図33(b)には、P+ドープトポリシリコン92とN型シリコン基板93との間にゲート絶縁膜95が形成された構造が示されている。図33(c)には、N+ドープトポリシリコン91とP型シリコン基板94との間にゲート絶縁膜95が形成された構造が示されている。図33(d)には、P+ドープトポリシリコン92とP型シリコン基板94との間にゲート絶縁膜95が形成された構造が示されている。ゲート電極とシリコン基板にそれぞれ、NとPの2種類の導電型があることから、上述の4種類の組み合わせがあることになる。N+ドープトポリシリコン91とP+ドープトポリシリコン92はドーパントが1020/cm3以上の濃度でドープされているので、電気伝導に関しては金属と同じ働きをする。この理由を図34を参照して説明する。
【0090】
図34(a)〜図34(d)はN型半導体とP型半導体の理想的なバンド構造を示すエネルギー帯図である。図中、ECは伝導帯下端のエネルギー準位、Eiは真性フェルミ準位、EFはフェルミ準位、EVは価電子帯上端のエネルギー準位、Egはバンドギャップエネルギーで、シリコンの場合、約1.1eVである。また、ψBは、フェルミ準位と真性フェルミ準位の差を示すポテンシャルである。バンドギャップの中央に真性フェルミ準位は位置する。フェルミ準位は電子が1/2の確率で存在するエネルギーを意味する。従って、フェルミ準位が伝導帯より下にある場合、伝導帯とフェルミ準位の間の領域では、上に行くほど電子が希薄になる。
【0091】
半導体基板にN型のドーパントを導入すると、図34(a)に示すように、フェルミ準位は真性フェルミ準位より高くなる。ドーパントの濃度を濃くしていくにつれて、フェルミ準位は伝導帯に近づく。これは、電子に対してN型半導体の抵抗が下がっていることを意味する。濃度が1020から1021/cm3以上になると、図34(b)に示すように、フェルミ準位は伝導帯の下端と一致する。この状態を縮退という。縮退した半導体のバンド構造は、金属と同じになる。すなわち、電子は自由電子として動くことを意味する。
【0092】
一方、半導体基板にP型のドーパントを導入すると、図34(c)に示すように、フェルミ準位は真性フェルミ準位より低くなる。ドーパントの濃度を濃くしていくにつれて、フェルミ準位は価電子帯に近づく。これは、正孔に対してP型半導体の抵抗が下がっていることを意味する。濃度が1020から1021/cm3以上になると、図34(d)に示すように、フェルミ準位は価電子帯の上端と一致する。この状態も縮退という。縮退した半導体のバンド構造は、金属と同じになる。すなわち、正孔は自由正孔として動くことを意味している。
【0093】
次に、理想的なMIS(Metal Insulator Semiconductor)構造のバンド構造について説明する。図35(a)および図35(b)はそれぞれ、金属に電位が印加されていない場合の、N型半導体、P型半導体上に形成されたMIS構造のバンド構造を示す。N型半導体中では、真性フェルミ準位の上にフェルミ準位が存在すること、P型半導体中では、真性フェルミ準位の下にフェルミ準位が存在することが両者の違いである。図中、φmは金属の仕事関数(metal work function)、χSiは半導体の電子親和力(semiconductor electron affinity)、χiは絶縁体の電子親和力(insulator electron affinity)、Egはバンドギャップエネルギー(bandgap energy)、φBは金属と絶縁体のポテンシャル差、ψBはフェルミ準位EFと真性フェルミ準位Eiのポテンシャル差である。
【0094】
金属と半導体の仕事関数差φmsは数1で表される。
【0095】
【数1】
【0096】
P型半導体に対しては数2のようになる。ただし、印加電圧が0の場合、仕事関数差φms=0である。
【0097】
【数2】
【0098】
図36〜図37は、半導体の表面が反転してる場合の、図33(a)〜図33(d)に対応する各MOS構造のバンド構造を示すエネルギーバンド図である。図36はN型半導体上にゲート酸化膜を介してN+ポリシリコンゲート電極形成した構造のバンド図である。N型半導体の表面を反転させるには、負の電圧Va(Va<0)を印加する。この図のN+ポリシリコンゲート電極は縮退しており、電子に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は伝導帯の底と一致するので、その仕事関数φmは電子親和力χSiと同じである。χSi=4.15Vであるので、φmは=4.15Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、N+ポリシリコンとシリコン酸化膜のポテンシャル差φBは3.25Vである。N+ポリシリコンとN型シリコン酸化膜の仕事関数差φmsNNは、数1を用いて計算すると、数3のようになる。
【0099】
【数3】
【0100】
ただし、数3のψBは真性フェルミ準位とフェルミ準位のポテンシャル差で数4で与えられる。
【0101】
【数4】
【0102】
図37はN型半導体上のゲート酸化膜を介してP+ポリシリコンゲート電極を形成した構造のバンド図である。N型半導体の表面を反転させるには、負の電圧Va(Va<0)を印加する。この図のP+ポリシリコンゲート電極は縮退しており、正孔に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は価電子帯の上端と一致するので、その仕事関数φmは電子親和力χSiとバンドギャップポテンシャルとの和に等しい。χSi=4.15Vであり、シリコンのバンドギャップエネルギーは1.1eVであるので、φmは=5.25Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、P+ポリシリコンとシリコン酸化膜のポテンシャル差φBは4.35Vである。P+ポリシリコンとN型シリコン層の仕事関数差φmsPNは、数1を用いて計算すると、数5のようになる。ただし、ψBは数4で与えられる。
【0103】
【数5】
【0104】
図38はP型半導体上にゲート酸化膜を介してN+ポリシリコンゲート電極形成した構造のバンド図である。P型半導体の表面を反転させるには、正の電圧Va(Va>0)を印加する。この図のN+ポリシリコンゲート電極は縮退しており、電子に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は伝導帯の底と一致するので、その仕事関数φmは電子親和力χSiと同じである。χSi=4.15Vであるので、φmは=4.15Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、N+ポリシリコンとシリコン酸化膜のポテンシャル差φBは3.25Vである。N+ポリシリコンとP型シリコン層の仕事関数差φmsNPは、数2を用いて計算すると、数6のようになる。
【0105】
【数6】
【0106】
ただし、数6のψBは真性フェルミ準位とフェルミ準位のポテンシャル差で数7で与えられる。
【0107】
【数7】
【0108】
図39はP型半導体上のゲート酸化膜を介してP+ポリシリコンゲート電極を形成した構造のバンド図である。P型半導体の表面を反転させるには、正の電圧Va(Va>0)を印加する。この図のP+ポリシリコンゲート電極は縮退しており、正孔に対して金属と同じ働きをする。ポリシリコンのフェルミ準位は価電子帯の上端と一致するので、その仕事関数φmは電子親和力χSiとバンドギャップポテンシャルとの和に等しい。χSi=4.15Vであり、シリコンのバンドギャップエネルギーは1.1eVであるので、φmは=5.25Vである。一方、シリコン酸化膜の電子親和力χiは0.9Vであるので、P+ポリシリコンとシリコン酸化膜のポテンシャル差φBは4.35Vである。P+ポリシリコンとP型シリコン酸化膜の仕事関数差φmsPPは、数2を用いて計算すると、数8のようになる。ただし、ψBは数7で与えられる。
【0109】
【数8】
【0110】
図40は、各MOS構造における仕事関数差の実測値を半導体基板中のドーパント濃度NBの関数としてプロットしたものであり、上式を定性的に反映した結果が得られている。
【0111】
次に、図33(a)〜図33(d)で示された各MIS構造でのしきい値電圧を計算する。N型MOSFETのしきい値電圧VTHは数9で与えられる。
【0112】
【数9】
【0113】
ここで、VFBはフラットバンド電圧、Qfはゲート絶縁膜中の固定電荷、Coxはゲート絶縁膜による容量、εSiはシリコンの誘電率である。エンハンスメント型NMOSFETでP型ポリシリコンゲート電極とN型ポリシリコンゲート電極を用いた場合のしきい値電圧VTHPP,VTHNPはは、それぞれ、数10および数11で表される。
【0114】
【数10】
【0115】
【数11】
【0116】
数10と数11とを比べると、0<VTHNPは<VTHPPであることが分かる。一方、エンハンスメント型PMOSFETのしきい値電圧VTHは数12で表される。
【0117】
【数12】
【0118】
NMOSFETでP型ポリシリコンゲート電極とN型ポリシリコンゲート電極を用いた場合のしきい値電圧VTHNPは,VTHNNは、それぞれ、数13および数14で表される。
【0119】
【数13】
【0120】
【数14】
【0121】
数12と数13とを比べると、VTHNN<VTHNPは<0であることが分かる。
【0122】
図41および図42は、図32および図26のNMOSFETにおけるゲート付近の構造を拡大した模式図である。チャネルを3つの領域に分けることができる。すなわち、図41は側壁のポリシリコンがP型の場合、図42は側壁のポリシリコンがN型の場合を示している。図41は図32,図42は図26のゲート電極に相当する。P型チャネル領域100のしきい値電圧をVTHとする。上述の議論から、P型チャネル領域101のしきい値電圧VTHPP、P型チャネル領域102のしきい値電圧VTHNPはである。いま、0<VTHNN<VTHPPであるので、図41と図42ではNMOSFETのしきい値電圧は図41のほうが大きくなる。これは、P型シリコン基板とP型ポリシリコンとの仕事関数差がP型シリコン基板とN型ポリシリコンとの仕事関数差よりも大きいからである。従って、図41の方が図42に比べて、チャネル領域の空乏層電荷をソース/ドレインがチャージシェアする割合が小さくなり、その結果、ゲート電極が制御できる空乏層電荷は大きくなるので、しきい値電圧のロールオフは緩やかになる。
【0123】
図43および図44は、図26および図32のPMOSFETにおけるゲート付近の構造を拡大した模式図である。チャネルを3つの領域に分けることができる。すなわち、図43は側壁のポリシリコンがP型の場合、図44は側壁のポリシリコンがN型の場合を示している。図43は図26,図44は図32のゲート電極に相当する。N型チャネル領域103のしきい値電圧をVTHとする。上述の議論から、N型チャネル領域104のしきい値電圧VTHNPは、N型チャネル領域105のしきい値電圧VTHNNである。いま、VTHNN<VTHNPは<0であるので、図43と図44ではPMOSFETのしきい値の絶対値は図44のほうが大きくなる。これは、N型シリコン基板とN型ポリシリコンとの仕事関数差がN型シリコン基板とP型ポリシリコンとの仕事関数差よりも大きいからである。従って、図44の方が図43に比べて、チャネル領域の空乏層電荷をソース/ドレインがチャージシェアする割合が小さくなり、その結果、ゲート電極がゲート電極が制御できる空乏層電荷は大きくなるので、しきい値電圧のロールオフは緩やかになる。
【0124】
以上の理由により、側壁のポリシリコンにはMOSFETのチャネル領域と同じ導電型のドーパントが高濃度にドープされているため、しきい値電圧のロールオフが緩やかになる。
【0125】
側壁のポリシリコンのドーパントの導電型と、チャネル領域のドーパントの導電型との組み合わせは4通りある。これらの組み合わせとその効果を表1にまとめる。
【0126】
【表1】
【0127】
側壁のポリシリコンにMOSFETのチャネル領域と異なる導電型のドーパントが高濃度にドープされると図23よりNMOSFETの場合、仕事関数差は小さくなり、PMOSFETの場合、仕事関数差は大きくなるので、両方のMOSFETのしきい値電圧の絶対値が下がる。線形領域では数15に、また飽和領域では数16に示すように、結果的にドレイン電流IDが大きくなる。
【0128】
【数15】
【0129】
【数16】
【0130】
表1の4つの構造は全て実現可能であり、表1の(1)の場合、CMOSのどちらの側壁もN+にするには、ポリシリコンを堆積する段階で、N+にドープされたポリシリコンを堆積すればよい。(4)の構造の場合には、P+にドープされたポリシリコンを堆積すればよいことになる。(2)と(3)の構造は上述の通り、ノンドープのポリシリコンで側壁を形成した後、トランジスタの導電型に応じて側壁のポリシリコンにイオン注入でドーパントを打ち分ければ実現できる。
【0131】
また、空乏化したポリシリコンの側壁がゲート幅の方向に形成されると、ゲート電極が接する分離端での電界が緩和されるので、逆狭チャネル効果によるしきい値電圧のロールオフが緩和される効果もある。
【0132】
実施の形態9.
実施の形態9による半導体装置(MOSトランジスタ)が実施の形態7による半導体装置(MOSトランジスタ)と異なる第1の点は、例えば図45に示すポリシリコンサイドウォール5gがノンドープトポリシリコンである点である。ポリシリコンサイドウォール5gがノンドープトポリシリコンであることからポリシリコンサイドウォール5gの抵抗値がタングステン6cに比べて大きくなり、ゲート電極として働くのは断面逆台形状のタングステン6cのみであるとみなすことができる。従って、マスク上でのゲート長4aに比べて仕上がりゲート長4bはポリシリコンサイドウォール5gの分だけ短くなる。それゆえ、従来のストレージコンタクト(以下SCと記す。)−トランスファゲート(以下TGと記す。)間の距離17b(図20参照)に比べてSC−TG間距離17aがポリシリコンサイドウォール5gの膜厚分だけ長くなる。TG端周辺の電界の平均値はSC−TG間の電位差をSC−TG間距離で割った値である。そのため、SCとTG間に印加される電位差が同じであれば、SC−TG間距離が大きい方がTG端周辺の電界の平均値は小さくなる。
【0133】
もし、メモリセルトランジスタのTG端周辺の電界が強いとトラップ−アシスティッド−トンネル現象(Trap Assisted Tunnel)によりリーク電流が大きくなる。リーク電流が大きくなると、ストレージキャパシタに蓄えられていた電荷が早くリークしてしまい、ポーズリフレッシュ時間が短くなる。ポーズリフレッシュ時間が短いとメモリの消費電力が大きくなる。それゆえ、TG端周辺の電界緩和がポーズリフレッシュ時間を延ばして半導体装置の低消費電力化が実現できる。ここで、ポーズリフレッシュについて簡単に説明する。DRAMでは、メモリセルトランジスタを介してストレージキャパシタから電子を引き抜くことにより、情報をストレージキャパシタに書き込む。情報書き込みのためのバイアス条件は、例えばSCが0V、TGが3.6V、ビット線コンタクト(以下、BCと記す。)が2V、基板が−1Vである。電子を引き抜くので、ストレージキャパシタには正の電位が発生する。ストレージキャパシタと電気的に接続しているSCが例えば2Vになると、メモリセルの書き込み動作が終了する。次に例えばSCに2V、TGに0V、BCに1V、そして基板に−1Vの電圧が印加され、この状態がポーズと呼ばれる。ポーズでは、SCとTGの間に2Vの電位差が発生しており、この電位差により半導体基板内のTG端周辺に電界が発生する。この電界に起因するリーク電流で記憶情報が破壊されないことを保証する時間がポーズリフレッシュ時間である。ところで、電界緩和のためにサイドウォールスペーサ11の幅を広げてSC−TG間距離を稼ぐことができる。このようにして、SC−TG間距離を稼ごうとするとメモリセルの面積が大きくなったり、また、メモリセルの面積を保ったまま、SC−TG間距離を大きくすると、SCやビット線コンタクトのコンタクト径が小さくなり、コンタクト抵抗が高くなりすぎるという問題が生じる。半導体装置が集積回路である場合には、集積度を上げるためにメモリセルの面積はなるべく小さいことが好ましい。図45と図63とを比較して分かるように、実施の形態9によるMOSトランジスタは、ゲート電極全体の大きさを変えずにSC−TG間距離17aを長くすることができ、メモリセルの面積を小さくするのに適している。
【0134】
図45に示すMOSトランジスタは、基本的には実施の形態1の半導体装置の製造方法に従って得ることができる。ただし、N-ソース/ドレイン領域13,14を形成するためのイオン注入を0度〜7度の入射角で行う。また、N+ソース/ドレイン領域は形成されない。入射角を0度〜7度にするのは、ポリシリコンサイドウォール5gにリンが導入されるのを抑えるためである。ポリシリコンサイドウォール5gの不純物濃度が高くなって、ポリシリコンサイドウォール5gが電気的に金属のような振る舞いを始めると、ポリシリコンサイドウォール5gの部分もゲート電極として働き、SC−TG間距離を伸ばすことができなくなる。また、N+ソース/ドレイン領域を形成しないのは、ゲート端領域16a付近の空乏層が横方向に伸びやすい状態をつくり、ゲート端領域16a内の電界強度を緩和するためである。
【0135】
また、図46に示すようにBC側のポリシリコンサイドウォール5hは、導電型がN型になるよう高濃度にドープされている。一方、SC側のポリシリコンサイドウォール5gはノンドープトポリシリコンである。図46の構成では、表1に示すように、書き込み時のドレイン電流が増加する。さらに、ポーズ時にはSC周辺のゲート端の電界が緩和されてリーク電流が減少することから、長いリフレッシュ時間を設定できる。
【0136】
次に、ソース/ドレイン領域の構成が異なるものについて説明する。図47の断面構造を持つ半導体基板1aの全面に、ゲート電極7およびサイドウォールスペーサ11をマスクとして、例えば砒素が、注入エネルギー30keV、ドーズ量5×1015/cm2という条件でイオン注入される。その後、熱処理を加えるとイオン注入されたドーパントは電気的に活性化され、N-ソース/ドレイン領域よりも深いところまで、図47に示すようなN+ソース/ドレイン領域12aが形成され、すなわち、LDD(Lightly Doped Drain)構造が形成される。LDD構造において、ポリシリコンサイドウォール5が例えば不純物を含まない真性半導体の場合、通常のゲート電極構造を有するLDD構造よりもゲート絶縁膜2の端部付近での電界強度が緩和される。また、しきい値電圧のロールオフ緩和効果も大きくなる。
【0137】
図47に示すゲート電極構造では、垂直方向に対してはゲート金属電極を構成しているタングステン6aが窒化タングステン6bを介してゲート絶縁膜2に接続しているため、ポリシリコンゲート電極で問題となっていた電極の空乏化によるしきい値電圧の変動やドレイン電流の劣化がない。
【0138】
また、図5の状態から、例えば、砒素を注入エネルギー50keV、ドーズ量1×1014/cm2でイオン注入し、第2のN-ソース/ドレイン層を形成する。その後、例えば砒素を注入エネルギー20keV、ドーズ量5×1015/cm2でイオン注入し、N+ソース/ドレイン領域12aを形成する。次に、半導体基板1aの全面に、例えば、コバルトを堆積した後、RTA(Rapid Thermal Anneal)により1000℃で30秒間熱処理を加えると、コバルトは半導体基板1aとのみ反応してシリサイド12cを形成する。コバルトは絶縁膜10bとは反応を起こさないので、RTA処理後もコバルトのままである。そのため、シリサイド12cは半導体基板1aと密着しているが、コバルトは絶縁膜10bとは密着していない。そのため、ウエットエッチング処理すると、絶縁膜10b上のコバルトはエッチング除去され、N+ソース/ドレイン領域12a上のみにシリサイド12cが形成される。半導体基板1a上にシリサイド12cを形成するのは、N+ソース/ドレイン領域12aのシート抵抗を下げるためである。このシート抵抗が下がると、外部から印加される電圧の状況が同じであっても、トランジスタのドレイン電流が増加して回路性能が向上する。
【0139】
このように第2のN-ソース/ドレイン領域を形成するのは、ソース/ドレイン接合を深くすることにより、シリサイド12cがソース/ドレイン接合に達するのを防ぐためである。シリサイド12cが接合に達するとリーク電流が増大し、回路の消費電力の増大や回路が設計通りに動かない等の問題点を生じさせる。図48に示したDDD(Doubly Doped Drain)構造という。DDD構造において、ポリシリコンサイドウォール5が例えば不純物を含まない真性半導体の場合、通常のゲート電極構造を有するDDD構造よりもゲート絶縁膜2の端部付近での電界強度が緩和される。また、しきい値電圧のロールオフ緩和効果も大きくなる。
【0140】
また、図5の状態から、例えば砒素を注入エネルギー10keV、ドーズ量5×1015/cm2でイオン注入し、N+ソース/ドレイン領域12aを形成する。次に、例えばN+ソース/ドレイン領域12a上に選択的にN型のドーパントが高濃度にドープされたSiGeを結晶成長させ、エレベーテッド(elevated)・ソース/ドレイン領域12dを形成すると図49のようになる。砒素の注入エネルギーが低いので、図49のN+ソース/ドレイン領域9aは、図48のLDD構造を持つトランジスタに比べて浅く形成される。これは、ソース/ドレイン領域9a間のパンチスルーを抑制するためである。しかしながら接合が浅くなると、N+ソース/ドレイン領域12aのシート抵抗が上昇する。エレベーテッド・ソース/ドレイン領域12dを形成するのは、ソース/ドレイン領域12aにおけるシート抵抗を下げるためである。図49の構造においても、ポリシリコンサイドウォール5が例えば不純物を含まない真性半導体の場合には図48のLDD構造と同様に、ゲート絶縁膜2の端部付近での電界強度が緩和され、しきい値電圧のロールオフ緩和効果も大きくなる。
【0141】
図47から図49に示すゲート電極構造で、ゲート金属電極であるタングステン6bの仕上がりゲート長4bはマスク上のゲート長4aよりポリシリコンサイドウォール5の膜厚分だけ縮小でき、転写能力以上の微細なトランジスタを形成できるのは、上記実施の形態と同様である。
【0142】
以上、N型トランジスタを例に説明したが、P型トランジスタに適用しても同様の効果が得られることはいうまでもない。その際には、N型トランジスタのソース/ドレイン領域においてN型のドーパントが用いられているところでは、N型のドーパントに代えてP型のドーパントを用い、P型のドーパントが用いられているところでは、P型のドーパントに代えてN型のドーパントを用いる。
【0143】
なお、上記実施の形態9の説明では、窒化タングステン6bが形成されているものについて説明したが、図50〜図54に示すように、窒化タングステン6bが省かれてあってもよく、上記実施の形態と同様の効果を奏する。
【0144】
実施の形態10.
次に、この発明の実施の形態10による半導体装置について説明する。実施の形態10による半導体装置は、実施の形態7の半導体装置とは接着部材として用いられるポリシリコンサイドウォールの組成が異なる。実施の形態10のポリシリコンサイドウォールは、ドーパントとしてのホウ素の他にホウ素の拡散を防止するために窒素が注入されている。図55は、この発明の実施の形態10による半導体装置(CMOSトランジスタ)の断面の一構成例を示す模式図である。図55において、タングステン6cの側面に形成されたポリシリコンサイドウォール5kには、高濃度のホウ素と窒素がドープされている。図56のポリシリコンサイドウォール5mはホウ素のみがドープされていて窒素がドープされていないポリシリコンであるため、ポリシリコンサイドウォール5mからゲート絶縁膜2へのホウ素の拡散が抑制されない。そのため、矢印120で示すように、ポリシリコンサイドウォール5mからゲート絶縁膜2を突き抜けて半導体基板1aにホウ素が侵入する。ホウ素がチャネル領域121に達すると、MOSFETのしきい値変動の原因になる。一方、イオン注入などで窒素が導入されているポリシリコンサイドウォール5kではこのようなホウ素の突き抜け現象が抑制されている。
【0145】
イオン注入で窒素をポリシリコンサイドウォール5kに導入する工程について説明する。図57は図28の断面形状を有する半導体基板1aを得るのとほぼ同じ工程を経て得られる半導体基板1aの断面構造を示している。図57の構造が図28の構造と異なる点は、ポリシリコンサイドウォール5cがノンドープトポリシリコンであるのに対し、ポリシリコンサイドウォール5jが高濃度にホウ素がドープされているポリシリコンである点である。その他図28と同一符号のものは同一符号部分に相当する部分である。図57のシリコン酸化膜3bをエッチング除去後、PMOSトランジスタとNMOSトランジスタのソース/ドレイン領域68,70のポケット注入層69,71をイオン注入で形成する。その後、半導体基板1aの全面に対する斜めイオン注入によって高濃度に窒素123がポリシリコンサイドウォール5kへ注入される(図58参照)。このとき、窒素123は半導体基板1aの表面にも導入される。その後、図30および図26を用いて説明した工程を経て図55の断面形状が得られる。
【0146】
また、LDD構造やDDD構造を有するP型トランジスタの場合、図59に示すPMOSFETのように、P-およびP+ソース/ドレイン領域70,67のホウ素がゲート絶縁膜2へ拡散する量が大きくなるほど、ゲート絶縁膜2の信頼性が低下する現象が観測されている。サイドウォールスペーサ11の幅を狭くなるとP+ソース/ドレイン領域からゲート絶縁膜2へのホウ素の拡散量が多くなるので、サイドウォールスペーサの幅は大きい方が好ましい。それゆえ、ポリシリコンサイドウォール5kの膜厚分だけ実効的なサイドウォールスペーサの幅が広い図59のPMOSトランジスタはゲート絶縁膜2の信頼性の面からも有利である。さらに、窒素イオンが半導体基板1aの表面に導入されると、半導体中のホウ素イオンの拡散が抑制され、半導体基板1aからゲート酸化膜へのホウ素の流れが防止されるので、ゲート絶縁膜の信頼性は、従来のものに比べてよくなる。また、窒素イオンは、ホウ素の拡散を抑制する効果の他に、ゲート酸化膜と半導体基板界面に存在するダングリングボンドを終端し界面準位密度を下げるため、ホットキャリアによるMOSFETの劣化を抑制する効果もある。なお、図60に示すように、窒化タングステン6bを省いてもよく、上記実施の形態と同様の効果を奏する。
【0147】
なお、上記実施の形態1から実施の形態10において、ゲート電極の側面にあるポリシリコンサイドウォール5の代わりに、ポリシリコンゲルマニウム(poly-Si1-XGeX)からなるサイドウォールを用いてもよい。ポリシリコンゲルマニウムはシート抵抗が低くまた、ドーパントの活性化率が高いという利点があり、そのため、ゲート電極の空乏化が起こりにくくなる。特に活性化率が高くなるのは、シリコンとゲルマニウムのモル比が8対2の割合のシリコンゲルマニウム(Si0.8Ge0.2)である。また、ポリシリコンサイドウォール5の代わりに、窒化チタン(TiNx)や窒化タングステン(WNx)等の金属窒化物または酸化アルミニウム(Ai2O3)や酸化タンタル(Ta2O3)等の金属酸化膜を用いても、これらの材料からなるサイドウォールは空乏化しないので、同様の効果を奏する。これら材料からなる薄膜は、例えばCVD法で形成できる。
【0148】
また、上記実施の形態1から実施の形態10における導体の材料である金属に、例えば、タングステン(W)、銅(Cu)、アルミニウム(Al)、コバルト(Co)、チタン(Ti)等が用いられる。
また、導体の材料として金属の代わりに超伝導体を用いてもよい。
【0149】
図1はこの発明の実施の形態1であるの構成を示すブロック図である。
【符号の説明】
【0150】
1a 半導体基板、2 ゲート絶縁膜、3 絶縁膜、4 溝、5,5a〜5m ポリシリコンサイドウォール、6a タングステン膜、6b 窒化タングステン。
【特許請求の範囲】
【請求項1】
表面を有する半導体基板を用意する工程と、
前記半導体基板の表面上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、
前記開口部に金属酸化物を形成する工程と、
前記金属酸化物が形成された前記開口部において、前記金属酸化物を覆うように金属を埋め込む工程と、
を有する半導体装置の製造方法。
【請求項2】
前記金属を埋め込む工程は、
前記金属酸化物上にバリア膜を形成する工程と、
前記金属酸化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む、
請求項1記載の半導体装置の製造方法。
【請求項3】
表面を有する半導体基板を用意する工程と、
前記半導体基板の表面上に第1絶縁膜を形成する工程と、
前記絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、
前記開口部に金属窒化物を形成する工程と、
前記金属窒化物が形成された前記開口部において、前記金属窒化物を覆うように金属を埋め込む工程と、
を有する半導体装置の製造方法。
【請求項4】
前記金属を埋め込む工程は、
前記金属窒化物上にバリア膜を形成する工程と、
前記金属窒化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む、
請求項3記載の半導体装置の製造方法。
【請求項5】
半導体基板の一方主面に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に接着部材を形成する工程と、
前記第1絶縁膜上および前記接着部材の側面上にバリア層を形成する工程と、
前記バリア層上に金属を形成する工程とを備え、
前記バリア層は、前記金属を構成している物質の拡散を防止することを特徴とする、
半導体装置の製造方法。
【請求項6】
前記接着部材を形成する工程は、
前記絶縁膜との間の接着力および前記バリア層との間の接着力が前記金属と前記バリア層との間の接着力よりも大きい材質を用いて前記接着部材を形成する工程を含むことを特徴とする、
請求項5記載の半導体装置の製造方法。
【請求項1】
表面を有する半導体基板を用意する工程と、
前記半導体基板の表面上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、
前記開口部に金属酸化物を形成する工程と、
前記金属酸化物が形成された前記開口部において、前記金属酸化物を覆うように金属を埋め込む工程と、
を有する半導体装置の製造方法。
【請求項2】
前記金属を埋め込む工程は、
前記金属酸化物上にバリア膜を形成する工程と、
前記金属酸化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む、
請求項1記載の半導体装置の製造方法。
【請求項3】
表面を有する半導体基板を用意する工程と、
前記半導体基板の表面上に第1絶縁膜を形成する工程と、
前記絶縁膜上に前記第1絶縁膜の一部が露出するような開口部を有する第2絶縁膜を形成する工程と、
前記開口部に金属窒化物を形成する工程と、
前記金属窒化物が形成された前記開口部において、前記金属窒化物を覆うように金属を埋め込む工程と、
を有する半導体装置の製造方法。
【請求項4】
前記金属を埋め込む工程は、
前記金属窒化物上にバリア膜を形成する工程と、
前記金属窒化物が形成された前記開口部において、前記バリア膜に接するように前記金属を埋め込む工程とを含む、
請求項3記載の半導体装置の製造方法。
【請求項5】
半導体基板の一方主面に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に接着部材を形成する工程と、
前記第1絶縁膜上および前記接着部材の側面上にバリア層を形成する工程と、
前記バリア層上に金属を形成する工程とを備え、
前記バリア層は、前記金属を構成している物質の拡散を防止することを特徴とする、
半導体装置の製造方法。
【請求項6】
前記接着部材を形成する工程は、
前記絶縁膜との間の接着力および前記バリア層との間の接着力が前記金属と前記バリア層との間の接着力よりも大きい材質を用いて前記接着部材を形成する工程を含むことを特徴とする、
請求項5記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図68】
【公開番号】特開2010−123982(P2010−123982A)
【公開日】平成22年6月3日(2010.6.3)
【国際特許分類】
【出願番号】特願2010−1253(P2010−1253)
【出願日】平成22年1月6日(2010.1.6)
【分割の表示】特願平11−10487の分割
【原出願日】平成11年1月19日(1999.1.19)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年6月3日(2010.6.3)
【国際特許分類】
【出願日】平成22年1月6日(2010.1.6)
【分割の表示】特願平11−10487の分割
【原出願日】平成11年1月19日(1999.1.19)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]