【課題】短チャネル効果の抑制およびオフリーク電流の抑制が可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、半導体基板において素子分離領域によって仕切られた素子領域と、前記素子領域を横切る所定の方向に沿って前記素子領域の表層に設けられたゲートトレンチにより分離されて前記素子領域の表層に形成されたソース領域およびドレイン領域とを備える。また、実施形態の半導体装置は、少なくとも一部が前記ゲートトレンチ内にゲート絶縁膜を介して埋め込まれて前記ソース領域およびドレイン領域よりも深い位置まで形成されたゲート電極を備える。ドレイン領域における前記ゲート絶縁膜と接触する界面は、前記ゲート電極側に突出した凸部を有する。 （もっと読む）

【課題】コンパクトでありながら、より安定した動作を行う薄膜トランジスタを提供する。
【解決手段】この薄膜トランジスタは、ゲート電極と、絶縁膜を介してゲート電極と対向して配置された有機半導体層と、この有機半導体層の上に設けられた絶縁性構造体と、互いに離間して配置され、かつ、有機半導体層の上面の一部とそれぞれ接するソース電極およびドレイン電極と、絶縁性構造体を覆い、ソース電極と接続されると共にドレイン電極と分離された導電性材料層とを有する。 （もっと読む）

【課題】トレンチの対向する側面上に互いに離間されたゲート電極を有する半導体装置において、微細化に対応することができる半導体装置の製造方法を提供する。
【解決手段】トレンチ４を形成する工程およびゲート絶縁膜６を形成する工程では、トレンチ４のうち第２導電型層３と接する部分を中間部したとき、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなるトレンチ４およびゲート絶縁膜６を形成する。そして、導電膜７ａを形成する工程では、トレンチ４に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成する。その後、ゲート電極７を形成する工程では、導電膜７ａを異方性エッチングし、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去してゲート電極７を形成する。 （もっと読む）

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。 （もっと読む）

【課題】コンタクトホールの一部が素子分離領域上に配置された構造の半導体装置において、短絡及び接合漏れ電流の増大を抑制する。
【解決手段】半導体装置５０は、半導体基板１０における活性領域１０ａを取り囲むように形成された溝１５ｂに素子分離絶縁膜１５ａが埋め込まれた素子分離領域１５と、活性領域１０ａに形成された不純物領域２６と、半導体基板１０上を覆う層間絶縁膜２８と、層間絶縁膜２８を貫通し、活性領域１０ａ上及び素子分離領域１５上に跨って形成されたコンタクトプラグ３４と、少なくともコンタクトプラグ３４下方において、不純物領域２６上に形成された金属シリサイド膜３３とを備える。素子分離領域１５は、コンタクトプラグ３４の下方において、素子分離絶縁膜１５と活性領域１０ａとの間に設けられた保護絶縁膜３５を更に有する。 （もっと読む）

【課題】高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現する。
【解決手段】化合物半導体装置を、キャリア走行層２及びキャリア供給層３を含む窒化物半導体積層構造４と、窒化物半導体積層構造の上方に設けられたソース電極５及びドレイン電極６と、窒化物半導体積層構造の上方のソース電極とドレイン電極との間に設けられたゲート電極７と、ゲート電極とドレイン電極との間に少なくとも一部が設けられたフィールドプレート８と、窒化物半導体積層構造の上方に形成された複数の絶縁膜９、１０とを備えるものとし、フィールドプレートとドレイン電極との間でゲート電極の近傍よりも複数の絶縁膜の界面の数を少なくする。 （もっと読む）

【課題】電流電圧特性を維持しつつ、アノード電極６の剥離に対する機械的強度を向上させる。
【解決手段】異種材料接合型ダイオードは、半導体基体１と、半導体基体１の上に形成された第１導電型のドリフト領域２と、ドリフト領域２の主表面に接合された、ドリフト領域２とは異なる種類の材料からなるアノード電極６と、半導体基体１に接続されたカソード電極７とを備える。ドリフト領域２とアノード電極６との接合によりダイオードが形成されている。アノード電極６の主表面のうち、ドリフト領域２に接している側の主表面に、嵌合構造（３、Ｇ１）が形成されている。 （もっと読む）

【課題】リカバリ損失の低減が図れ、かつ、ノイズによるセルフターンオンが生じ難い構造の半導体装置を提供する。
【解決手段】ゲート電極８を深さの異なる第１、第２ゲート電極８ａ、８ｂを備えたダブルゲート構造とする。このような構造では、第１、第２ゲート電極８ａ、８ｂのうちの第１ゲート電極８ａのみをオンさせることで、ｐ型ベース領域３に対して反転層を形成しながらも、その反転層がｎ^-型ドリフト層２とｎ⁺型不純物領域４とを繋ぐ深さまでは形成されないようにすることができる。この第１ゲート電極８ａを過剰キャリア注入抑制ゲートとして機能させる。 （もっと読む）

【課題】ゲート絶縁層に含まれる高誘電体粒子がゲート電極側に偏在していない場合に比べ、低電圧でも駆動する電界効果型有機トランジスタを提供する。
【解決手段】基板と、ゲート電極と、ゲート絶縁層と、チャネル層と、ソース電極と、ドレイン電極と、を有し、前記チャネル層は有機半導体層であり、前記ゲート絶縁層は高誘電体粒子及び絶縁性樹脂を含み、前記高誘電体粒子がゲート電極側に偏在している電界効果型有機トランジスタ。 （もっと読む）

【課題】薄膜トランジスタのオン電流の安定を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおけるチャネル保護膜６ｄ（５ｄ）に鋭角なエッジ部６ｐ（５ｐ）を設けて、そのエッジ部６ｄ（５ｄ）でソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体を破断するようにして、その積層体がチャネル保護膜６ｄ（５ｄ）の上面に重ならない構造にすることで、チャネルとなる領域を覆うチャネル保護膜６ｄ（５ｄ）に作用するバックゲート効果を抑制することができ、チャネルの乱れを抑えることができるので、薄膜トランジスタ６（５）のオン電流（Ｉｄ）を従来のものより増加させ、好適な値に安定させることを可能にした。 （もっと読む）

【課題】シリサイドプロセス前にイオン注入を行う半導体装置であって、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れるものを実現する。
【解決手段】マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域に、イオン（F,Si,C,Ge,Ne,Ar,Krのうち少なくとも一種類を含む）を注入する。その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化（Ni,Ti,Co,Pd,Pt,Erのうち少なくとも一種類を含む）を行う。これにより、Ｐチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流を劣化させること無く、Ｎチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流（基板リーク電流）の抑制が図れる。 （もっと読む）

【課題】オフセット構成となる場合があった。
【解決手段】第１導電型のドレイン領域と、前記ドレイン領域上に形成された第２導電型のボディ領域と、前記ボディ領域を貫通し、底面部分が前記ドレイン領域に達するトレンチと、前記トレンチに埋設されたゲート電極と、前記ゲート電極と、前記トレンチの側面及び底面とを絶縁する絶縁部と、を有し、前記ボディ領域は、前記トレンチ側面に近づくにつれ前記トレンチの深さ方向に深くなり、前記絶縁部は、トレンチ壁面に形成されたゲート絶縁膜と、トレンチ底部に形成された底部埋込絶縁膜とを備え、前記底部埋込絶縁膜は、前記トレンチの深さ方向に深くなるにつれ、前記ゲート酸化膜よりも厚くなる厚い絶縁膜部分を有し、前記厚い絶縁膜部分は、前記ボディ領域の最低部より前記トレンチの深さ方向に対して所定の深さに位置されている半導体装置。 （もっと読む）

【課題】本発明は、半導体基板上にゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法であって、ゲートスタックのＶ_Ｔ値を容易に調整することができる方法を提供する。
【解決手段】ゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法は、第１の電気陰性度を有する金属酸化物または半金属酸化物であるゲート誘電体層を半導体基板上に形成するステップと、第２の電気陰性度を有する金属酸化物または半金属酸化物である誘電体Ｖ_Ｔ調整層を形成するステップと、ゲート誘電体層およびＶ_Ｔ調整層の上にゲート電極を形成するステップと、を含み、前記ゲートスタックの実効仕事関数が、誘電体Ｖ_Ｔ調整層の厚さおよび組成を調整することによって所望の値に調整され、第２の電気陰性度が、第１の電気陰性度およびＡｌ_２Ｏ_３のいずれよりも高い。 （もっと読む）

【課題】光取り出し効率が高く、かつ発光効率が高い窒化物半導体発光素子を提供する。
【解決手段】本発明の窒化物半導体発光素子は、窒化物半導体層と、導電性の第１酸化物層と、絶縁性の第２酸化物層とを含み、第１酸化物層および第２酸化物層は、同一種類の酸化物材料からなることを特徴とする。第１酸化物層を構成する二酸化チタン中のチタンに対し、ニオブ、タンタル、モリブデン、ヒ素、アンチモン、アルミニウムまたはタングステンのいずれかがモル比で１％以上１０％以下ドープされ、第２酸化物層を構成する二酸化チタン中のチタンに対し、ニオブ、タンタル、モリブデン、ヒ素、アンチモン、アルミニウムまたはタングステンのいずれかがモル比で１％未満ドープされることが好ましい。 （もっと読む）

【課題】有機半導体層を用いた薄膜トランジスタと画素電極とを含む層間に発生する応力を緩和することが可能で、これによりトランジスタ特性の劣化を防止して、表示特性および信頼性の向上が図られた表示装置を提供する。
【解決手段】有機半導体層を用いた薄膜トランジスタが配列形成された基板と、薄膜トランジスタを覆う状態で基板上に設けられた層間絶縁膜と、層間絶縁膜上に設けられた画素電極とを備えたものである。特に、層間絶縁膜は、薄膜トランジスタよりも平面視的なサイズが小さい凹凸パターンからなる凹凸表面を有しており、この凹凸表面上に画素電極が設けられていることを特徴としている。 （もっと読む）

【課題】ＧａＮ／ＡｌＧａＮ−ＨＥＭＴをＥ−ｍｏｄｅ動作させるに当たり、Ｖｆ及び最大ドレイン電流を向上させ、かつ良好なゲート−ドレイン間耐圧を有し、さらに、ゲートリーク電流を抑制する。
【解決手段】基板１５と、この基板上に形成されており、ＧａＮ層１７及びＡｌＧａＮ層１９が順次積層されてなる積層構造体２１とを含む下地１３と、ＡｌＧａＮ層に開口形成されているゲート形成用凹部２７と、このゲート形成用凹部の内側底面２７ａ、ゲート形成用凹部の内側壁面２７ｂ、及びゲート形成用凹部外の下地面１３ａを一体的に被覆して形成されているＳｉＮ膜２９と、ＳｉＮ膜の表面を被覆して形成されているアモルファスＡｌＮ膜３１と、ＳｉＮ膜及びアモルファスＡｌＮ膜が形成されているゲート形成用凹部を埋め込むゲート電極３３とを具える。 （もっと読む）

【課題】生産性が向上し、かつ、半導体膜の導電膜からのはみ出し量が低減できる積層構造体及びその製造方法を提供すること。
【解決手段】本発明にかかる積層構造体は、半導体膜１５、ゲート絶縁膜１２、ソース電極１７、及びドレイン電極１８を有するものである。ゲート絶縁膜１２は、半導体膜１５下において、半導体膜１５の端から徐々に膜厚が薄くなるテーパー部を有する。ソース電極１７及びドレイン電極１８は、半導体膜１５上において、半導体膜１５のパターンからはみ出さないように形成され、半導体膜１５端からの距離が０以上０．３ｕｍ以下である。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜
の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン
領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第１の開口部を有
する第１の絶縁膜と、第１の絶縁膜の上に設けられ第２の開口部を有する第２の絶縁膜と
、第２の絶縁膜の上に設けられた画素電極とを有し、第１の絶縁膜は窒化シリコン膜を含
む積層の無機絶縁膜からなり、第２の絶縁膜は有機樹脂膜からなり、第２の絶縁膜の第２
の開口部の底面において、第１の絶縁膜の上面は第２の絶縁膜に覆われていない露呈した
部分を有し、第２の絶縁膜の第２の開口部の断面において、第２の絶縁膜の内壁面は凸状
の曲面を有しており、画素電極は、第１の開口部及び第２の開口部を介して配線又は電極
に電気的に接続されている。 （もっと読む）

【課題】低い閾値電圧を有するＦＥＴおよび高い閾値電圧を有するＦＥＴのいずれも高性能な特性を有する半導体装置を提供する。
【解決手段】半導体装置１００は、ＦＥＴ１０２と、ＦＥＴ１０２よりも高い閾値電圧を持つＦＥＴ１０４を同一半導体基板上に備える。ＦＥＴ１０２は、ゲート絶縁膜１１４とゲート電極１２６を備える。ＦＥＴ１０４は、ゲート絶縁膜１１４とゲート電極１２１を備える。ＦＥＴ１０２のゲート電極１２６、ＦＥＴ１０４のゲート絶縁膜１１４、ゲート電極１２１はＨｆ、Ｚｒ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｔａ、Ｗからなる群から選択される少なくとも一つの金属を含む。ＦＥＴ１０４のゲート絶縁膜１１４とゲート電極１２１との界面における前記金属の濃度は、ＦＥＴ１０２のゲート絶縁膜１１４とゲート電極１２６との界面における前記金属の濃度よりも高い。 （もっと読む）

【課題】ピンホールの悪影響の軽減された新たな電子デバイスと新たな電子デバイス製造方法を提供する。
【解決手段】入口９２Ａと出口９４Ａのある複数のピンホール９０Ａを有する誘電領域１４と、下側導電領域１８とを備え、ピンホール９０Ａの少なくともいくつかは出口９４Ａ周辺において出口９４Ａより広い下側導電領域１８のアンダーカット部９６Ａに面する誘電領域１４の張り出し面９８Ａを持たせる （もっと読む）