半導体装置およびその製造方法
【課題】トレンチの対向する側面上に互いに離間されたゲート電極を有する半導体装置において、微細化に対応することができる半導体装置の製造方法を提供する。
【解決手段】トレンチ４を形成する工程およびゲート絶縁膜６を形成する工程では、トレンチ４のうち第２導電型層３と接する部分を中間部したとき、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなるトレンチ４およびゲート絶縁膜６を形成する。そして、導電膜７ａを形成する工程では、トレンチ４に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成する。その後、ゲート電極７を形成する工程では、導電膜７ａを異方性エッチングし、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去してゲート電極７を形成する。
【解決手段】トレンチ４を形成する工程およびゲート絶縁膜６を形成する工程では、トレンチ４のうち第２導電型層３と接する部分を中間部したとき、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなるトレンチ４およびゲート絶縁膜６を形成する。そして、導電膜７ａを形成する工程では、トレンチ４に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成する。その後、ゲート電極７を形成する工程では、導電膜７ａを異方性エッチングし、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去してゲート電極７を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート構造を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、トレンチゲート構造を有するＭＯＳＦＥＴとして次の半導体装置が知られている。すなわち、半導体装置は、ｎ＋型基板上にｎ−型ドリフト層が備えられており、ｎ−型ドリフト層の表層部に所定深さのｐ型ベース層が形成されている。そして、ｐ型ベース層を貫通してｎ−型ドリフト層まで達するようにトレンチが形成されている。また、ｐ型ベース層の表層部には、トレンチの側面に接するｎ＋型ソース領域が形成されている。トレンチ内は、トレンチの内壁面を覆うように形成されたゲート絶縁膜と、このゲート絶縁膜の表面に形成されたゲート電極により埋め込まれている。
【０００３】
また、ｐ型ベース層上には当該ｐ型ベース層およびｎ＋型ソース領域と電気的に接続されるソース電極が形成され、ｎ＋型基板の裏面には当該ｎ＋型基板と電気的に接続されるドレイン電極が形成されている。
【０００４】
このようなトレンチゲート構造を有する半導体装置では、ゲート−ドレイン間の容量がゲート電極とドリフト層との対向する面積によって決定され、スイッチング速度がゲート−ドレイン間の容量に依存する。したがって、上記のように、トレンチ内がゲート電極によって埋め込まれていると、ゲート電極とドリフト層との対向面積が広くなってゲート−ドレイン間の容量が大きくなり、スイッチング速度が遅くなる。この問題を解決するため、特許文献１には次の半導体装置が提案されている。
【０００５】
すなわち、特許文献１には、トレンチの対向する側面上に互いに離間されているゲート電極を備えた半導体装置が開示されている。つまり、この半導体装置では、トレンチ内にゲート電極が埋め込まれておらず、トレンチの底面にゲート電極が配置されない部分が形成されている。
【０００６】
これによれば、トレンチ内がゲート電極で埋め込まれている半導体装置と比較して、ゲート電極とドリフト層とが対向する面積を減らすことがでる。したがって、ゲート−ドレイン間の容量を減らすことができ、スイッチング速度を向上させることができる。
【０００７】
このような半導体装置は、次のように製造される。すなわち、ｎ＋型基板上にｎ−型ドリフト層が形成されてなる半導体基板の表面からトレンチを形成し、トレンチの内壁面上にゲート絶縁膜を形成する。その後、ゲート絶縁膜上に、トレンチが埋め込まれないように、ＬＰＣＶＤ法等によって不純物がドープされたポリシリコン等で構成される導電膜を形成する。続いて、トレンチの対向する側面上のみにゲート絶縁膜を介して導電膜が残るように導電膜を異方性エッチングし、ゲート電極を形成する。その後は、ゲート電極上に絶縁膜を形成し、ｐ型ベース層、ｎ＋型ソース領域、ソース電極、ドレイン電極を順次形成することにより、上記半導体装置が製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−３２７５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記製造方法では、半導体装置の微細化に伴ってトレンチの幅を、例えば、３５０ｎｍ程度にした場合、一般的な堆積速度である１００ｎｍ／ｈ程度で導電膜を形成しようとすると、容易にトレンチが導電膜で埋め込まれてしまう。このため、導電膜を異方性エッチングしてトレンチの対向する側面上のみにゲート電極を形成することが困難になる。
【００１０】
本発明は上記点に鑑みて、トレンチの対向する側面上に互いに離間されたゲート電極を有する半導体装置において、微細化に対応することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、第１導電型または第２導電型の基板（１）を用意し、基板（１）上に第１導電型層（２）を形成して半導体基板（１１）を用意する工程と、半導体基板（１１）の表面から所定深さのトレンチ（４）を形成する工程と、トレンチ（４）の内壁面にゲート絶縁膜（６）を形成する工程と、トレンチ（４）にゲート絶縁膜（６）を介して導電膜（７ａ）を形成する工程と、導電膜（７ａ）を異方性エッチングしてゲート電極（７）を形成する工程と、を行い、次の点を特徴としている。
【００１２】
すなわち、トレンチ（４）を形成する工程およびゲート絶縁膜（６）を形成する工程では、トレンチ（４）のうち第２導電型層（３）と接する部分を中間部とすると、トレンチ（４）の対向する側面に形成されたゲート絶縁膜（６）の間隔において、トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）がトレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くなるトレンチ（４）およびゲート絶縁膜（６）を形成し、導電膜（７ａ）を形成する工程では、トレンチ（４）に導電膜（７ａ）で囲まれる空隙（１４）を形成しつつ、導電膜（７ａ）を形成し、ゲート電極（７）を形成する工程では、導電膜（７ａ）を異方性エッチングし、空隙（１４）を介してトレンチ（４）の底面に形成された導電膜（７ａ）を除去してゲート電極（７）を形成することを特徴としている。
【００１３】
これによれば、トレンチ（４）の対向する側面に形成されたゲート絶縁膜（６）の間隔において、トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）をトレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くしている。このため、導電膜（７ａ）を形成する際に、トレンチ（４）の幅によらず、トレンチ（４）の内部に導電膜（７ａ）で囲まれる空隙（１４）を形成しつつ、導電膜（７ａ）を形成することができる。したがって、導電膜（７ａ）を異方性エッチングする際、空隙（１４）を介してトレンチ（４）の底面に形成された導電膜（７ａ）を除去することができる。すなわち、上記製造方法では、トレンチ（４）の幅によらず、トレンチ（４）の対向する側面上に互いに離間されたゲート電極（７）を形成することができ、微細化に十分に対応することができる。
【００１４】
例えば、請求項２に記載の発明のように、ゲート絶縁膜（６）を形成する工程では、トレンチ（４）の側面のうち、開口部に形成される部分の膜厚が中間部に形成される部分の膜厚よりも厚くなるゲート絶縁膜（６）を形成することができる。
【００１５】
この場合、請求項３に記載の発明のように、ゲート絶縁膜（６）を形成する工程では、トレンチ（４）上に酸化膜（６ａ）を形成する工程と、トレンチ（４）の対向する側面上に酸化膜（６ａ）を介して窒化膜（１３）を形成する工程と、ＬＯＣＯＳ酸化法を行い、酸化膜（６ａ）のうち、トレンチ（４）の開口部に形成されている部分の膜厚を中間部に形成されている部分の膜厚よりも厚くする工程と、を行うことができる。
【００１６】
また、請求項４に記載の発明のように、トレンチ（４）を形成する工程では、トレンチ（４）の開口部の幅が中間部の幅より狭くなるトレンチ（４）を形成することもできる。
【００１７】
そして、請求項５に記載の発明のように、導電膜（７ａ）を形成する工程では、不純物がドープされたポリシリコンを堆積して導電膜（７ａ）を形成する工程と、空隙（１４）の形状を維持しつつ、ポリシリコンを結晶化させるアニール工程とを行うことができる。
【００１８】
このように、導電膜（７ａ）として不純物がドープされたポリシリコンを堆積する場合には、堆積されたポリシリコンはアモルファスとなる。このため、空隙（１４）の形状を維持しつつ、ポリシリコンを結晶化させることにより、導電膜（７ａ）を異方性エッチングする際に、半導体基板（１１）の表面に堆積された導電膜（７ａ）に対するエッチングレートが部分毎にばらつくことを抑制することができる。
【００１９】
この場合、請求項６に記載の発明のように、アニール工程を９００℃以下で行うことが好ましい。
【００２０】
また、請求項７に記載の発明では、第１または第２導電型の基板（１）と、基板（１）上に形成された第１導電型層（２）と、第１導電型層（２）の表層部に形成された第２導電型層（３）と、第２導電型層（３）の表面から形成され、第２導電型層（３）を貫通して第１導電型層（２）に達するトレンチ（４）と、トレンチ（４）の内壁面に形成されたゲート絶縁膜（６）と、トレンチ（４）の対向する側面上にゲート絶縁膜（６）を介して形成され、互いに離間されているゲート電極（７）と、第２導電型層（３）の表層部に形成され、トレンチ（４）の側面と接する第１導電型領域（５）と、を有し、トレンチ（４）のうち第２導電型層（３）と接する部分を中間部とすると、トレンチ（４）の対向する側面に形成されたゲート絶縁膜（６）の間隔において、トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）がトレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くされていることを特徴としている。
【００２１】
この場合、請求項８に記載の発明のように、ゲート絶縁膜（６）は、トレンチ（４）の開口部に形成されている部分の膜厚が中間部に形成されている部分の膜厚よりも厚くされているものとすることができる。
【００２２】
また、請求項９に記載の発明のように、ゲート絶縁膜（６）は、トレンチ（４）の底面に形成されている部分の膜厚が中間部に形成されている部分の膜厚よりも厚くされているものとすることができる。
【００２３】
これによれば、中間部に形成されているゲート絶縁膜（６）の膜厚とトレンチ（４）の底面に形成されているゲート絶縁膜（６）の膜厚とが等しい場合と比較して、ゲート電極（７）と第２導電型層（２）との間隔を長くすることができる。このため、例えば、基板の裏面にドレイン電極（１０）が配置される場合には、ゲート−ドレイン間の容量をさらに低減することができる。
【００２４】
また、請求項１０に記載の発明のように、トレンチ（４）は、開口部の幅が中間部の幅より狭くされているものとすることができる。
【００２５】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態における半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置の製造工程を示す断面図である。
【図３】図２に続く半導体装置の製造工程を示す断面図である。
【図４】本発明の第２実施形態における半導体装置の断面構成を示す図である。
【図５】図４に示す半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００２７】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態の半導体装置の断面構成を示す図であり、本発明をトレンチゲート型のＭＯＳＦＥＴに対して適用したものである。
【００２８】
図１に示されるように、ｎ＋型基板１上にｎ−型ドリフト層２が備えられており、ｎ−型ドリフト層２の表層部に所定深さのｐ型ベース層３が形成されている。さらに、ｐ型ベース層３を貫通してｎ−型ドリフト層２まで達するようにトレンチ４が形成されている。トレンチ４は、本実施形態では、開口部の幅と底部の幅とが等しい形状とされており、紙面奥行き方向に延設されている。なお、ｐ型ベース層３は、トレンチ４の延設方向における先端よりも内側で終端する構造とされている。
【００２９】
また、ｐ型ベース層３の表層部には、ｎ＋型ソース領域５が形成されている。このｎ＋型ソース領域５は、ｎ−型ドリフト層２よりも高不純物濃度で構成され、ｐ型ベース層３内において終端しており、かつトレンチ４の側面に接するように配置されている。より詳しくは、トレンチ４の延設方向に沿って棒状に延設されており、トレンチ４の先端よりも内側で終端する構造とされている。
【００３０】
また、トレンチ４には、内壁面にゲート絶縁膜６が形成されている。ゲート絶縁膜６は、トレンチ４のうちｐ型ベース層３と接する領域を中間部とすると、トレンチ４の開口部に形成されている部分の膜厚がトレンチ４の中間部に形成されている部分の膜厚より厚くされている。すなわち、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされている。つまり、ゲート絶縁膜６はいわゆるオーバーハング形状とされている。
【００３１】
さらに、本実施形態では、ゲート絶縁膜６は、トレンチ４の底面に形成されている部分の膜厚がトレンチ４の中間部に形成されている部分の膜厚より厚くされている。
【００３２】
そして、トレンチ４には、ゲート絶縁膜６を介して対向する側面にゲート電極７が形成されており、これらゲート電極７は互いに離間されている。つまり、トレンチ４の底面には、ゲート電極７が配置されない部分が形成されている。このゲート電極７は、本実施形態では、不純物がドープされたポリシリコンによって構成されている。
【００３３】
また、トレンチ４内のゲート電極７の間には、ＢＰＳＧ等で構成される絶縁膜８が形成されている。本実施形態では、このように、トレンチ４、ゲート絶縁膜６、ゲート電極７、絶縁膜８によってトレンチゲート構造が構成されている。
【００３４】
そして、ｐ型ベース層３上には、絶縁膜８を覆うようにソース電極９が形成されており、ソース電極９がｐ型ベース層３およびｎ＋型ソース領域５と電気的に接続されている。さらに、ｎ＋型基板１の裏面には、ｎ＋型基板１と電気的に接続されるドレイン電極１０が形成されている。
【００３５】
以上が本実施形態における半導体装置としてのＭＯＳＦＥＴの構成である。なお、本実施形態ではｎ型が本発明の第１導電型に相当しており、ｐ型が本発明の第２導電型に相当している。また、ｎ−型ドリフト層２が本発明の第１導電型層に相当し、ｐ型ベース層３が本発明の第２導電型層に相当し、ｎ＋型ソース領域５が本発明の第１導電型領域に相当している。
【００３６】
このようなトレンチゲート構造を有する半導体装置では、ゲート電極７に対してゲート電圧が印加されると、ｐ型ベース層３のうちトレンチ４の側面に配置されたゲート絶縁膜６と接する部分が反転型チャネル領域となってソース電極９とドレイン電極１０との間に電流が流れる。すなわち、上記トレンチ４の中間部に形成されているゲート絶縁膜６とは、言い換えると、反転型チャネル領域とゲート電極７との間に形成されているゲート絶縁膜６のことである。
【００３７】
次に、上記半導体装置の製造方法について説明する。図２および図３は、図１に示す半導体装置の製造工程を示す図である。
【００３８】
まず、図２（ａ）に示されるように、ｎ＋型基板１上にｎ−型ドリフト層２をエピタキシャル成長させてなる半導体基板１１を用意し、当該半導体基板１１の表面に酸化膜等のマスク１２を形成する。そして、当該マスク１２をパターニングし、異方性エッチングによって、半導体基板１１の表面から幅が３５０ｎｍ程度であり、深さが１５００ｎｍ程度であるトレンチ４を形成する。なお、半導体基板１１の表面とは、ｎ−型ドリフト層２のうちｎ＋型基板１側と反対側の一面のことである。
【００３９】
その後、図２（ｂ）に示されるように、マスク１２を除去し、熱酸化等により、半導体基板１１の表面およびトレンチ４の内壁面に酸化膜６ａを５０ｎｍ程度形成する。なお、この酸化膜６ａは上述のゲート絶縁膜６となるものである。
【００４０】
続いて、図２（ｃ）に示されるように、ＬＰＣＶＤ法等により、酸化膜６ａ上に窒化膜１３を２０ｎｍ程度形成する。
【００４１】
次に、図２（ｄ）に示されるように、異方性エッチングにより、半導体基板１１の表面上およびトレンチ４の底面上に形成された窒化膜１３を除去し、トレンチ４の対向する側面上のみに窒化膜１３を残す。
【００４２】
そして、図２（ｅ）に示されるように、ＬＯＣＯＳ酸化法を行い、酸化膜６ａのうちトレンチ４の開口部に形成されている部分の膜厚を中間部に形成されている部分の膜厚よりも厚くする。これにより、トレンチ４の対向する側面に形成された酸化膜６ａ（ゲート絶縁膜６）の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなる。その後、燐酸を用いたウェットエッチングやケミカルドライエッチング等によってトレンチ４の対向する側面に形成されていた窒化膜１３を除去する。
【００４３】
なお、この工程におけるトレンチ４の中間部とは、後述の図３（ｃ）の工程において、ｐ型ベース層３およびｎ＋型ソース領域５を形成したときにｐ型ベース層３と接する部分のことであり、言い換えるとｐ型ベース層３と接する予定部分のことである。また、ＬＯＣＯＳ酸化法を行うことにより、半導体基板１１の表面に形成された酸化膜６ａおよびトレンチ４の底面に形成された酸化膜６ａもトレンチ４の中間部に形成されている酸化膜６ａの膜厚よりも厚くなる。
【００４４】
次に、図２（ｆ）に示されるように、ＬＰＣＶＤ法等により、ゲート絶縁膜６上に不純物がドープされたポリシリコンにて構成される導電膜７ａを、例えば、１００ｎｍ／ｈ程度で堆積させる。この場合、上記のように、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされている。このため、導電膜７ａを形成した場合には、トレンチ４内に、導電膜７ａで囲まれる「す」と呼ばれる空隙１４が形成されつつ、導電膜７ａが堆積される。
【００４５】
続いて、導電膜７ａを不純物がドープされたポリシリコンを堆積させて形成した場合には、当該導電膜７ａはアモルファスとなっているため、半導体基板１１をアニールして導電膜７ａを結晶化する。導電膜７ａがアモルファスである場合には、後述の図３（ａ）の工程において異方性エッチングを行った場合、半導体基板１１の表面に堆積された導電膜７ａに対するエッチングレートが部分毎にばらつくためである。
【００４６】
また、このアニール工程は、空隙１４の形状を維持しつつ、つまり空隙１４の形状を変化させずに導電膜７ａを結晶化できる温度で行う。アニール工程を行った際に、導電膜７ａが拡散等して空隙１４が消滅してしまうと、後述の図３（ａ）の工程における異方性エッチングによってトレンチ４の底面に形成された導電膜７ａを除去することが困難になるためである。例えば、９００°で１５分程度のアニールを行うことにより、空隙１４を残しつつ、導電膜７ａを結晶化することができる。
【００４７】
なお、導電膜７ａのうちトレンチ４の開口部を閉塞する部分（図３（ｆ）中の領域Ａ）は、トレンチ４の対向する側面に形成された部分が接触（接合）することによって構成されている。このため、図３（ｆ）中の領域Ａでは、アニールを行った際に結晶化されるものの粒界が発生し、他の部分よりも結晶性が低い状態になっている。すなわち、他の部分より脆くなっている。
【００４８】
続いて、図３（ａ）に示されるように、導電膜７ａを異方性エッチングによってエッチバックし、トレンチ４の開口部を閉塞する導電膜７ａを除去して空隙１４と外部とを連通させると共に、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去する。これによって、トレンチ４の対向する側面上に互いに離間されている導電膜７ａからなるゲート電極７が形成される。
【００４９】
なお、上記のように、導電膜７ａのうちトレンチ４の開口部を閉塞する部分では、粒界が存在して脆くなっているため、半導体基板１１の表面に形成された導電膜７ａよりもエッチングレートが大きくなる。したがって、半導体基板１１の表面に形成された導電膜７ａをエッチバックする際に、トレンチ４の開口部を閉塞する導電膜７ａが除去されて空隙１４と外部とが連通されると共にトレンチ４の底面に形成された導電膜７ａが除去される。
【００５０】
次に、図３（ｂ）に示されるように、ＬＰＣＶＤ法等によって、トレンチ４を埋め込むように絶縁膜８を形成する。その後、図３（ｃ）に示されるように、絶縁膜８および酸化膜６ａのパターニング、不純物のイオン注入、熱処理等の一般的な半導体製造プロセスを行い、ｐ型ベース層３、ｎ＋型ソース領域５、ソース電極９、ドレイン電極１０を形成することにより、図１に示す半導体装置が製造される。
【００５１】
以上説明したように、本実施形態では、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚をトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚よりも厚くしている。すなわち、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１をトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くしている。このため、ゲート電極７を構成する導電膜７ａを形成する際、トレンチ４の幅によらず、トレンチ４の内部に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成することができる。このため、半導体基板１１の表面に形成された導電膜７ａを異方性エッチングする際、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去することができる。すなわち、トレンチ４の幅によらず、トレンチ４の対向する側面上に互いに離間されているゲート電極７を形成することができ、微細化に十分に対応することができる。
【００５２】
また、本実施形態では、トレンチ４の底面に形成されているゲート絶縁膜６の膜厚をトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚よりも厚くしている。このため、当該中間部に形成されているゲート絶縁膜６の膜厚とトレンチ４の底面に形成されているゲート絶縁膜６の膜厚とが等しくされている場合と比較して、ゲート電極７とドリフト層２との間隔を長くすることができ、ゲート−ドレイン間の容量をさらに低減することができる。
【００５３】
さらに、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚を厚くしているため、トレンチ４の延設方向の先端における開口部に形成されたゲート絶縁膜６の膜厚も厚くなる。そして、上記のように、ｐ型ベース層３およびｎ＋型ソース領域５は、トレンチ４の先端よりも内側で終端する構造とされており、トレンチ４の先端ではゲート絶縁膜６を挟んでゲート電極７とｎ−型ドリフト層２とが配置される構造となっている。このような構造では、トレンチ４の先端における開口部に電界集中が発生しやすいが、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚をトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚よりも厚くしているため、当該中間部に形成されているゲート絶縁膜６の膜厚とトレンチ４の開口部に形成されているゲート絶縁膜６の膜厚とが等しくされている場合と比較して、ゲート−ドレイン間耐圧を向上させることもできる。
【００５４】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してトレンチ４の形状を変更したものであり、その他に関しては第１実施形態と同様であるためここでは説明を省略する。
【００５５】
図４に示されるように、本実施形態では、トレンチ４は開口部の幅が中間部の幅より狭くなる逆テーパ形状とされており、このトレンチ４の対向する側面にゲート絶縁膜６が形成されている。より具体的には、トレンチ４は開口部の幅が底部の幅より狭くなる逆テーパ形状とされている。そして、上記のように、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされている。
【００５６】
なお、本実施形態では、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚とトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚とは等しくされている。
【００５７】
次に、上記半導体装置の製造方法について説明する。
【００５８】
まず、図５（ａ）に示されるように、半導体基板１１を用意し、半導体基板１１の表面にマスク１２を形成して当該マスク１２をパターニングする。そして、開口部の幅が中間部の幅より狭くなる逆テーパ形状のトレンチ４をドライエッチング等の異方性エッチングによって形成する。特に限定されるものではないが、例えば、開口部の幅が３５０ｎｍ程度であって底部の幅が４００ｎｍ程度以上であり、深さが１５００ｎｍ程度のトレンチ４を形成する。
【００５９】
このような逆テーパ形状のトレンチ４は、ドライエッチング時の圧力やエッチングガスを構成するガスの混合比等を制御することによって形成される。例えば、圧力を２０ｍＴｏｒｒとすると共に、ＳＦ６（六フッ化硫黄）、酸素（Ｏ２）の混合比が５：３で構成されるエッチングガスを使用し、エッチングが進むにつれて側面のエッチングが大きくなるＳＦ６（六フッ化硫黄）の比率を次第に大きくすることにより、逆テーパ形状のトレンチ４を形成することができる。
【００６０】
その後、図５（ｂ）に示されるように、図２（ｂ）と同様に、マスク１２を除去し、熱酸化等により、酸化膜６ａを形成する。これにより、トレンチ４が逆テーパ形状とされているため、トレンチ４の対向する側面に形成された酸化膜６ａ（ゲート絶縁膜６）の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなる。
【００６１】
その後は、図５（ｃ）〜（ｆ）に示されるように、上記図２（ｆ）および図３（ａ）〜（ｃ）と同様の工程を行う。すなわち、図５（ｃ）に示されるように、ＬＰＣＶＤ法等により、ゲート絶縁膜６上に導電膜７ａを形成する。この場合、上記のように、トレンチ４の対向する側面に形成された酸化膜６ａ（ゲート絶縁膜６）の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされているため、トレンチ４内に空隙１４が形成されつつ、導電膜７ａが堆積される。そして、半導体基板１１をアニールして導電膜７ａを結晶化する。
【００６２】
続いて、図５（ｄ）に示されるように、導電膜７ａを異方性エッチング等によってエッチバックし、トレンチ４の対向する側面上に互いに離間されている導電膜７ａからなるゲート電極７を形成する。そして、図５（ｅ）に示されるように、トレンチ４を埋め込むように絶縁膜８を形成し、図５（ｆ）に示されるように、一般的な半導体製造プロセスを行い、ｐ型ベース層３、ｎ＋型ソース領域５、ソース電極９、ドレイン電極１０を形成することにより、図４に示す半導体装置が製造される。
【００６３】
以上説明したように、本実施形態では、トレンチ４の開口部の幅を中間部の幅より狭くすることによって、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１をトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くしている。このため、導電膜７ａを形成する際、トレンチ４の幅によらず、トレンチ４の内部に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成することができる。したがって、半導体基板１１の表面に形成された導電膜７ａを異方性エッチングする際、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去することができる。すなわち、トレンチ４の幅によらず、トレンチ４の対向する側面上にゲート絶縁膜６を介して互いに離間されているゲート電極７を形成することができ、微細化に十分に対応することができる。
【００６４】
（他の実施形態）
上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としてｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。
【００６５】
また、上記各実施形態では、トレンチゲート構造を有するＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に対しても本発明を適用することができる。なお、ＩＧＢＴに本発明を適用する場合には、上記各実施形態に対して基板１の導電型をｎ型からｐ型に変更すればよい。
【００６６】
そして、上記各実施形態では、ゲート電極７を形成した後にｐ型ベース層３およびｎ＋型ソース領域５を形成する例について説明したが、次のようにすることもできる。すなわち、トレンチ４を形成する前に、半導体基板１１にマスクを配置してｐ型ベース層３およびｎ＋型ソース領域５を形成してもよく、ｐ型ベース層３およびｎ＋型ソース領域５を形成する順番は特に限定されるものではない。
【００６７】
また、上記第１実施形態では、ＬＯＣＯＳ酸化法を行った後に窒化膜１３を除去する方法について説明したが、窒化膜１３を除去せずに窒化膜１３上にさらに絶縁膜を形成するようにしてもよい。すなわち、上記第１実施形態では、窒化膜１３がゲート電極７と接触すると窒化膜１３に電荷がチャージアップされる可能性があるために窒化膜１３を除去しているが、窒化膜１３とゲート電極７との間に絶縁膜を形成して電荷がチャージアップされることを防止するようにしてもよい。
【００６８】
さらに、上記各実施形態では、導電膜７ａとして不純物がドープされたポリシリコンをＬＰＣＶＤ法により形成する例について説明したが、例えば、不純物がドープされていないポリシリコンをＬＰＣＶＤ法により形成した後、当該ポリシリコンに不純物をイオン注入する等して導電膜７ａを形成することもできる。なお、不純物がドープされていないポリシリコンをＬＰＣＶＤ法により形成する場合には、一般的に、不純物がドープされているポリシリコンに対して形成するときの温度が高く、半導体基板１１表面やトレンチ４に堆積された時点から結晶化される。このため、不純物がドープされていないポリシリコンをＬＰＣＶＤ法により形成した場合には、結晶化させるためのアニール工程を行わなくてもよい。
【符号の説明】
【００６９】
１ ｎ＋型基板
２ ｎ−型ドリフト層
３ ｐ型ベース層
４ トレンチ
５ ｎ＋型ソース領域
６ ゲート絶縁膜
６ａ 酸化膜
７ ゲート電極
７ａ 導電膜
８ 絶縁膜
９ ソース電極
１０ ドレイン電極
１１ 半導体基板
１４ 空隙
【技術分野】
【０００１】
本発明は、トレンチゲート構造を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、トレンチゲート構造を有するＭＯＳＦＥＴとして次の半導体装置が知られている。すなわち、半導体装置は、ｎ＋型基板上にｎ−型ドリフト層が備えられており、ｎ−型ドリフト層の表層部に所定深さのｐ型ベース層が形成されている。そして、ｐ型ベース層を貫通してｎ−型ドリフト層まで達するようにトレンチが形成されている。また、ｐ型ベース層の表層部には、トレンチの側面に接するｎ＋型ソース領域が形成されている。トレンチ内は、トレンチの内壁面を覆うように形成されたゲート絶縁膜と、このゲート絶縁膜の表面に形成されたゲート電極により埋め込まれている。
【０００３】
また、ｐ型ベース層上には当該ｐ型ベース層およびｎ＋型ソース領域と電気的に接続されるソース電極が形成され、ｎ＋型基板の裏面には当該ｎ＋型基板と電気的に接続されるドレイン電極が形成されている。
【０００４】
このようなトレンチゲート構造を有する半導体装置では、ゲート−ドレイン間の容量がゲート電極とドリフト層との対向する面積によって決定され、スイッチング速度がゲート−ドレイン間の容量に依存する。したがって、上記のように、トレンチ内がゲート電極によって埋め込まれていると、ゲート電極とドリフト層との対向面積が広くなってゲート−ドレイン間の容量が大きくなり、スイッチング速度が遅くなる。この問題を解決するため、特許文献１には次の半導体装置が提案されている。
【０００５】
すなわち、特許文献１には、トレンチの対向する側面上に互いに離間されているゲート電極を備えた半導体装置が開示されている。つまり、この半導体装置では、トレンチ内にゲート電極が埋め込まれておらず、トレンチの底面にゲート電極が配置されない部分が形成されている。
【０００６】
これによれば、トレンチ内がゲート電極で埋め込まれている半導体装置と比較して、ゲート電極とドリフト層とが対向する面積を減らすことがでる。したがって、ゲート−ドレイン間の容量を減らすことができ、スイッチング速度を向上させることができる。
【０００７】
このような半導体装置は、次のように製造される。すなわち、ｎ＋型基板上にｎ−型ドリフト層が形成されてなる半導体基板の表面からトレンチを形成し、トレンチの内壁面上にゲート絶縁膜を形成する。その後、ゲート絶縁膜上に、トレンチが埋め込まれないように、ＬＰＣＶＤ法等によって不純物がドープされたポリシリコン等で構成される導電膜を形成する。続いて、トレンチの対向する側面上のみにゲート絶縁膜を介して導電膜が残るように導電膜を異方性エッチングし、ゲート電極を形成する。その後は、ゲート電極上に絶縁膜を形成し、ｐ型ベース層、ｎ＋型ソース領域、ソース電極、ドレイン電極を順次形成することにより、上記半導体装置が製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−３２７５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記製造方法では、半導体装置の微細化に伴ってトレンチの幅を、例えば、３５０ｎｍ程度にした場合、一般的な堆積速度である１００ｎｍ／ｈ程度で導電膜を形成しようとすると、容易にトレンチが導電膜で埋め込まれてしまう。このため、導電膜を異方性エッチングしてトレンチの対向する側面上のみにゲート電極を形成することが困難になる。
【００１０】
本発明は上記点に鑑みて、トレンチの対向する側面上に互いに離間されたゲート電極を有する半導体装置において、微細化に対応することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、第１導電型または第２導電型の基板（１）を用意し、基板（１）上に第１導電型層（２）を形成して半導体基板（１１）を用意する工程と、半導体基板（１１）の表面から所定深さのトレンチ（４）を形成する工程と、トレンチ（４）の内壁面にゲート絶縁膜（６）を形成する工程と、トレンチ（４）にゲート絶縁膜（６）を介して導電膜（７ａ）を形成する工程と、導電膜（７ａ）を異方性エッチングしてゲート電極（７）を形成する工程と、を行い、次の点を特徴としている。
【００１２】
すなわち、トレンチ（４）を形成する工程およびゲート絶縁膜（６）を形成する工程では、トレンチ（４）のうち第２導電型層（３）と接する部分を中間部とすると、トレンチ（４）の対向する側面に形成されたゲート絶縁膜（６）の間隔において、トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）がトレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くなるトレンチ（４）およびゲート絶縁膜（６）を形成し、導電膜（７ａ）を形成する工程では、トレンチ（４）に導電膜（７ａ）で囲まれる空隙（１４）を形成しつつ、導電膜（７ａ）を形成し、ゲート電極（７）を形成する工程では、導電膜（７ａ）を異方性エッチングし、空隙（１４）を介してトレンチ（４）の底面に形成された導電膜（７ａ）を除去してゲート電極（７）を形成することを特徴としている。
【００１３】
これによれば、トレンチ（４）の対向する側面に形成されたゲート絶縁膜（６）の間隔において、トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）をトレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くしている。このため、導電膜（７ａ）を形成する際に、トレンチ（４）の幅によらず、トレンチ（４）の内部に導電膜（７ａ）で囲まれる空隙（１４）を形成しつつ、導電膜（７ａ）を形成することができる。したがって、導電膜（７ａ）を異方性エッチングする際、空隙（１４）を介してトレンチ（４）の底面に形成された導電膜（７ａ）を除去することができる。すなわち、上記製造方法では、トレンチ（４）の幅によらず、トレンチ（４）の対向する側面上に互いに離間されたゲート電極（７）を形成することができ、微細化に十分に対応することができる。
【００１４】
例えば、請求項２に記載の発明のように、ゲート絶縁膜（６）を形成する工程では、トレンチ（４）の側面のうち、開口部に形成される部分の膜厚が中間部に形成される部分の膜厚よりも厚くなるゲート絶縁膜（６）を形成することができる。
【００１５】
この場合、請求項３に記載の発明のように、ゲート絶縁膜（６）を形成する工程では、トレンチ（４）上に酸化膜（６ａ）を形成する工程と、トレンチ（４）の対向する側面上に酸化膜（６ａ）を介して窒化膜（１３）を形成する工程と、ＬＯＣＯＳ酸化法を行い、酸化膜（６ａ）のうち、トレンチ（４）の開口部に形成されている部分の膜厚を中間部に形成されている部分の膜厚よりも厚くする工程と、を行うことができる。
【００１６】
また、請求項４に記載の発明のように、トレンチ（４）を形成する工程では、トレンチ（４）の開口部の幅が中間部の幅より狭くなるトレンチ（４）を形成することもできる。
【００１７】
そして、請求項５に記載の発明のように、導電膜（７ａ）を形成する工程では、不純物がドープされたポリシリコンを堆積して導電膜（７ａ）を形成する工程と、空隙（１４）の形状を維持しつつ、ポリシリコンを結晶化させるアニール工程とを行うことができる。
【００１８】
このように、導電膜（７ａ）として不純物がドープされたポリシリコンを堆積する場合には、堆積されたポリシリコンはアモルファスとなる。このため、空隙（１４）の形状を維持しつつ、ポリシリコンを結晶化させることにより、導電膜（７ａ）を異方性エッチングする際に、半導体基板（１１）の表面に堆積された導電膜（７ａ）に対するエッチングレートが部分毎にばらつくことを抑制することができる。
【００１９】
この場合、請求項６に記載の発明のように、アニール工程を９００℃以下で行うことが好ましい。
【００２０】
また、請求項７に記載の発明では、第１または第２導電型の基板（１）と、基板（１）上に形成された第１導電型層（２）と、第１導電型層（２）の表層部に形成された第２導電型層（３）と、第２導電型層（３）の表面から形成され、第２導電型層（３）を貫通して第１導電型層（２）に達するトレンチ（４）と、トレンチ（４）の内壁面に形成されたゲート絶縁膜（６）と、トレンチ（４）の対向する側面上にゲート絶縁膜（６）を介して形成され、互いに離間されているゲート電極（７）と、第２導電型層（３）の表層部に形成され、トレンチ（４）の側面と接する第１導電型領域（５）と、を有し、トレンチ（４）のうち第２導電型層（３）と接する部分を中間部とすると、トレンチ（４）の対向する側面に形成されたゲート絶縁膜（６）の間隔において、トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）がトレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くされていることを特徴としている。
【００２１】
この場合、請求項８に記載の発明のように、ゲート絶縁膜（６）は、トレンチ（４）の開口部に形成されている部分の膜厚が中間部に形成されている部分の膜厚よりも厚くされているものとすることができる。
【００２２】
また、請求項９に記載の発明のように、ゲート絶縁膜（６）は、トレンチ（４）の底面に形成されている部分の膜厚が中間部に形成されている部分の膜厚よりも厚くされているものとすることができる。
【００２３】
これによれば、中間部に形成されているゲート絶縁膜（６）の膜厚とトレンチ（４）の底面に形成されているゲート絶縁膜（６）の膜厚とが等しい場合と比較して、ゲート電極（７）と第２導電型層（２）との間隔を長くすることができる。このため、例えば、基板の裏面にドレイン電極（１０）が配置される場合には、ゲート−ドレイン間の容量をさらに低減することができる。
【００２４】
また、請求項１０に記載の発明のように、トレンチ（４）は、開口部の幅が中間部の幅より狭くされているものとすることができる。
【００２５】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態における半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置の製造工程を示す断面図である。
【図３】図２に続く半導体装置の製造工程を示す断面図である。
【図４】本発明の第２実施形態における半導体装置の断面構成を示す図である。
【図５】図４に示す半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００２７】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態の半導体装置の断面構成を示す図であり、本発明をトレンチゲート型のＭＯＳＦＥＴに対して適用したものである。
【００２８】
図１に示されるように、ｎ＋型基板１上にｎ−型ドリフト層２が備えられており、ｎ−型ドリフト層２の表層部に所定深さのｐ型ベース層３が形成されている。さらに、ｐ型ベース層３を貫通してｎ−型ドリフト層２まで達するようにトレンチ４が形成されている。トレンチ４は、本実施形態では、開口部の幅と底部の幅とが等しい形状とされており、紙面奥行き方向に延設されている。なお、ｐ型ベース層３は、トレンチ４の延設方向における先端よりも内側で終端する構造とされている。
【００２９】
また、ｐ型ベース層３の表層部には、ｎ＋型ソース領域５が形成されている。このｎ＋型ソース領域５は、ｎ−型ドリフト層２よりも高不純物濃度で構成され、ｐ型ベース層３内において終端しており、かつトレンチ４の側面に接するように配置されている。より詳しくは、トレンチ４の延設方向に沿って棒状に延設されており、トレンチ４の先端よりも内側で終端する構造とされている。
【００３０】
また、トレンチ４には、内壁面にゲート絶縁膜６が形成されている。ゲート絶縁膜６は、トレンチ４のうちｐ型ベース層３と接する領域を中間部とすると、トレンチ４の開口部に形成されている部分の膜厚がトレンチ４の中間部に形成されている部分の膜厚より厚くされている。すなわち、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされている。つまり、ゲート絶縁膜６はいわゆるオーバーハング形状とされている。
【００３１】
さらに、本実施形態では、ゲート絶縁膜６は、トレンチ４の底面に形成されている部分の膜厚がトレンチ４の中間部に形成されている部分の膜厚より厚くされている。
【００３２】
そして、トレンチ４には、ゲート絶縁膜６を介して対向する側面にゲート電極７が形成されており、これらゲート電極７は互いに離間されている。つまり、トレンチ４の底面には、ゲート電極７が配置されない部分が形成されている。このゲート電極７は、本実施形態では、不純物がドープされたポリシリコンによって構成されている。
【００３３】
また、トレンチ４内のゲート電極７の間には、ＢＰＳＧ等で構成される絶縁膜８が形成されている。本実施形態では、このように、トレンチ４、ゲート絶縁膜６、ゲート電極７、絶縁膜８によってトレンチゲート構造が構成されている。
【００３４】
そして、ｐ型ベース層３上には、絶縁膜８を覆うようにソース電極９が形成されており、ソース電極９がｐ型ベース層３およびｎ＋型ソース領域５と電気的に接続されている。さらに、ｎ＋型基板１の裏面には、ｎ＋型基板１と電気的に接続されるドレイン電極１０が形成されている。
【００３５】
以上が本実施形態における半導体装置としてのＭＯＳＦＥＴの構成である。なお、本実施形態ではｎ型が本発明の第１導電型に相当しており、ｐ型が本発明の第２導電型に相当している。また、ｎ−型ドリフト層２が本発明の第１導電型層に相当し、ｐ型ベース層３が本発明の第２導電型層に相当し、ｎ＋型ソース領域５が本発明の第１導電型領域に相当している。
【００３６】
このようなトレンチゲート構造を有する半導体装置では、ゲート電極７に対してゲート電圧が印加されると、ｐ型ベース層３のうちトレンチ４の側面に配置されたゲート絶縁膜６と接する部分が反転型チャネル領域となってソース電極９とドレイン電極１０との間に電流が流れる。すなわち、上記トレンチ４の中間部に形成されているゲート絶縁膜６とは、言い換えると、反転型チャネル領域とゲート電極７との間に形成されているゲート絶縁膜６のことである。
【００３７】
次に、上記半導体装置の製造方法について説明する。図２および図３は、図１に示す半導体装置の製造工程を示す図である。
【００３８】
まず、図２（ａ）に示されるように、ｎ＋型基板１上にｎ−型ドリフト層２をエピタキシャル成長させてなる半導体基板１１を用意し、当該半導体基板１１の表面に酸化膜等のマスク１２を形成する。そして、当該マスク１２をパターニングし、異方性エッチングによって、半導体基板１１の表面から幅が３５０ｎｍ程度であり、深さが１５００ｎｍ程度であるトレンチ４を形成する。なお、半導体基板１１の表面とは、ｎ−型ドリフト層２のうちｎ＋型基板１側と反対側の一面のことである。
【００３９】
その後、図２（ｂ）に示されるように、マスク１２を除去し、熱酸化等により、半導体基板１１の表面およびトレンチ４の内壁面に酸化膜６ａを５０ｎｍ程度形成する。なお、この酸化膜６ａは上述のゲート絶縁膜６となるものである。
【００４０】
続いて、図２（ｃ）に示されるように、ＬＰＣＶＤ法等により、酸化膜６ａ上に窒化膜１３を２０ｎｍ程度形成する。
【００４１】
次に、図２（ｄ）に示されるように、異方性エッチングにより、半導体基板１１の表面上およびトレンチ４の底面上に形成された窒化膜１３を除去し、トレンチ４の対向する側面上のみに窒化膜１３を残す。
【００４２】
そして、図２（ｅ）に示されるように、ＬＯＣＯＳ酸化法を行い、酸化膜６ａのうちトレンチ４の開口部に形成されている部分の膜厚を中間部に形成されている部分の膜厚よりも厚くする。これにより、トレンチ４の対向する側面に形成された酸化膜６ａ（ゲート絶縁膜６）の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなる。その後、燐酸を用いたウェットエッチングやケミカルドライエッチング等によってトレンチ４の対向する側面に形成されていた窒化膜１３を除去する。
【００４３】
なお、この工程におけるトレンチ４の中間部とは、後述の図３（ｃ）の工程において、ｐ型ベース層３およびｎ＋型ソース領域５を形成したときにｐ型ベース層３と接する部分のことであり、言い換えるとｐ型ベース層３と接する予定部分のことである。また、ＬＯＣＯＳ酸化法を行うことにより、半導体基板１１の表面に形成された酸化膜６ａおよびトレンチ４の底面に形成された酸化膜６ａもトレンチ４の中間部に形成されている酸化膜６ａの膜厚よりも厚くなる。
【００４４】
次に、図２（ｆ）に示されるように、ＬＰＣＶＤ法等により、ゲート絶縁膜６上に不純物がドープされたポリシリコンにて構成される導電膜７ａを、例えば、１００ｎｍ／ｈ程度で堆積させる。この場合、上記のように、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされている。このため、導電膜７ａを形成した場合には、トレンチ４内に、導電膜７ａで囲まれる「す」と呼ばれる空隙１４が形成されつつ、導電膜７ａが堆積される。
【００４５】
続いて、導電膜７ａを不純物がドープされたポリシリコンを堆積させて形成した場合には、当該導電膜７ａはアモルファスとなっているため、半導体基板１１をアニールして導電膜７ａを結晶化する。導電膜７ａがアモルファスである場合には、後述の図３（ａ）の工程において異方性エッチングを行った場合、半導体基板１１の表面に堆積された導電膜７ａに対するエッチングレートが部分毎にばらつくためである。
【００４６】
また、このアニール工程は、空隙１４の形状を維持しつつ、つまり空隙１４の形状を変化させずに導電膜７ａを結晶化できる温度で行う。アニール工程を行った際に、導電膜７ａが拡散等して空隙１４が消滅してしまうと、後述の図３（ａ）の工程における異方性エッチングによってトレンチ４の底面に形成された導電膜７ａを除去することが困難になるためである。例えば、９００°で１５分程度のアニールを行うことにより、空隙１４を残しつつ、導電膜７ａを結晶化することができる。
【００４７】
なお、導電膜７ａのうちトレンチ４の開口部を閉塞する部分（図３（ｆ）中の領域Ａ）は、トレンチ４の対向する側面に形成された部分が接触（接合）することによって構成されている。このため、図３（ｆ）中の領域Ａでは、アニールを行った際に結晶化されるものの粒界が発生し、他の部分よりも結晶性が低い状態になっている。すなわち、他の部分より脆くなっている。
【００４８】
続いて、図３（ａ）に示されるように、導電膜７ａを異方性エッチングによってエッチバックし、トレンチ４の開口部を閉塞する導電膜７ａを除去して空隙１４と外部とを連通させると共に、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去する。これによって、トレンチ４の対向する側面上に互いに離間されている導電膜７ａからなるゲート電極７が形成される。
【００４９】
なお、上記のように、導電膜７ａのうちトレンチ４の開口部を閉塞する部分では、粒界が存在して脆くなっているため、半導体基板１１の表面に形成された導電膜７ａよりもエッチングレートが大きくなる。したがって、半導体基板１１の表面に形成された導電膜７ａをエッチバックする際に、トレンチ４の開口部を閉塞する導電膜７ａが除去されて空隙１４と外部とが連通されると共にトレンチ４の底面に形成された導電膜７ａが除去される。
【００５０】
次に、図３（ｂ）に示されるように、ＬＰＣＶＤ法等によって、トレンチ４を埋め込むように絶縁膜８を形成する。その後、図３（ｃ）に示されるように、絶縁膜８および酸化膜６ａのパターニング、不純物のイオン注入、熱処理等の一般的な半導体製造プロセスを行い、ｐ型ベース層３、ｎ＋型ソース領域５、ソース電極９、ドレイン電極１０を形成することにより、図１に示す半導体装置が製造される。
【００５１】
以上説明したように、本実施形態では、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚をトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚よりも厚くしている。すなわち、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１をトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くしている。このため、ゲート電極７を構成する導電膜７ａを形成する際、トレンチ４の幅によらず、トレンチ４の内部に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成することができる。このため、半導体基板１１の表面に形成された導電膜７ａを異方性エッチングする際、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去することができる。すなわち、トレンチ４の幅によらず、トレンチ４の対向する側面上に互いに離間されているゲート電極７を形成することができ、微細化に十分に対応することができる。
【００５２】
また、本実施形態では、トレンチ４の底面に形成されているゲート絶縁膜６の膜厚をトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚よりも厚くしている。このため、当該中間部に形成されているゲート絶縁膜６の膜厚とトレンチ４の底面に形成されているゲート絶縁膜６の膜厚とが等しくされている場合と比較して、ゲート電極７とドリフト層２との間隔を長くすることができ、ゲート−ドレイン間の容量をさらに低減することができる。
【００５３】
さらに、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚を厚くしているため、トレンチ４の延設方向の先端における開口部に形成されたゲート絶縁膜６の膜厚も厚くなる。そして、上記のように、ｐ型ベース層３およびｎ＋型ソース領域５は、トレンチ４の先端よりも内側で終端する構造とされており、トレンチ４の先端ではゲート絶縁膜６を挟んでゲート電極７とｎ−型ドリフト層２とが配置される構造となっている。このような構造では、トレンチ４の先端における開口部に電界集中が発生しやすいが、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚をトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚よりも厚くしているため、当該中間部に形成されているゲート絶縁膜６の膜厚とトレンチ４の開口部に形成されているゲート絶縁膜６の膜厚とが等しくされている場合と比較して、ゲート−ドレイン間耐圧を向上させることもできる。
【００５４】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してトレンチ４の形状を変更したものであり、その他に関しては第１実施形態と同様であるためここでは説明を省略する。
【００５５】
図４に示されるように、本実施形態では、トレンチ４は開口部の幅が中間部の幅より狭くなる逆テーパ形状とされており、このトレンチ４の対向する側面にゲート絶縁膜６が形成されている。より具体的には、トレンチ４は開口部の幅が底部の幅より狭くなる逆テーパ形状とされている。そして、上記のように、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされている。
【００５６】
なお、本実施形態では、トレンチ４の開口部に形成されているゲート絶縁膜６の膜厚とトレンチ４の中間部に形成されているゲート絶縁膜６の膜厚とは等しくされている。
【００５７】
次に、上記半導体装置の製造方法について説明する。
【００５８】
まず、図５（ａ）に示されるように、半導体基板１１を用意し、半導体基板１１の表面にマスク１２を形成して当該マスク１２をパターニングする。そして、開口部の幅が中間部の幅より狭くなる逆テーパ形状のトレンチ４をドライエッチング等の異方性エッチングによって形成する。特に限定されるものではないが、例えば、開口部の幅が３５０ｎｍ程度であって底部の幅が４００ｎｍ程度以上であり、深さが１５００ｎｍ程度のトレンチ４を形成する。
【００５９】
このような逆テーパ形状のトレンチ４は、ドライエッチング時の圧力やエッチングガスを構成するガスの混合比等を制御することによって形成される。例えば、圧力を２０ｍＴｏｒｒとすると共に、ＳＦ６（六フッ化硫黄）、酸素（Ｏ２）の混合比が５：３で構成されるエッチングガスを使用し、エッチングが進むにつれて側面のエッチングが大きくなるＳＦ６（六フッ化硫黄）の比率を次第に大きくすることにより、逆テーパ形状のトレンチ４を形成することができる。
【００６０】
その後、図５（ｂ）に示されるように、図２（ｂ）と同様に、マスク１２を除去し、熱酸化等により、酸化膜６ａを形成する。これにより、トレンチ４が逆テーパ形状とされているため、トレンチ４の対向する側面に形成された酸化膜６ａ（ゲート絶縁膜６）の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くなる。
【００６１】
その後は、図５（ｃ）〜（ｆ）に示されるように、上記図２（ｆ）および図３（ａ）〜（ｃ）と同様の工程を行う。すなわち、図５（ｃ）に示されるように、ＬＰＣＶＤ法等により、ゲート絶縁膜６上に導電膜７ａを形成する。この場合、上記のように、トレンチ４の対向する側面に形成された酸化膜６ａ（ゲート絶縁膜６）の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１がトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くされているため、トレンチ４内に空隙１４が形成されつつ、導電膜７ａが堆積される。そして、半導体基板１１をアニールして導電膜７ａを結晶化する。
【００６２】
続いて、図５（ｄ）に示されるように、導電膜７ａを異方性エッチング等によってエッチバックし、トレンチ４の対向する側面上に互いに離間されている導電膜７ａからなるゲート電極７を形成する。そして、図５（ｅ）に示されるように、トレンチ４を埋め込むように絶縁膜８を形成し、図５（ｆ）に示されるように、一般的な半導体製造プロセスを行い、ｐ型ベース層３、ｎ＋型ソース領域５、ソース電極９、ドレイン電極１０を形成することにより、図４に示す半導体装置が製造される。
【００６３】
以上説明したように、本実施形態では、トレンチ４の開口部の幅を中間部の幅より狭くすることによって、トレンチ４の対向する側面に形成されたゲート絶縁膜６の間隔において、トレンチ４の開口部に形成されている部分の間隔Ｗ１をトレンチ４の中間部に形成されている部分の間隔Ｗ２より狭くしている。このため、導電膜７ａを形成する際、トレンチ４の幅によらず、トレンチ４の内部に導電膜７ａで囲まれる空隙１４を形成しつつ、導電膜７ａを形成することができる。したがって、半導体基板１１の表面に形成された導電膜７ａを異方性エッチングする際、空隙１４を介してトレンチ４の底面に形成された導電膜７ａを除去することができる。すなわち、トレンチ４の幅によらず、トレンチ４の対向する側面上にゲート絶縁膜６を介して互いに離間されているゲート電極７を形成することができ、微細化に十分に対応することができる。
【００６４】
（他の実施形態）
上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としてｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。
【００６５】
また、上記各実施形態では、トレンチゲート構造を有するＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に対しても本発明を適用することができる。なお、ＩＧＢＴに本発明を適用する場合には、上記各実施形態に対して基板１の導電型をｎ型からｐ型に変更すればよい。
【００６６】
そして、上記各実施形態では、ゲート電極７を形成した後にｐ型ベース層３およびｎ＋型ソース領域５を形成する例について説明したが、次のようにすることもできる。すなわち、トレンチ４を形成する前に、半導体基板１１にマスクを配置してｐ型ベース層３およびｎ＋型ソース領域５を形成してもよく、ｐ型ベース層３およびｎ＋型ソース領域５を形成する順番は特に限定されるものではない。
【００６７】
また、上記第１実施形態では、ＬＯＣＯＳ酸化法を行った後に窒化膜１３を除去する方法について説明したが、窒化膜１３を除去せずに窒化膜１３上にさらに絶縁膜を形成するようにしてもよい。すなわち、上記第１実施形態では、窒化膜１３がゲート電極７と接触すると窒化膜１３に電荷がチャージアップされる可能性があるために窒化膜１３を除去しているが、窒化膜１３とゲート電極７との間に絶縁膜を形成して電荷がチャージアップされることを防止するようにしてもよい。
【００６８】
さらに、上記各実施形態では、導電膜７ａとして不純物がドープされたポリシリコンをＬＰＣＶＤ法により形成する例について説明したが、例えば、不純物がドープされていないポリシリコンをＬＰＣＶＤ法により形成した後、当該ポリシリコンに不純物をイオン注入する等して導電膜７ａを形成することもできる。なお、不純物がドープされていないポリシリコンをＬＰＣＶＤ法により形成する場合には、一般的に、不純物がドープされているポリシリコンに対して形成するときの温度が高く、半導体基板１１表面やトレンチ４に堆積された時点から結晶化される。このため、不純物がドープされていないポリシリコンをＬＰＣＶＤ法により形成した場合には、結晶化させるためのアニール工程を行わなくてもよい。
【符号の説明】
【００６９】
１ ｎ＋型基板
２ ｎ−型ドリフト層
３ ｐ型ベース層
４ トレンチ
５ ｎ＋型ソース領域
６ ゲート絶縁膜
６ａ 酸化膜
７ ゲート電極
７ａ 導電膜
８ 絶縁膜
９ ソース電極
１０ ドレイン電極
１１ 半導体基板
１４ 空隙
【特許請求の範囲】
【請求項１】
第１導電型または第２導電型の基板（１）と、
前記基板（１）上に形成された第１導電型層（２）と
前記第１導電型層（２）の表層部に形成された第２導電型層（３）と、
前記第２導電型層（３）の表面から形成され、前記第２導電型層（３）を貫通して前記第１導電型層（２）に達するトレンチ（４）と、
前記トレンチ（４）の内壁面に形成されたゲート絶縁膜（６）と、
前記トレンチ（４）の対向する側面上に前記ゲート絶縁膜（６）を介して形成され、互いに離間されているゲート電極（７）と、
前記第２導電型層（３）の表層部に形成され、前記トレンチ（４）の側面と接する第１導電型領域（５）と、を有する半導体装置の製造方法において、
前記基板（１）を用意し、前記基板（１）上に前記第１導電型層（２）を形成して半導体基板（１１）を用意する工程と、
前記半導体基板（１１）の表面から所定深さの前記トレンチ（４）を形成する工程と、
前記トレンチ（４）の内壁面に前記ゲート絶縁膜（６）を形成する工程と、
前記トレンチ（４）に前記ゲート絶縁膜（６）を介して導電膜（７ａ）を形成する工程と、
前記導電膜（７ａ）を異方性エッチングして前記ゲート電極（７）を形成する工程と、を行い、
前記トレンチ（４）を形成する工程および前記ゲート絶縁膜（６）を形成する工程では、前記トレンチ（４）のうち前記第２導電型層（３）と接する部分を中間部とすると、前記トレンチ（４）の対向する側面に形成された前記ゲート絶縁膜（６）の間隔において、前記トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）が前記トレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くなる前記トレンチ（４）および前記ゲート絶縁膜（６）を形成し、
前記導電膜（７ａ）を形成する工程では、前記トレンチ（４）に前記導電膜（７ａ）で囲まれる空隙（１４）を形成しつつ、前記導電膜（７ａ）を形成し、
前記ゲート電極（７）を形成する工程では、前記導電膜（７ａ）を異方性エッチングし、前記空隙（１４）を介して前記トレンチ（４）の底面に形成された前記導電膜（７ａ）を除去して前記ゲート電極（７）を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜（６）を形成する工程では、前記トレンチ（４）の側面のうち、前記開口部に形成されている部分の膜厚が前記中間部に形成されている部分の膜厚よりも厚くなる前記ゲート絶縁膜（６）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜（６）を形成する工程では、
前記トレンチ（４）上に酸化膜（６ａ）を形成する工程と、
前記トレンチ（４）の対向する側面上に前記酸化膜（６ａ）を介して窒化膜（１３）を形成する工程と、
ＬＯＣＯＳ酸化法を行い、前記酸化膜（６ａ）のうち、前記トレンチ（４）の開口部に形成されている部分の膜厚を前記中間部に形成されている部分の膜厚よりも厚くする工程と、を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記トレンチ（４）を形成する工程では、前記トレンチ（４）の開口部の幅が前記中間部の幅より狭くなる前記トレンチ（４）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記導電膜（７ａ）を形成する工程では、不純物がドープされたポリシリコンを堆積して前記導電膜（７ａ）を形成する工程と、前記空隙（１４）の形状を維持しつつ、前記ポリシリコンを結晶化させるアニール工程と、を行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記アニール工程は、９００℃以下で行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
第１導電型または第２導電型の基板（１）と、
前記基板（１）上に形成された第１導電型層（２）と
前記第１導電型層（２）の表層部に形成された第２導電型層（３）と、
前記第２導電型層（３）の表面から形成され、前記第２導電型層（３）を貫通して前記第１導電型層（２）に達するトレンチ（４）と、
前記トレンチ（４）の内壁面に形成されたゲート絶縁膜（６）と、
前記トレンチ（４）の対向する側面上に前記ゲート絶縁膜（６）を介して形成され、互いに離間されているゲート電極（７）と、
前記第２導電型層（３）の表層部に形成され、前記トレンチ（４）の側面と接する第１導電型領域（５）と、を有し、
前記トレンチ（４）のうち前記第２導電型層（３）と接する部分を中間部とすると、前記トレンチ（４）の対向する側面に形成された前記ゲート絶縁膜（６）の間隔において、前記トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）が前記トレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くされていることを特徴とする半導体装置。
【請求項８】
前記ゲート絶縁膜（６）は、前記トレンチ（４）の開口部に形成されている部分の膜厚が前記中間部に形成されている部分の膜厚よりも厚くされていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記ゲート絶縁膜（６）は、前記トレンチ（４）の底面に形成されている部分の膜厚が前記中間部に形成されている部分の膜厚よりも厚くされていることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
前記トレンチ（４）は、開口部の幅が中間部の幅より狭くされていることを特徴とする請求項７に記載の半導体装置。
【請求項１】
第１導電型または第２導電型の基板（１）と、
前記基板（１）上に形成された第１導電型層（２）と
前記第１導電型層（２）の表層部に形成された第２導電型層（３）と、
前記第２導電型層（３）の表面から形成され、前記第２導電型層（３）を貫通して前記第１導電型層（２）に達するトレンチ（４）と、
前記トレンチ（４）の内壁面に形成されたゲート絶縁膜（６）と、
前記トレンチ（４）の対向する側面上に前記ゲート絶縁膜（６）を介して形成され、互いに離間されているゲート電極（７）と、
前記第２導電型層（３）の表層部に形成され、前記トレンチ（４）の側面と接する第１導電型領域（５）と、を有する半導体装置の製造方法において、
前記基板（１）を用意し、前記基板（１）上に前記第１導電型層（２）を形成して半導体基板（１１）を用意する工程と、
前記半導体基板（１１）の表面から所定深さの前記トレンチ（４）を形成する工程と、
前記トレンチ（４）の内壁面に前記ゲート絶縁膜（６）を形成する工程と、
前記トレンチ（４）に前記ゲート絶縁膜（６）を介して導電膜（７ａ）を形成する工程と、
前記導電膜（７ａ）を異方性エッチングして前記ゲート電極（７）を形成する工程と、を行い、
前記トレンチ（４）を形成する工程および前記ゲート絶縁膜（６）を形成する工程では、前記トレンチ（４）のうち前記第２導電型層（３）と接する部分を中間部とすると、前記トレンチ（４）の対向する側面に形成された前記ゲート絶縁膜（６）の間隔において、前記トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）が前記トレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くなる前記トレンチ（４）および前記ゲート絶縁膜（６）を形成し、
前記導電膜（７ａ）を形成する工程では、前記トレンチ（４）に前記導電膜（７ａ）で囲まれる空隙（１４）を形成しつつ、前記導電膜（７ａ）を形成し、
前記ゲート電極（７）を形成する工程では、前記導電膜（７ａ）を異方性エッチングし、前記空隙（１４）を介して前記トレンチ（４）の底面に形成された前記導電膜（７ａ）を除去して前記ゲート電極（７）を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜（６）を形成する工程では、前記トレンチ（４）の側面のうち、前記開口部に形成されている部分の膜厚が前記中間部に形成されている部分の膜厚よりも厚くなる前記ゲート絶縁膜（６）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜（６）を形成する工程では、
前記トレンチ（４）上に酸化膜（６ａ）を形成する工程と、
前記トレンチ（４）の対向する側面上に前記酸化膜（６ａ）を介して窒化膜（１３）を形成する工程と、
ＬＯＣＯＳ酸化法を行い、前記酸化膜（６ａ）のうち、前記トレンチ（４）の開口部に形成されている部分の膜厚を前記中間部に形成されている部分の膜厚よりも厚くする工程と、を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記トレンチ（４）を形成する工程では、前記トレンチ（４）の開口部の幅が前記中間部の幅より狭くなる前記トレンチ（４）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記導電膜（７ａ）を形成する工程では、不純物がドープされたポリシリコンを堆積して前記導電膜（７ａ）を形成する工程と、前記空隙（１４）の形状を維持しつつ、前記ポリシリコンを結晶化させるアニール工程と、を行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記アニール工程は、９００℃以下で行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
第１導電型または第２導電型の基板（１）と、
前記基板（１）上に形成された第１導電型層（２）と
前記第１導電型層（２）の表層部に形成された第２導電型層（３）と、
前記第２導電型層（３）の表面から形成され、前記第２導電型層（３）を貫通して前記第１導電型層（２）に達するトレンチ（４）と、
前記トレンチ（４）の内壁面に形成されたゲート絶縁膜（６）と、
前記トレンチ（４）の対向する側面上に前記ゲート絶縁膜（６）を介して形成され、互いに離間されているゲート電極（７）と、
前記第２導電型層（３）の表層部に形成され、前記トレンチ（４）の側面と接する第１導電型領域（５）と、を有し、
前記トレンチ（４）のうち前記第２導電型層（３）と接する部分を中間部とすると、前記トレンチ（４）の対向する側面に形成された前記ゲート絶縁膜（６）の間隔において、前記トレンチ（４）の開口部に形成されている部分の間隔（Ｗ１）が前記トレンチ（４）の中間部に形成されている部分の間隔（Ｗ２）より狭くされていることを特徴とする半導体装置。
【請求項８】
前記ゲート絶縁膜（６）は、前記トレンチ（４）の開口部に形成されている部分の膜厚が前記中間部に形成されている部分の膜厚よりも厚くされていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記ゲート絶縁膜（６）は、前記トレンチ（４）の底面に形成されている部分の膜厚が前記中間部に形成されている部分の膜厚よりも厚くされていることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
前記トレンチ（４）は、開口部の幅が中間部の幅より狭くされていることを特徴とする請求項７に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２４８６０４（Ｐ２０１２−２４８６０４Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１１７７８７（Ｐ２０１１−１１７７８７）
【出願日】平成２３年５月２６日（２０１１．５．２６）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月２６日（２０１１．５．２６）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]