【目的】 高入出力信号数への対応や高放熱性化を実現した上で、高周波信号の伝送特性を向上させた半導体用パッケージを提供する。
【構成】 半導体素子２が収容されるキャビティ３を有し、かつ内部配線層６が形成された窒化アルミニウム多層基板４によりパッケージ本体を構成する。キャビティ３は、窒化アルミニウム多層基板４を構成する少なくとも 2層の窒化アルミニウム層４ａ、４ｂにより形成されている。最表面に位置する第１の窒化アルミニウム層４ａは、半導体素子３の形状に近似するキャビティ３形成用の第１の開口部３ａを有し、かつ第２の窒化アルミニウム層４ｂは第１の開口部３ａより広面積の第２の開口部３ｂを有する。窒化アルミニウム多層基板４のキャビティ形成面側にはボンディング用電極パッド５が、また反対側の面には半田バンプ９等の外部端子が設けられている。 （もっと読む）

【目的】上下配線間の接続の信頼性に優れた多層配線基板を提供する。
【構成】下層配線の上にコンタクトホールを有する有機質の絶縁膜を形成後、該コンタクトホールを有する絶縁膜を形成後、次の工程を順に経て、コンタクトホールを通じて該上層配線と該下層配線とが接続された多層配線基板を製造する。
（ａ）該コンタクトホールに露出した該下層配線を非反応性ドライエッチングにより清浄化する工程。
（ｂ）該絶縁膜の表面に所定パターンの該上層配線を形成する工程。
（ｃ）露出している該絶縁膜の表面の変質層を反応性ドライエッチングにより除去する工程。 （もっと読む）

【目的】 多端子化に対応でき、且つ、一層の薄型化に対応できるリードフレームを用いたＢＧＡタイプの樹脂封止型半導体装置を提供する。
【構成】 インナーリード形成面に沿い二次元的に配列された外部回路と電気的接続を行うための外部端子部１２０とを備えており、該インナーリードの先端部１１０Ａは、断面形状が略方形で第１面、第２面、第３面、第４面の４面を有しており、かつ第１面は薄肉部でないリードフレームの厚さと同じ厚さの他の部分の一方の面と同一平面上にあって第２面に対向しており、第３面、第４面はインナーリードの内側に向かい凹んだ形状に形成されており、外部端子部は、断面形状が略方形で４面を有しており、１組の向かい合った２面はリードフレーム素材面上にあり、他の１組の２面はそれぞれ外部端子部の内側から外側に向かい凸状である。 （もっと読む）

【目的】ガラスエポキシ基板１にハンダによるフリップチップ接続し、チップパッドの内側を熱伝導性・熱可塑性樹脂９で基板と接着する構造である。また、表に露出したチップ裏面に金属又はガラスエポキシ基板のキャップ７を熱伝導性・熱可塑性樹脂で接着し、このキャップ７の周囲でも熱伝導性・熱可塑性樹脂９で接着封止する。
【効果】低価格、低熱抵抗、温度サイクルに強い高信頼のパッケージが実現出来る。 （もっと読む）

【目的】 小型化を図るとともに、配線密度の向上を図った多層プリント配線板を提供することにある。
【構成】 本発明の多層プリント配線板は、導体層と絶縁層とから形成されたプリント基板が多層に積層された多層プリント配線板において、上記プリント基板に形成された導体層を電気的に相互接続する導通ピンがプリント基板の内部に埋設されていることを特徴とする。 （もっと読む）

【目的】基板の上面に厚膜絶縁膜を形成し、この厚膜絶縁膜の側面に配線を形成するとともに、この配線に沿うようにエアー・ブリッジを形成するようにして、基板の上方からの力に対する強度を向上するとともに、配線スペースを縮小化して集積回路全体の構成を小型化することができるようにした多層配線構造を提供する。
【構成】基板１０の上面に厚膜絶縁膜３０を形成し、厚膜絶縁膜３０の側面３０ａに配線１２を形成し、配線１２と所定の間隙２０を有するとともに厚膜絶縁膜３０の側面３０ａの上下方向に沿って延長するエアー・ブリッジ３２を形成し、エアー・ブリッジ３２の端部３２ｂを厚膜絶縁膜の上面側に位置させるとともに、エアー・ブリッジ３２の端部３２ａを基板１０側に位置させるようにした。 （もっと読む）

【目的】本発明は、高周波帯で使用されるＰＧＡタイプの半導体装置において、ベッドボンディングにより制限される、パッケージ上に搭載可能な半導体チップのサイズを大型化できるようにすることを最も主要な特徴とする。
【構成】たとえば、半導体チップ２１を搭載する、パッケージ１１の半導体チップ搭載部１１Ａに、この半導体チップ搭載部１１Ａを取り囲むようにして階段状に設けられた電導路層１２₁ と一体化してなる電導路層１２₂ を追加する。そして、この電導路層１２₂ に、導電性の接着剤４１を介して半導体チップ２１を固着し、ベッドボンディングなしで、半導体チップ２１の裏面電極とリード端子１３とを接続する。こうして、ベッドボンディング時に考慮すべきクリアランスを無視できるようにすることで、搭載可能な半導体チップ２１の大型化を図る構成となっている。 （もっと読む）

【目的】本発明は、デイジタル回路配線系からアナログ回路配線系へノイズが混入することを防止し得る多層配線基板を実現するものである。
【構成】アナログ回路配線系と、デイジタル回路配線系とを電気的及び空間的に分離して配置するようにしたことにより、アナログ回路配線系とデイジタル回路配線系とでそれぞれ別個に入出力インピーダンスを制御することができ、この結果デイジタル回路配線系からアナログ回路配線系へノイズが混入することを防止し得る多層配線基板を実現し得る。 （もっと読む）