【課題】アクティブマトリクス型の発光装置における光の取り出し効率を向上させる手段を提供する。
【解決手段】アクティブマトリクス型の発光装置において、第１の凹部１０１ａ〜第３の凹部１０１ｃを有する第１の基板１００に金属膜１０２ａ〜第３の金属膜１０２ｃを形成することや、画素電極１４５、有機層１４８、凸部１４９ａの表面を有する陰極１４９からなる発光素子１５０を形成することにより、光の損失や隣の画素への光漏れを防ぐことができる。 （もっと読む）

【課題】 バックゲート電極を有するＳＯＩ基板を貼り合わせ法により形成する場合に、段差平坦化用polyＳｉ層の形成を不要とし、また、貼り合わせの歩留まりを向上させ、製造コストを低下させる。
【解決手段】基板貼り合わせ法によるＳＯＩ基板の作製方法において、第１の半導体基板１に段差を形成し、段差の形成面上に、所定の深さの開孔部８を有する研磨ストッパー用絶縁膜３を形成し、研磨ストッパー用絶縁膜３上にpolyＳｉを堆積して開孔部８にpolyＳｉを充填し、さらにディッシング防止用酸化膜９を形成し、これを平坦化することによりバックゲート電極ＢＧを形成し、この平坦化面上に第２の半導体基板７を貼り合わせ用酸化膜１０を介して貼り合わせることにより、バックゲート電極ＢＧを有するＳＯＩ基１００Ａを作製する。 （もっと読む）

【課題】 ＣＭＯＳデバイスのラッチアップ耐性を高める方法及びデバイスを提供する。
【解決手段】 好適な方法は、Ｎウェル及びＰウェルのエッジにインプラントを形成するためハイブリッド・レジストを使用する。インプラントは寄生トランジスタの少数キャリア存続期間を短縮し、よって寄生トランジスタのゲインを少なくする。これによりＣＭＯＳデバイスのラッチアップ傾向が小さくなる。好適な実施例の方法では、従来技術の方法にマスキング・ステップを追加することなくこれらのインプラントを形成できる。更にインプラントを形成する好適な方法により、ウェルのエッジと自己整合するインプラントが得られる。 （もっと読む）

【課題】 原子炉などの放射線が照射される場所での半導体装置の特性劣化を防ぐ半導体装置とその駆動方法を得ること。
【解決手段】 放射線照射環境下にあるシステム回路素子５と第１の半導体回路素子１と、その第１の半導体回路素子１からの出力を放射線シールド材６を介して受ける第２の半導体回路素子２とを備え、第１の半導体回路素子１からの出力が一定となるように、第１の半導体回路素子１とシステム回路素子５とを構成する半導体素子の基板電極あるいは下層ゲート電極にバイアスを印加する半導体装置およびその駆動方法。 （もっと読む）

【目的】 素子間分離領域の構造及びその形成方法に関し、製造工程が簡略化され、且つ高ドレイン耐圧が得られる素子間分離領域の構造及び製造方法を提供し、ＭＯＳＬＳＩ等の納期短縮、原価低減及び駆動能力の向上等を図ることを目的とする。
【構成】 一導電型半導体基板１上のトランジスタ領域４を画定する素子間分離用酸化膜７の該トランジスタ領域４側の端部に、該素子間分離用酸化膜７の底面から下方へ突出し、少なくとも該トランジスタ領域４内に該素子間分離用酸化膜７に接して設けられる反対導電型不純物拡散領域９、10よりも深い酸化膜に満たされた溝部7Pを有し、且つ該溝部7P及び素子間分離用酸化膜７の下部に該基板１より高濃度の一導電型チャネルカット領域が設けられないように構成する。 （もっと読む）