説明

国際特許分類[H01L45/00]の内容

電気 (1,674,590) | 基本的電気素子 (808,144) | 半導体装置,他に属さない電気的固体装置 (445,984) | 電位障壁または表面障壁をもたず,整流,増幅,発振またはスイッチングに特に適用される固体装置,例.誘電体三極素子;オブシンスキー効果装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置 (1,392)

国際特許分類[H01L45/00]の下位に属する分類

固体進行波装置

国際特許分類[H01L45/00]に分類される特許

391 - 400 / 1,392


【課題】データ保持特性の良好な不揮発性記憶装置及びその製造方法を提供する。
【解決手段】第1導電層110と、第2導電層120と、第1導電層と第2導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって、高抵抗状態と、高抵抗状態よりも低い抵抗を有する低抵抗状態と、の間を遷移する抵抗変化層130と、有する記憶層60と、第1導電層及び第2導電層に電気的に接続された制御部300と、を備えた不揮発性記憶装置が提供される。制御部は、抵抗変化層を高抵抗状態から低抵抗状態に移行させる際に、第1導電層と第2導電層との間に第1極性の第1信号S1を印加した後に、第1導電層と第2導電層との間に第1極性とは異なる第2極性の第2信号S2を印加する。 (もっと読む)


【課題】 低コストで、生産性及び歩留まりに優れる構造の不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】
メモリセル選択用のトランジスタが形成された基板上の同一層の第1の金属配線119及び第2の金属配線121上に、夫々、第1の開口部128及び第2の開口部129を同時に形成する。次に可変抵抗体124と上部電極126を、第1の開口部128内は上部電極126により完全に充填されるが、第2の開口部129内は完全に充填されることのないように全面に堆積する。その後、第2の開口部の底部に第2の金属配線121の表面が露出するまでエッチバックを行うことで、第1の開口部128内に可変抵抗素子104を、第2の開口部129内に第3の金属配線(ビット線)120と接続するための導通孔を、同時に形成する。 (もっと読む)


【課題】金属配線上にダイオード等の選択素子を有し、選択素子上に相変化メモリ等の記憶素子を積層することにより構成される不揮発性記憶装置の消費電力を低減する。
【解決手段】メモリマトリクス状に形成された相変化メモリにおいて、隣り合う上部電極膜6同士の間および隣り合う下部電極膜4同士の間に、層間絶縁膜9、12よりも熱伝導率の低い空隙13、15を形成することにより、相変化メモリ内で発生する熱が層間絶縁膜9、12を通じて散逸することを防ぎ、相変化材料膜5を従来より低い電流で効率的に加熱することを可能とする。 (もっと読む)


【課題】半導体集積回路デバイス、特に相変化メモリデバイスにおけるヒーター内のボイドを無くすことができる製造方法を提供する。
【解決手段】エッチングおよび/または堆積の間、一つ以上の物理的パラメータ(例えば圧力、高周波(RF)電力1010および/または温度)を調整するプロセスにより、傾斜した直線側壁を有する比較的小さい限界寸法(CD)のヒーターを実現できる。 (もっと読む)


【課題】抵抗マージンと維持特性を確保しながら優秀なステップカバレッジ、又は、ギャップフィル特性を有する、微小サイズの相変化物質層パターンをHARS(High_Aspect_Ratio_Structure、高縦横比構造)内に含む相変化構造物を提供すること。
【解決手段】相変化構造物はHARSを部分的に満たし、第1相変化物質を含む第1相変化物質層パターン、及び前記HARSの残りを満たし、前記第1相変化物質と相異なる組成を有する第2相変化物質を含む。インサイチュリフローメカニズムを通じてHARSを欠陥なく充分に満たす相変化物質層パターンを形成する。 (もっと読む)


【課題】専用のセレクタトランジスタが不要な自己選択式PCMデバイスを提供する。
【解決手段】原子層堆積法(ALD)を使用して、亜鉛酸化物(ZnO)を層変化材料の上に堆積させることで、自己選択型記憶デバイスが形成される。ZnO/GST界面に形成されるダイオードは、PCMアーキテクチャ内で、整流能力と記憶能力の両方を示す。 (もっと読む)


【課題】電気的特性が向上した半導体メモリ素子及びその製造方法を提供する。
【解決手段】本発明の半導体メモリ素子は第1電極及び第2電極を含む。第1元素を含む可変抵抗物質パターンが第1及び第2電極の間に提供される。第1スペーサは可変抵抗物質パターンに隣接して提供される。 (もっと読む)


炭素/トンネル障壁/炭素・ダイオード及び炭素/トンネル障壁/炭素・ダイオードの形成方法を開示する。炭素/トンネル障壁/炭素はメモリアレイ内でステアリング素子として用いられてもよい。メモリアレイ内の各メモリセルは可逆的抵抗性スイッチング素子、及びステアリング素子として炭素/トンネル障壁/炭素・ダイオードを含んでいてもよい。トンネル障壁は半導体又は絶縁体を含んでいてもよい。従って、ダイオードは炭素/半導体/炭素・ダイオードであってもよい。ダイオード内の半導体は真性であってもよいし、ドープされていてもよい。ダイオードが平衡状態にある場合は、半導体が空乏化されることがある。例えば、空乏領域が半導体領域の一端から他端まで延びるように、半導体が低濃度にドープされてもよい。ダイオードは炭素/絶縁体/炭素・ダイオードであってもよい。 (もっと読む)


【課題】メモリ素子及びその動作方法を提供する。
【解決手段】メモリセルを含み、該メモリセルは、バイポーラメモリ要素及び双方向スイッチング要素を含み、該双方向スイッチング要素は、該バイポーラ・メモリ要素の両端に連結され、該双方向スイッチング要素は、第1スイッチング要素及び第2スイッチング要素を含み、該第1スイッチング要素は、該バイポーラ・メモリ要素の一端に連結され、第1スイッチング方向を有することができ、該第2スイッチング要素は、該バイポーラ・メモリ要素の他端に連結され、第2スイッチング方向を有することができ、該第2スイッチング方向は、該第1スイッチング方向に反対方向でありうる。 (もっと読む)


【課題】本発明の実施形態は、誤動作が生じる確率を抑え、かつ消費電力を低減させることができる不揮発性半導体記憶装置を提供する。
【解決手段】実施形態によれば、第1の配線と、前記第1の配線と対向する位置に在る第2の配線と、前記第1の配線と前記第2の配線との間に在り、前記第1の配線と前記第2の配線とを介して印加される電圧または供給される電流により、第1の抵抗率を有する第1の状態と、前記第1の抵抗率よりも、より高い第2の抵抗率を有する第2の抵抗状態との間を可逆的に変化することが可能な可変抵抗層とを備え、前記可変抵抗層は、炭素と珪素の化合物を主成分とし、且つ水素を含むことを特徴とする不揮発性半導体記憶装置が提供される。 (もっと読む)


391 - 400 / 1,392