気体透過バリアを原子層蒸着（ＡＬＤ）によってプラスチックまたはガラス基板上に蒸着することができる。ＡＬＤコーティングの使用によって、コーティング欠陥を減らすと共に数十ナノメートルの厚さにおいて桁違いに透過を低減させることができる。これらの薄いコーティングが、プラスチック基板の可撓性および透過性を保持する。かかる物品が、容器、電気および電子用途において有用である。

（もっと読む）

本発明は、クロスポイントと１Ｔ‐１セルとの双方の設計に基づくある種の利点を導入するためのメモリ技術及びメモリアレイに関する新規な変更に関する。これらの設計のある特徴を組み合わせることにより、１Ｔ‐１セル設計における読出し時間の高速化及び信号対雑音比の増大と、クロスポイント設計における高記録密度化との双方が達成される。そのために、単一のアクセストランジスタ１６を用いて、“Ｚ”軸方向に配置された複数のメモリアレイ層で垂直方向に互いに上下に積み重ねうる多重メモリセルを読出すようにする。
（もっと読む）

本発明は、半導体構成用の構造に関する。半導体を含む溶液の堆積を補助するレジスト構造は、直接、あるいは介在層を介して基板に結合される。このレジスト構造は、半導体を含む溶液（３０９）を堆積するくぼみ（３０１）と、くぼみ（３０９）の縁部の少なくとも一部に整列し、突出部（３０７）によってくぼみ（３０９）から分離した溝（３０５）とを備える。好ましくは、溝（３０５）は、くぼみ（３０９）を取り囲む。この溝により、半導体を含む溶液を固定する作用が得られ、それによって濡れ性が改善し、それにしたがって、より大きな体積の半導体を所与の区域に付着させることができる。
（もっと読む）

（ｉ）ポリマーまたはオリゴマーおよび架橋部分を含む溶液を基板上に成膜して層を形成する工程、および（ｉｉ）不溶性架橋化ポリマーを形成する条件下で工程（ｉ）で形成された層を硬化する工程を備え、架橋部分が溶液中のポリマーまたはオリゴマーおよび架橋部分の繰返し単位のモル総数に対して０．０５から５モル％の範囲の量で工程（ｉ）に存在することを特徴とする、ポリマーデバイスを形成する方法。 （もっと読む）

少なくとも２つの電極と半導体層を含み、その半導体層は少なくとも一の正孔輸送半導体材料と少なくとも一の電子輸送半導体材料の混合物を含むものであって、少なくとも一の前記半導体材料が、少なくとも一の前記電極表面に付着していて且つ少なくとも一の前記の他の半導体性材料と接触している、半導体ポリマーブラシの形状を有する有機電子素子。また、少なくとも２つの電極と半導体層を含み、その半導体層は少なくとも一の正孔輸送半導体材料または少なくとも一の電子輸送半導体材料を含むものであって、前記少なくとも一の半導体材料が、少なくとも一の前記電極表面に付着している、半導体ポリマーブラシの形状を有する有機電子素子。前記素子の製造方法も提供されている。
（もっと読む）

【課題】 電子特性が向上した分子層を有する電子デバイスを提供すること。
【解決手段】 電子デバイスは、ソース領域およびドレイン領域と、ソース領域およびドレイン領域に隣接して配置され、少なくとも１つの共役分子を含む自己組織化単分子層と、自己組織化単分子層に隣接した導電性基板と、を含む。 （もっと読む）