【課題】広い出力電力レベル範囲で高い電力効率を得る高周波電力増幅装置を提供する。
【解決手段】振幅、位相変調された変調信号の振幅成分を増幅しエンベロープ信号を発生するエンベロープ増幅部１、変調信号に所定の位相遅延を加え出力する遅延時間補正手段５、遅延時間補正手段からの変調信号を入力し通常、電源としてエンベロープ増幅部の出力が接続されエンベロープ信号で振幅変調を行う出力端子に接続された最終段増幅器６ａ及び固定電圧電源ＤＣが接続された少なくとも１つの前段の増幅器６ｂ，６ｃを設けた多段増幅部６、多段増幅部における変調信号の経路を切り替える変調信号経路切替手段７、増幅される変調信号の出力電力に従い多段増幅部の所定の電力効率未満となる増幅器の１つ前段の増幅器の出力を変調信号経路切替手段により出力端子に接続する共に所定の電力効率未満となる増幅器を含む後段の増幅器をオフさせる制御手段Ｃを有す。 （もっと読む）

【課題】信号を精度よく増幅すること。
【解決手段】ＨＰＡ１０４は、供給される電圧を用いてＲＦ信号を増幅する。第一電源１１０および第二電源１１１は、低電圧および低電圧より振幅が大きい高電圧を生成する。ディジタル処理部１０１およびスイッチ１１３は、第一電源１１０および第二電源１１１によって生成される低電圧および高電圧を、ＲＦ信号のエンベロープ信号が電流ゼロになるタイミングで切り換えてＨＰＡ１０４へ供給する。 （もっと読む）

【課題】発生器の出力を制御する制御方法を提供する。
【解決手段】発生器の出力（２２）は，あるインピーダンスをもつ負荷に対し，あるセトリング時間をもつ出力信号（１２）を供給する。この出力信号について，そのセトリング時間を決定する。出力信号は，変調波形で振幅変調する（２０）。この変調した出力信号について，これを表すセンス信号を発生する（２６）。そのセンス信号を，出力信号のセトリング時間に基づくサンプリング時点にてサンプリングし（２８），このサンプリングしたセンス信号のデジタル表現を発生する。サンプリングしたセンス信号のこのデジタル表現に基づき，上記出力の振幅変調を制御する（１４）。 （もっと読む）

【課題】電力増幅器に入力される変調信号の電力が低い場合においても、エンベロープトラッキング電力増幅器の電力効率を高めるパルス幅変調回路を得ること。
【解決手段】この発明のパルス幅変調回路は、三角波発生回路１から出力される三角波搬送波とエンベロープ信号とを比較してパルス幅変調信号を出力する第１のコンパレータ２と、エンベロープ信号と閾電圧V1とを比較して三角波発生回路１をON/OFFする制御信号を出力する第２のコンパレータ３と、エンベロープ信号と閾電圧V1よりも高い閾電圧V2とを比較して第１のコンパレータ２をON/OFFする制御信号を出力する第３のコンパレータ４と、を備えて構成し、パルス幅変調信号を生成する。 （もっと読む）

【課題】増幅器の振幅歪み、位相歪みを補償する手段を備えることで、高効率で、かつ低歪みな増幅装置を得る。
【解決手段】変調波入力信号を増幅する高周波電力増幅器７と、前記変調波入力信号から包絡線信号を検出する第１の包絡線検出器３と、前記高周波電力増幅器の出力信号を検出する出力信号検出手段１００と、前記出力信号検出手段の出力から包絡線信号を検出する第２の包絡線検出器１０１と、第１と第２の包絡線検出出力を比較して誤差を検出する比較器１２と、前記比較器からの誤差信号をデルタ変調するデルタ変調器４０と、前記デルタ変調器の出力を増幅するスイッチング増幅器５と、前記スイッチング増幅器の出力を帯域制限する低域通過フィルタ６とを備え、前記高周波電力増幅器７は、前記低域通過フィルタ６の出力を電源電圧として、前記変調波入力信号を増幅する。 （もっと読む）

【課題】入力信号が小さいときに出力信号に現れる歪を低減できると共に、回路の大型化を抑制できる増幅器及びその制御方法を提供する。
【解決手段】被増幅信号を増幅するＲＦアンプと、被増幅信号の振幅成分を増幅しＲＦアンプに電源として供給する電源変調器とを有する増幅器に、電源変調器の出力信号の振幅に応じて電源変調器の電源を切り替えるための制御信号を生成する振幅検知回路と、電源変調器の電源となる少なくとも一種類の電圧源または電流源を備え、振幅検知回路から出力される制御信号にしたがって電源変調器の電源を切り替える電源回路とを備える。 （もっと読む）

デジタルアフィン変換変調器及び電力増幅器は、送信機アンテナを駆動する。変調器は、信号に対してアフィン変換を実行し、Ｉ，Ｑ空間は複数のセクタにマッピングされる。あるセクタにおける信号は、角度がセクタ境界を規定する２つのベクトルの和として表される。デジタル電力増幅器は、各々が少なくとも２つの増幅器ユニットを含む複数の増幅器セルを含む。所定の信号に対して、各増幅器ユニットは、信号のアフィン変換済みセクタの１つの境界角度に対応する位相を有するクロック信号を選択的に増幅する。各位相クロック信号を受信する複数の増幅器セルの部分集合は、アフィン変換空間における信号を記述する関連するベクトルの大きさに基づいてイネーブルされる。その変調方式は、極性変調の群遅延の不整合や帯域幅の拡張なしで直交変調より高い効率を示す。
（もっと読む）

【課題】増幅器に用いられる電源回路で、ＤＣ／ＤＣコンバータ１５のスイッチング損失が増えて効率が劣化することを防ぐ。
【解決手段】線形増幅器１２と、ＤＣ／ＤＣコンバータ１５と、線形増幅器１２からの出力電流値を検出する電流検出器１４と、電流検出器１４により検出された電流値を入力するヒステリシスコンパレータ１３と、ヒステリシスコンパレータ１３からの出力信号を入力して、ヒステリシスコンパレータ１３からの入力信号が変化するタイミングの時間間隔が一定時間以上となるように（又は、一定時間を超えるように）当該入力信号の変化を制限して、その結果の信号をＤＣ／ＤＣコンバータ１５のスイッチングを行う制御信号として出力するスイッチング間隔制限回路２１１、２１２と、を備えた。 （もっと読む）

【課題】 電源効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を提供する。
【解決手段】 第１の入力端子１と、第２の入力端子２と、ゲートが第１の入力端子１に接続されソース端子が第１の定電流源６を介してアースされる第１のトランジスタ４と、ゲートが第２の入力端子２に接続されソース端子が第２の定電流源７を介してアースされる第２のトランジスタ５と、第１の低域通過フィルタ回路８と、第２の低域通過フィルタ回路11と、第１および第２のトランジスタのドレイン端子と出力端子との間に接続された出力整合回路と、前記第１および第２の入力信号が入力されて、前記第１および第２の入力信号の位相差が増加すると前記第１および第２の定電流源を流れる電流が減少するように前記第１および第２の定電流源を制御する電流制御回路とを備える電力増幅合成回路とする。 （もっと読む）

【課題】振幅成分ρと位相成分θを合成する送信機の振幅成分と位相成分の間の遅延不整合を、高速かつ高精度に校正する。
【解決手段】送信機は、振幅信号経路にデジタル・アナログ変換器(ＤＡＣ)１０７とローパスフィルタ(ＬＰＦ)１０８を有し、位相信号経路に位相成分をＲＦ成分にアップコンバートする位相変調器１０９を有する。振幅信号経路の遅延校正器２０１に遅延校正動作時に入力がテスト入力信号２１０に供給され、遅延校正器２０１はＤＡＣの入力にテスト入力信号２１０、２１３を供給して、ＬＰＦのテスト出力信号２１２が生成される。遅延校正器２０１はテスト入力信号２１０に対するテスト出力信号２１２の遅延を検出して、遅延校正器２０１の入力からＬＰＦの出力までの振幅信号遅延を校正して、振幅信号遅延と位相信号経路の位相変調器(１０９)の位相信号遅延の差を低減する。 （もっと読む）